TWI699745B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI699745B
TWI699745B TW108108212A TW108108212A TWI699745B TW I699745 B TWI699745 B TW I699745B TW 108108212 A TW108108212 A TW 108108212A TW 108108212 A TW108108212 A TW 108108212A TW I699745 B TWI699745 B TW I699745B
Authority
TW
Taiwan
Prior art keywords
circuit
wiring
transistor
addition
potential
Prior art date
Application number
TW108108212A
Other languages
English (en)
Other versions
TW201941179A (zh
Inventor
木村肇
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201941179A publication Critical patent/TW201941179A/zh
Application granted granted Critical
Publication of TWI699745B publication Critical patent/TWI699745B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Surgical Instruments (AREA)
  • Led Device Packages (AREA)

Abstract

本發明提供一種半導體裝置，該半導體裝置能夠抑制電晶體的特性不均勻或負載的不均勻，並對常開啟電晶體也有效。半導體裝置至少包括電晶體、兩個佈線、三個開關以及兩個電容元件。第一開關控制第一佈線與第一電容元件的第一電極及第二電容元件的第一電極之間的導通。第一電容元件的第二電極與電晶體的閘極連接。第二開關控制該閘極與第二佈線之間的導通。第二電容元件的第二電極與電晶體的源極和汲極中的一方連接。第三開關控制該源極和汲極中的一方與第一電容元件的第一電極及第二電容元件的第一電極之間的導通。

Description

半導體裝置
本發明係關於一種半導體裝置、發光裝置或顯示裝置。或者，本發明係關於一種該半導體裝置、該發光裝置或該顯示裝置的驅動方法或製造方法。作為半導體裝置，例如，可以舉出具有主動元件如電晶體等的半導體裝置。作為發光裝置，例如，可以舉出具有發光元件如電致發光元件(以下稱為EL元件)等的發光裝置。作為顯示裝置，例如，可以舉出具有發光元件如EL元件等或顯示元件的顯示裝置。尤其是，本發明係關於一種減小電晶體的特性不均勻性的影響的半導體裝置、發光裝置或顯示裝置，或者，本發明係關於一種該半導體裝置、該發光裝置或該顯示裝置的驅動方法。
因為使用發光元件的顯示裝置的可見度高而最合適於薄型化，且對視角也沒有限制，所以作為CRT(陰極射線管)或液晶顯示裝置的替代物，該使用發光元件的顯示裝置引人注目。關於使用發光元件的主動矩陣型顯示裝置， 各製造商已分別研發了互不相同的結構，但是，作為一般的結構，在各像素中至少設置有發光元件、控制對像素的視頻信號的輸入的電晶體(開關用電晶體)以及控制供應到該發光元件的電流值的電晶體(驅動用電晶體)。
例如，藉由將設置在像素中的上述所有電晶體的導電型設定為同一導電型，可以在電晶體的製程中省略對半導體膜添加賦予一導電性的雜質元素等的一部分的製程。在下述專利文獻1中，有像素只由n通道型電晶體構成的顯示裝置的記載。
[專利文獻1]日本專利申請公開第2003-195810號公報
在發光裝置或顯示裝置等半導體裝置中，因為將電晶體的汲極電流供應到發光元件，所以若在像素之間發生電晶體的特性等的不均勻，則該不均勻也會影響到發光元件等顯示元件的亮度。因此，例如，預計到臨界電壓的不均勻性的負面影響，提供能夠補正電晶體的汲極電流的電流值的像素結構是在提高半導體裝置的品質的方面上很重要的課題。
鑒於上述問題，本發明的一個方式的目的之一是：提供一種能夠抑制電晶體的特性不均勻的影響的半導體裝置、發光裝置或顯示裝置；提供一種能夠抑制電晶體的特性退化的影響的半導體裝置、發光裝置或顯示裝置；提供 一種能夠抑制由電晶體的臨界電壓的不均勻導致的亮度的不均勻的半導體裝置、發光裝置或顯示裝置；提供一種能夠抑制由電晶體的遷移率的不均勻導致的亮度的不均勻的半導體裝置、發光裝置或顯示裝置；提供一種即使電晶體為常關閉型電晶體也能夠正常地工作的半導體裝置、發光裝置或顯示裝置；提供一種即使電晶體為常關閉型電晶體也能夠得到電晶體的臨界電壓的半導體裝置、發光裝置或顯示裝置；提供一種進行高品質顯示的半導體裝置、發光裝置或顯示裝置；提供一種進行低不均勻性顯示的半導體裝置、發光裝置或顯示裝置；提供一種能夠使用數量少的電晶體實現所希望的電路的半導體裝置、發光裝置或顯示裝置；提供一種能夠使用數量少的佈線實現所希望的電路的半導體裝置、發光裝置或顯示裝置；提供一種能夠抑制發光元件退化的影響的半導體裝置、發光裝置或顯示裝置；或者，提供一種以數量少的製程製造的半導體裝置、發光裝置或顯示裝置。
注意，這些目的並不妨礙其他目的的存在。另外，本發明的一個方式不必須要達到上述所有目的。另外，上述以外的目的自然從說明書、圖式、申請專利範圍等的記載得知，而可以從說明書、圖式、申請專利範圍等的記載抽出上述以外的目的。
本發明的一個方式是一種半導體裝置，至少包括：電晶體；第一佈線；第二佈線；第一開關；第二開關；第三開關；第一電容元件；以及第二電容元件，其中，第一開 關具有選擇第一佈線與第一電容元件的一對電極中的一方之間的導通或非導通的功能，第一電容元件的一對電極中的一方與第二電容元件的一對電極中的一方電連接，第一電容元件的一對電極中的另一方與電晶體的閘極電連接，第二電容元件的一對電極中的另一方與電晶體的源極和汲極中的一方電連接，第二開關具有選擇第二佈線與電晶體的閘極之間的導通或非導通的功能，並且，第三開關具有選擇第一電容元件的一對電極中的一方與電晶體的源極和汲極中的一方之間的導通或非導通的功能。
在上述結構的半導體裝置中，預計到臨界電壓的不均勻性的負面影響而可以補正施加到電晶體(以下有時稱為驅動用電晶體)的源極與閘極之間的電壓。由此，可以補正電晶體的汲極電流。
本發明的一個方式是一種半導體裝置，至少包括：電晶體；負載；第一佈線；第二佈線；第一開關；第二開關；第三開關；第一電容元件；以及第二電容元件，其中，第一開關具有選擇第一佈線與第一電容元件的一對電極中的一方之間的導通或非導通的功能，第一電容元件的一對電極中的一方與第二電容元件的一對電極中的一方電連接，第一電容元件的一對電極中的另一方與電晶體的閘極電連接，第二電容元件的一對電極中的另一方與負載及電晶體的源極和汲極中的一方電連接，第二開關具有選擇第二佈線與電晶體的閘極之間的導通或非導通的功能，並且，第三開關具有選擇第一電容元件的一對電極中的一方 與電晶體的源極和汲極中的一方之間的導通或非導通的功能。
在上述結構的半導體裝置中，預計到臨界電壓的不均勻性的負面影響而可以補正施加到電晶體(以下有時稱為驅動用電晶體)的源極與閘極之間的電壓。由此，可以補正電晶體的汲極電流。並且，可以將該汲極電流供應到負載。
作為負載，可以使用任意的元件或電路。例如，作為負載，可以使用EL元件等發光元件。EL元件等發光元件以與流過發光元件的陽極與陰極之間的電流的電流值成比例的亮度發光。
在使用發光元件作為負載時，作為一個例子，可以採用以下(類型A)或(類型B)的結構。
(類型A)
在上述本發明的一個方式的半導體裝置中，電晶體(驅動用電晶體)的源極和汲極中的一方可以與發光元件的陽極電連接。在此情況下，該電晶體為n通道型電晶體。另外，本發明的一個方式的半導體裝置包括具有控制第一佈線的電位的功能的單元(例如，驅動電路)，該單元(例如，驅動電路)以設有第一佈線的電位下降到發光元件的陰極的電位以下的期間的方式控制第一佈線的電位。
(類型B)
在上述本發明的一個方式的半導體裝置中，電晶體(驅動用電晶體)的源極和汲極中的一方可以與發光元件的陰極電連接。在此情況下，該電晶體為p通道型電晶體。另外，本發明的一個方式的半導體裝置包括具有控制第一佈線的電位的功能的單元(例如，驅動電路)，該單元(例如，驅動電路)以設有第一佈線的電位上升到發光元件的陽極的電位以上的期間的方式控制第一佈線的電位。
第一開關至第三開關都可以為電晶體。該電晶體的導電型可以與驅動用電晶體的導電型相同。
上述本發明的一個方式的半導體裝置可以由在通道形成區中含有氧化物半導體的電晶體構成。或者，上述本發明的一個方式的半導體裝置可以由在通道形成區中含有單晶矽(例如，單晶矽層或單晶矽基板)的電晶體構成。或者，上述本發明的一個方式的半導體裝置可以由在通道形成區中含有多晶矽的電晶體構成。或者，上述本發明的一個方式的半導體裝置可以由在通道形成區中含有非晶矽的電晶體構成。
就是說，作為電晶體，可以使用各種結構的電晶體。因此，對所使用的電晶體的種類沒有限制。例如，作為電晶體的一個例子，可以使用具有單晶矽的電晶體或者具有以非晶矽、多晶矽或微晶(也稱為微型晶、奈米晶、半非晶(semi-amorphous))矽等為代表的非單晶半導體膜的薄膜電晶體(TFT)等。
另外，作為電晶體的一個例子，可以使用具有化合物 半導體(如SiGe、GaAs等)或氧化物半導體(如ZnO、InGaZnO、銦鋅氧化物、ITO(銦錫氧化物)、SnO、TiO、AlZnSnO(AZTO)、InSnZnO等)等的電晶體或者具有對這些化合物半導體或氧化物半導體進行了薄膜化的薄膜電晶體等。藉由使用這些材料，可以降低製造溫度，所以例如可以在室溫下製造電晶體。其結果是，可以在低耐熱性的基板如塑膠基板或薄膜基板等上直接形成電晶體。此外，不僅將這些化合物半導體或氧化物半導體用於電晶體的通道部，而且還可以用作其他用途。例如，可以將這些化合物半導體或氧化物半導體用作佈線、電阻元件、像素電極或具有透光性的電極等。由於它們可以與電晶體同時進行成膜或形成，所以可以降低成本。
另外，作為電晶體的一個例子，可以使用具有有機半導體或碳奈米管的電晶體等。
此外，作為電晶體的一例，可以採用具有兩個以上的閘極電極的多閘極結構的電晶體。當採用多閘極結構時，由於將通道形成區串聯連接，所以成為多個電晶體串聯連接的結構。因此，藉由採用多閘極結構，可以降低截止電流，提高電晶體的耐壓性(提高可靠性)。或者，藉由利用多閘極結構，當在飽和區工作時，即使汲極-源極間的電壓變化，汲極-源極間電流的變化也不太大，從而可以得到斜率平坦的電壓-電流特性。當利用斜率平坦的電壓-電流特性時，可以實現理想的電流源電路或電阻值非常高的主動負載。其結果是，可以實現特性良好的差動電路或電 流反射鏡電路等。
另外，作為電晶體的一例，可以採用在通道上下配置有閘極電極的結構的電晶體。藉由採用在通道上下配置有閘極電極的結構，成為多個電晶體並聯連接的結構。因此，通道區增加，所以可以增大電流值。或者，藉由採用在通道上下配置有閘極電極的結構，容易產生耗盡層，因此可以改善S值。
另外，作為電晶體的一例，也可以採用將閘極電極配置在通道形成區上的結構、將閘極電極配置在通道形成區下的結構、交錯結構、反交錯結構、將通道形成區分割成多個區的結構、並聯連接通道形成區的結構或者串聯連接通道形成區的結構。
另外，作為電晶體的一例，可以應用設置有LDD區的結構的電晶體。藉由設置LDD區，可以降低截止電流或者提高電晶體的耐壓性(提高可靠性)。或者，藉由設置LDD區，當在飽和區工作時，即使汲極-源極間的電壓變化，汲極電流的變化也不太大，從而可以得到斜率平坦的電壓-電流特性。
另外，關於在說明書中的圖式或文章中未規定的內容，可以構成規定為不包括該內容的發明。或者，在作為某一值記載以上限值和下限值等表示的數值範圍時，藉由任意縮小該範圍或者去除該範圍中的一點，可以以去除該範圍的一部的方式規定發明。由此，例如，可以規定為本發明的技術範圍內不包括現有技術。
作為具體例子，假設記載有在某個電路中使用第一至第五電晶體的電路圖的情況。在此情況下，作為發明，可以規定為“該電路沒有第六電晶體”。或者，作為發明，可以規定為“該電路沒有電容元件”。再者，作為發明，可以規定為“該電路沒有具有某個特定的連接結構的第六電晶體”。或者，作為發明，可以規定為“該電路沒有具有某個特定的連接結構的電容元件”。例如，作為發明，可以規定為“沒有其閘極與第三電晶體的閘極連接的第六電晶體”。或者，例如，作為發明，可以規定為“沒有其第一電極與第三電晶體的閘極連接的電容元件”。
作為其他具體例子，假設作為某一值記載有“較佳的是，某一電壓為3V以上10V以下”的情況。在此情況下，例如，作為發明，可以規定為“不包括某一電壓為-2V以上1V以下的情況”。或者，例如，作為發明，可以規定為“不包括某一電壓為13V以上的情況”。另外，例如，作為發明，可以規定為“該電壓為5V以上8V以下”。另外，例如，作為發明，可以規定為“該電壓大約為9V”。另外，例如，作為發明，可以規定為“該電壓為3V以上10V以下，但是不包括該電壓為9V的情況”。
作為其他具體例子，假設作為某一值記載有“較佳的是，某一電壓為10V”的情況。在此情況下，例如，作為發明，可以規定為“不包括某一電壓為-2V以上1V以下的情況”。或者，例如，作為發明，可以規定為“不包括某一電壓為13V以上的情況”。
作為其他具體例子，假設作為某一物質的性質記載有“某一膜為絕緣膜”的情況。在此情況下，例如，作為發明，可以規定為“不包括該絕緣膜為有機絕緣膜的情況”。或者，例如，作為發明，可以規定為“不包括該絕緣膜為無機絕緣膜的情況”。
作為其他具體例子，假設作為某一層疊結構記載有“在A與B之間設置有某一膜”的情況。在此情況下，例如，作為發明，可以規定為“不包括該膜為四層以上的疊層膜的情況”。或者，例如，作為發明，可以規定為“不包括在A與該膜之間設置有導電膜的情況”。
在本發明的一個方式中，可以根據驅動用電晶體的臨界電壓而設定施加到該驅動用電晶體的源極與閘極之間的電壓。由此，可以提供一種能夠抑制電晶體的特性不均勻的影響的半導體裝置、發光裝置或顯示裝置。或者，可以提供一種能夠抑制電晶體的特性退化的影響的半導體裝置、發光裝置或顯示裝置。或者，可以提供一種能夠抑制由電晶體的臨界電壓的不均勻導致的亮度的不均勻的半導體裝置、發光裝置或顯示裝置。或者，可以提供一種能夠抑制由電晶體的遷移率的不均勻導致的亮度的不均勻的半導體裝置、發光裝置或顯示裝置。或者，本發明的一個方式可以提供一種即使電晶體為常關閉型電晶體也能夠正常地工作的半導體裝置、發光裝置或顯示裝置。或者，本發明的一個方式可以提供一種即使電晶體為常關閉型電晶體也能夠得到電晶體的臨界電壓的半導體裝置、發光裝置或 顯示裝置。或者，可以提供一種進行高品質顯示的半導體裝置、發光裝置或顯示裝置。或者，可以提供一種進行低不均勻性顯示的半導體裝置、發光裝置或顯示裝置。或者，可以提供一種能夠使用數量少的電晶體實現所希望的電路的半導體裝置、發光裝置或顯示裝置。或者，可以提供一種能夠使用數量少的佈線實現所希望的電路的半導體裝置、發光裝置或顯示裝置。或者，可以提供一種能夠抑制發光元件退化的影響的半導體裝置、發光裝置或顯示裝置。或者，可以提供一種以數量少的製程製造的半導體裝置、發光裝置或顯示裝置。
11‧‧‧開關
11t‧‧‧電晶體
12‧‧‧開關
12t‧‧‧電晶體
13‧‧‧開關
13t‧‧‧電晶體
14‧‧‧開關
14a‧‧‧開關
14b‧‧‧開關
14t‧‧‧電晶體
15‧‧‧開關
21‧‧‧佈線
22‧‧‧佈線
23‧‧‧佈線
23a‧‧‧佈線
23b‧‧‧佈線
24‧‧‧佈線
25‧‧‧佈線
26‧‧‧佈線
27‧‧‧佈線
31‧‧‧佈線
32‧‧‧佈線
33‧‧‧佈線
34‧‧‧佈線
100‧‧‧電路
101‧‧‧電晶體
102‧‧‧電容元件
103‧‧‧電容元件
104‧‧‧負載
104a‧‧‧發光元件
104b‧‧‧發光元件
105‧‧‧電容元件
105a‧‧‧電容元件
105b‧‧‧電容元件
201‧‧‧電路
202‧‧‧電路
203‧‧‧電路
203a‧‧‧電路
203b‧‧‧電路
204‧‧‧電路
205‧‧‧電路
206‧‧‧電路
207‧‧‧電路
208‧‧‧電路
220‧‧‧電路
221‧‧‧電路
222‧‧‧電路
222a‧‧‧電路
222b‧‧‧電路
223‧‧‧電路
224‧‧‧電路
225‧‧‧電路
226‧‧‧電路
230‧‧‧電路
231‧‧‧電路
232‧‧‧電路
233‧‧‧電路
300‧‧‧半導體膜
301‧‧‧半導體膜
302‧‧‧導電膜
303‧‧‧導電膜
304‧‧‧導電膜
305‧‧‧導電膜
306‧‧‧導電膜
307‧‧‧導電膜
308‧‧‧導電膜
309‧‧‧導電膜
320‧‧‧半導體膜
321‧‧‧半導體膜
322‧‧‧半導體膜
323‧‧‧半導體膜
324‧‧‧導電膜
325‧‧‧導電膜
326‧‧‧導電膜
327‧‧‧導電膜
328‧‧‧導電膜
329‧‧‧導電膜
330‧‧‧導電膜
331‧‧‧導電膜
332‧‧‧導電膜
333‧‧‧半導體膜
501‧‧‧半導體膜
502‧‧‧絕緣膜
503‧‧‧電極
504‧‧‧導電膜
505‧‧‧導電膜
506‧‧‧第一區域
507‧‧‧第二區域
508‧‧‧第二區域
509‧‧‧第三區域
510‧‧‧第三區域
520‧‧‧絕緣膜
520a‧‧‧第一氧化絕緣膜
520b‧‧‧第二氧化絕緣膜
520c‧‧‧第三氧化絕緣膜
521‧‧‧半導體膜
522‧‧‧絕緣膜
523‧‧‧電極
524‧‧‧導電膜
525‧‧‧導電膜
526‧‧‧第一區域
527‧‧‧側壁
528‧‧‧絕緣膜
529‧‧‧開口部
530‧‧‧絕緣膜
530a‧‧‧第一氧化絕緣膜
530b‧‧‧第二氧化絕緣膜
531‧‧‧半導體膜
532‧‧‧絕緣膜
533‧‧‧電極
534‧‧‧導電膜
535‧‧‧導電膜
536‧‧‧第一區域
537‧‧‧第二區域
538‧‧‧第二區域
539‧‧‧側壁
540‧‧‧絕緣膜
550‧‧‧第二區域
551‧‧‧第二區域
602‧‧‧閘極電極
603‧‧‧閘極絕緣膜
604‧‧‧半導體膜
605‧‧‧導電膜
606‧‧‧導電膜
607‧‧‧絕緣膜
612‧‧‧閘極電極
613‧‧‧閘極絕緣膜
614‧‧‧半導體膜
615‧‧‧導電膜
616‧‧‧導電膜
617‧‧‧絕緣膜
618‧‧‧通道保護膜
622‧‧‧閘極電極
623‧‧‧閘極絕緣膜
624‧‧‧半導體膜
625‧‧‧導電膜
626‧‧‧導電膜
627‧‧‧絕緣膜
642‧‧‧閘極電極
643‧‧‧閘極絕緣膜
644‧‧‧半導體膜
645‧‧‧導電膜
646‧‧‧導電膜
647‧‧‧絕緣膜
700‧‧‧像素部
701‧‧‧驅動電路
702‧‧‧驅動電路
710‧‧‧驅動電路
711‧‧‧像素部
800‧‧‧基板
801‧‧‧絕緣膜
802‧‧‧絕緣膜
803‧‧‧絕緣膜
814‧‧‧開關
914‧‧‧開關
914t‧‧‧電晶體
932‧‧‧佈線
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧電路
4004‧‧‧電路
4006‧‧‧基板
4007‧‧‧填充材料
4008‧‧‧電晶體
4009‧‧‧電晶體
4010‧‧‧電晶體
4011‧‧‧發光元件
4012‧‧‧反電極
4013‧‧‧發光層
4014‧‧‧佈線
4015‧‧‧佈線
4016‧‧‧連接端子
4017‧‧‧佈線
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧密封材料
5001‧‧‧外殼
5002‧‧‧外殼
5003‧‧‧顯示部
5004‧‧‧顯示部
5005‧‧‧麥克風
5006‧‧‧揚聲器
5007‧‧‧操作鍵
5008‧‧‧觸控筆
5201‧‧‧外殼
5202‧‧‧顯示部
5203‧‧‧支撐台
5401‧‧‧外殼
5402‧‧‧顯示部
5403‧‧‧鍵盤
5404‧‧‧指向裝置
5601‧‧‧外殼
5602‧‧‧顯示部
5603‧‧‧操作鍵
5801‧‧‧外殼
5802‧‧‧顯示部
5803‧‧‧聲音輸入部
5804‧‧‧聲音輸出部
5805‧‧‧操作鍵
5806‧‧‧受光部
5901‧‧‧外殼
5902‧‧‧外殼
5903‧‧‧顯示部
5904‧‧‧顯示部
5905‧‧‧連接部
5906‧‧‧操作鍵
9206‧‧‧電路
900501‧‧‧顯示面板
900513‧‧‧FPC
900530‧‧‧外殼
900531‧‧‧印刷基板
900532‧‧‧揚聲器
900533‧‧‧麥克風
900534‧‧‧收發電路
900535‧‧‧信號處理電路
900536‧‧‧輸入單元
900537‧‧‧電池
900539‧‧‧外殼
圖1A至1D是示出半導體裝置的結構的圖；圖2A至2D是示出半導體裝置的結構的圖；圖3A至3D是示出半導體裝置的結構的圖；圖4A至4D是示出半導體裝置的結構的圖；圖5A是時序圖，而圖5B和5C是示出半導體裝置的工作的圖；圖6A至6C是示出半導體裝置的工作的圖；圖7A至7E是示出半導體裝置的工作的圖；圖8A至8D是示出半導體裝置的結構的圖；圖9A至9D是示出半導體裝置的結構的圖；圖10A和10B是示出半導體裝置的結構的圖；圖11A至11D是示出半導體裝置的結構的圖； 圖12A至12D是示出半導體裝置的結構的圖；圖13A至13D是示出半導體裝置的結構的圖；圖14A至14D是示出半導體裝置的結構的圖；圖15A至15D是示出半導體裝置的結構的圖；圖16A至16D是示出半導體裝置的結構的圖；圖17A是時序圖，而圖17B和17C是示出半導體裝置的工作的圖；圖18A和18B是示出半導體裝置的工作的圖；圖19A至19D是示出半導體裝置的工作的圖；圖20A是時序圖，而圖20B是示出半導體裝置的工作的圖；圖21A至21E是示出半導體裝置的結構的圖；圖22A至22E是示出半導體裝置的結構的圖；圖23A和23B是示出半導體裝置的結構的圖；圖24A至24D是示出半導體裝置的結構的圖；圖25A至25D是示出半導體裝置的結構的圖；圖26A至26D是示出半導體裝置的結構的圖；圖27A至27D是示出半導體裝置的結構的圖；圖28A至28D是示出半導體裝置的結構的圖；圖29A至29D是示出半導體裝置的結構的圖；圖30A至30D是示出半導體裝置的結構的圖；圖31A至31D是示出半導體裝置的結構的圖；圖32A至32D是示出半導體裝置的結構的圖；圖33A至33D是示出半導體裝置的結構的圖； 圖34A至34D是示出半導體裝置的結構的圖；圖35A至35D是示出半導體裝置的工作的圖；圖36是示出半導體裝置的工作的圖；圖37A至37D是示出半導體裝置的結構的圖；圖38A至38D是示出半導體裝置的結構的圖；圖39是示出半導體裝置的結構的圖；圖40是示出半導體裝置的結構的圖；圖41是示出半導體裝置的結構的圖；圖42A至42D是示出半導體裝置的結構的圖；圖43A至43F是示出半導體裝置的結構的圖；圖44A至44F是示出半導體裝置的結構的圖；圖45A至45D是示出半導體裝置的結構的圖；圖46A至46D是示出半導體裝置的結構的圖；圖47A至47D是示出半導體裝置的結構的圖；圖48A至48D是示出半導體裝置的結構的圖；圖49A至49D是示出半導體裝置的結構的圖；圖50A至50D是示出半導體裝置的結構的圖；圖51A至51D是示出半導體裝置的結構的圖；圖52A至52D是示出半導體裝置的結構的圖；圖53A至53D是示出半導體裝置的結構的圖；圖54A至54D是示出半導體裝置的結構的圖；圖55A至55C是示出半導體裝置的結構的圖；圖56A至56C是示出半導體裝置的結構的圖；圖57A至57D是示出半導體裝置的結構的圖； 圖58A至58D是示出半導體裝置的結構的圖；圖59A至59C是示出半導體裝置的結構的圖；圖60A至60C是示出半導體裝置的結構的圖；圖61A至61D是示出半導體裝置的結構的圖；圖62A至62D是示出半導體裝置的結構的圖；圖63A至63D是示出半導體裝置的結構的圖；圖64A至64D是示出半導體裝置的結構的圖；圖65A至65D是示出半導體裝置的結構的圖；圖66A至66D是示出半導體裝置的結構的圖；圖67A至67C是示出半導體裝置的結構的圖；圖68A至68C是示出半導體裝置的結構的圖；圖69A至69D是示出半導體裝置的結構的圖；圖70A至70D是示出半導體裝置的結構的圖；圖71A至71D是示出半導體裝置的結構的圖；圖72A至72D是示出半導體裝置的工作的圖；圖73A至73D是示出半導體裝置的結構的圖；圖74A至74F是示出半導體裝置的結構的圖；圖75A至75E是示出半導體裝置的結構的圖；圖76A至76G是示出半導體裝置的結構的圖；圖77是示出半導體裝置的結構的圖；圖78是示出半導體裝置的結構的圖；圖79是示出半導體裝置的結構的圖；圖80A和80B是示出半導體裝置的結構的圖；圖81A至81C是示出半導體裝置的結構的圖； 圖82A至82D是示出半導體裝置的結構的圖；圖83A和83B是示出半導體裝置的結構的圖；圖84A和84B是示出半導體裝置的結構的圖；圖85A至85F是示出電子裝置的圖；圖86是示出半導體裝置的結構的圖；圖87A至87D是示出半導體裝置的結構的圖；圖88A是示出半導體裝置的結構的圖，而圖88B是時序圖；圖89是示出計算結果的圖；圖90是示出計算結果的圖；圖91是示出電子裝置的圖。
以下，參照圖式詳細地說明本發明的實施方式。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明在不脫離本發明的宗旨及其範圍的條件下，其方式及詳細內容可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。另外，在以下說明的結構中，在不同的圖式之間共同使用同一符號表示同一部分或具有類似功能的部分，而省略其重複說明。
另外，可以以在一個實施方式中描述的內容(也可以是其一部分的內容)對在該實施方式中描述的其他內容(也可以是其一部分的內容)和/或在一個或多個其他實施方式 中描述的內容(也可以是其一部分的內容)進行應用、組合或置換等。
另外，可以以在一個實施方式中描述的圖式(也可以是其一部分)的結構對該圖式的其他部分的結構、在該實施方式中描述的其他圖式(也可以其一部分)的結構和/或在一個或多個其他實施方式中描述的圖式(也可以是其一部分)的結構進行組合。
另外，在圖式中，有時為了清楚瞭解而誇大尺寸、厚度或區域。因此，本發明的實施方式之一並不一定侷限於該尺度(scale)。或者，圖式是以示意的方式示出了理想的例子，因此本發明的實施方式之一並不侷限於圖式所示的形狀等。例如，容許由製造技術導致的形狀不均勻或由誤差導致的形狀不均勻等。
另外，當明確地記載“X與Y連接”時，包括如下情況：X與Y電連接；X與Y在功能上連接；以及X與Y直接連接。這裏，X和Y為目標物(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層、顯示元件、發光元件以及負載等)。因此，還包括圖式或文章所示的連接關係以外的連接關係，而不侷限於預定的連接關係例如圖式或文章所示的連接關係。
作為X與Y電連接的情況的一個例子，可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件、負載等)。另外，開關具有控制導通 和截止的功能。就是說，開關具有成為導通狀態(開啟狀態)或非導通狀態(截止狀態)而控制是否使電流流過該開關的功能。或者，開關具有選擇形成電流的路徑而切換的功能。
當X與Y在功能上連接時，例如，可以在X與Y之間連接有一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽馬校正電路等)、電位電平轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位電平的電平轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極跟隨電路、緩衝電路等)、信號產生電路、儲存電路、控制電路等)。另外，作為一個例子，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，X與Y也可以說是在功能上連接。
此外，當明確地記載“X與Y連接”時，包括如下情況：X與Y電連接；X與Y在功能上連接；以及X與Y直接連接。就是說，當明確地描述“電連接”時，與僅僅簡單地明確描述“連接”的情況相同。
另外，即使在電路圖上圖示為獨立的結構要素彼此電連接的情況下，也有時一個結構要素兼有多個結構要素的功能。例如，在將佈線的一部分還用作電極時，一個導電膜兼有佈線的功能和電極的功能的兩者。因此，本說明書 中的“電連接”的範疇內還包括這種一個導電膜兼有多個結構要素的功能的情況。
另外，即使未特定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的所有端子的連接目標，所屬[發明所屬之技術領域]的普通技術人員有時也能夠構成發明的一個方式。就是說，即使未特定連接位置，也有時可以明確發明的一個方式而被判斷為在本說明書等中記載有該發明的一個方式。尤其是在有多個端子的連接目標的情況下，該端子的連接目標不必限定在特定的部分。因此，有時藉由僅特定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的一部分的端子的連接目標，能夠構成發明的一個方式。
另外，只要至少特定某一個電路的連接目標，所屬技術領域的普通技術人員就有時可以特定發明。或者，只要至少特定某一個電路的功能，所屬技術領域的普通技術人員就有時可以特定發明。就是說，只要特定功能，有時就可以明確發明的一個方式而被判斷為在本說明書等中記載有該發明的一個方式。因此，即使未特定某一個電路的功能，也只要特定其連接目標就可公開發明的一個方式，而可以構成發明的一個方式。或者，即使未特定某一個電路的連接目標，也只要特定其功能就可公開發明的一個方式，而可以構成發明的一個方式。
此外，各種各樣的人可以實施本發明的實施方式之一。但是，有時不同的人實施該發明。例如，關於收發系 統，A公司製造銷售發送器，而B公司製造銷售接收器。作為另一個例子，關於具有TFT及發光元件的發光裝置，A公司製造銷售形成有TFT的半導體裝置。而且，B公司購買該半導體裝置，在該半導體裝置中形成發光元件，而完成發光裝置。
在此情況下，可以構成可對A公司和B公司中的任一公司主張侵犯專利的發明的一個方式。因此，可對A公司或B公司主張侵犯專利的發明的一個方式明確，從而可以判斷在本說明書等中記載有該發明的一個方式。例如，關於收發系統，只有發送器可以構成發明的一個方式，只有接收器可以構成發明的一個方式，這些發明的一個方式明確，從而可以判斷在本說明書等中記載有這些發明的一個方式。作為另一個例子，關於具有TFT及發光元件的發光裝置，只有形成有TFT的半導體裝置可以構成發明的一個方式，只有具有TFT及發光元件的發光裝置可以構成發明的一個方式，這些發明的一個方式明確，從而可以判斷在本說明書等中記載有這些發明的一個方式。
實施方式1
本發明的一個方式不僅可以用作具有發光元件的像素，而且還可以用作各種電路。例如，既可用作類比電路，又可用作具有電流源的功能的電路。首先，在本實施方式中，描述本發明所公開的電路的基本原理的一個例子。
例如，本發明的一個方式的半導體裝置至少包括：電晶體；以及具有在固定該電晶體的閘極電位的狀態下釋放儲存在閘極-源極間的電荷的功能的結構。根據上述結構，本發明的一個方式的半導體裝置能夠補正起因於電晶體的臨界電壓或遷移率等的汲極電流的不均勻。
圖1A所示的電路100是本發明的一個方式的半導體裝置。電路100具有開關11、開關12、開關13、電晶體101、電容元件102以及電容元件103。另外，作為一個例子，圖1A示出電晶體101為n通道型電晶體的情況。
明確地說，在圖1A中，開關11具有控制佈線21與電容元件102中的一方電極(端子)或電容元件103中的一方電極(端子)之間的導通狀態的功能。開關12具有控制佈線22與電容元件102中的另一方電極(端子)及電晶體101的閘極之間的導通狀態的功能。開關13具有控制電晶體101的源極和汲極中的一方或電容元件103中的另一方電極(端子)與電容元件102中的一方電極或電容元件103中的一方電極(端子)之間的導通狀態的功能。電晶體101的源極和汲極中的另一方與佈線23連接。電晶體101的源極和汲極中的一方或電容元件103中的另一方電極(端子)與佈線24連接。
另外，電晶體所具有的源極(源極端子、源極區或源極電極)和汲極(汲極端子、汲極區或汲極電極)的名稱根據電晶體的極性及施加到源極和汲極的電位的高低而可以互換使用。通常，對於n通道型電晶體的源極和汲極來說， 將被施加低電位的一個稱為源極，並將被施加高電位的一個稱為汲極。通常，對於p通道型電晶體的源極和汲極來說，將被施加低電位的一個稱為汲極，並將被施加高電位的一個稱為源極。在本說明書中，儘管為方便起見在一些情況下假定源極和汲極是固定的來描述電晶體的連接關係，但是實際上，源極和汲極的名稱根據上述電位的關係而可以互換使用。因此，有時不將用作源極的部分及用作汲極的部分稱為源極或汲極。在此情況下，作為一個例子，有時將源極和汲極中的一方稱為第一端子、第一電極或第一區域，並且將源極和汲極的另一方稱為第二端子、第二電極或第二區域。
開關具有轉換端子之間的導通狀態和非導通狀態而工作的功能，而是具有控制是否使電流流過該端子之間的功能的元件。或者，開關具有選擇形成電流的路徑而轉換的功能，例如，具有選擇使電流流過路徑1還是使電流流過路徑2而切換的功能。例如，可以使用電開關或機械開關等。明確地說，開關可以由電晶體、二極體或像數位微鏡裝置(DMD)那樣的利用MEMS(微電子機械系統)技術的開關等構成。另外，開關也可以是組合電晶體的邏輯電路。在將電晶體用作開關的情況下，對該電晶體的極性沒有特別的限制。但是，較佳的是，使用截止電流小的電晶體，而根據輸入電位而分別選用電晶體的極性較佳。
作為截止電流小的電晶體，有具有LDD區的電晶體或具有多閘極結構的電晶體或在通道形成區中含有氧化物 半導體的電晶體等。另外，在組合電晶體而形成開關時，也可以形成使用n通道型電晶體和p通道型電晶體的兩者的互補型開關。藉由使用互補型開關，即使與輸出電位相比輸入到開關的電位相對地變化，也可以進行準確的工作。
另外，在將電晶體用作開關的情況下，開關有時具有輸入端子(源極和汲極中的一方)、輸出端子(源極和汲極中的另一方)以及控制導通的端子(閘極)。另一方面，在將二極體用作開關的情況下，開關有時不具有控制導通的端子。因此，與將電晶體用作開關的情況相比，在將二極體用作開關的情況下可以減少用來控制端子的佈線。
作為電晶體的一個例子，可以應用在通道形成區的上下配置有閘極的電晶體。藉由在半導體膜的上方和下方設置閘極，得到多個電晶體並聯連接的電路結構。因此，通道形成區增加，所以可以增大電流值。或者，藉由採用在通道形成區上下配置有閘極的結構，容易得到耗盡層而可以降低S值。
另外，作為電晶體的一個例子，可以使用源極電極、汲極電極重疊於通道形成區(或其一部分)的電晶體。藉由採用源極電極、汲極電極重疊於通道形成區(或其一部分)的結構，可以防止由於電荷聚集在通道形成區的一部分中而導致的工作不穩定。
另外，作為電容元件102或電容元件103，例如，可以採用由佈線、半導體膜或電極等夾有絕緣膜或有機膜的 結構。
另外，圖1A所示的電路100也可以如圖1B所示那樣具有負載104。在圖1B所示的電路100中，負載104連接於電晶體101的源極和汲極中的一方或電容元件103中的另一方電極與佈線24之間。
另外，在本說明書中，作為負載，例如，有具有整流性的、具有電容性的、具有電阻性的、具有開關的電路、像素電路或電流源電路等。例如，“具有整流性的”是指具有根據所施加的偏壓方向而具有不同的電阻值的電流電壓特性，並具有幾乎只在一個方向上供應電流的電特性的。明確地說，作為負載104，可以舉出：顯示元件(液晶元件、EL元件等)；發光元件(EL(電致發光)元件，即包含有機物及無機物的EL元件、有機EL元件、無機EL元件)；LED(白色LED、紅色LED、綠色LED、藍色LED等)；電晶體(根據電流發光的電晶體)；電子發射元件；顯示元件或發光元件的一部分(如像素電極、陽極、陰極)等。
圖1C示出使用發光元件104a作為負載104時的電路100的結構。作為一個例子，圖1C示出如下情況：發光元件104a的陽極與電晶體101的源極和汲極中的一方(或源極)或電容元件103中的另一方電極連接，而發光元件104a的陰極與佈線24連接。
另外，圖1D示出使用發光元件104b作為負載104時的電路100的結構。作為一個例子，圖1D示出如下情 況：發光元件104b的陰極與電晶體101的源極和汲極中的一方或電容元件103中的另一方電極連接，而發光元件104b的陽極與佈線24連接。另外，作為一個例子，圖1D示出電晶體101為p通道型電晶體的情況。
另外，例如，除了圖1A至1D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖1A至1D所示的電路100以外，圖2A至2D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線21的功能的電路201；具有將固定電壓或信號供應到佈線22的功能的電路202；具有將固定電壓或信號供應到佈線23的功能的電路203；以及具有將固定電壓或信號供應到佈線24的功能的電路204。
明確地說，電路201具有將電位Vi1或電位Vsig供應到佈線21的功能。作為電路201的例子，有源極驅動器(信號線驅動電路)等。因此，佈線21具有能夠傳送或供應電位Vi1及/或電位Vsig的功能。或者，佈線21具有視頻信號線的功能。或者，佈線21具有初始化用佈線的功能。
電位Vi1是用來使電路100內的各節點的電位初始化的電位。或者，作為一個例子，電位Vi1是用來將電荷供應到電容元件102的電位。或者，作為一個例子，電位Vi1是用來使電晶體101成為導通狀態的電位。另外，電位Vi1為固定的電位較佳，但是本發明的實施方式之一不 侷限於此，電位Vi1也可以像脈衝信號那樣變動。
另外，作為一個例子，在將電位Vsig供應到電路100之前，將電位Vi1供應到電路100。
電位Vsig是用來控制電晶體101的汲極電流的大小的電位。在圖2B所示的半導體裝置中，將上述汲極電流供應到負載104。在圖2C所示的半導體裝置中，將上述汲極電流供應到發光元件104a。在圖2D所示的半導體裝置中，將上述汲極電流供應到發光元件104b。例如，在將電晶體101的汲極電流保持為固定值時，固定電位Vsig。另外，例如，在不將電晶體101的汲極電流保持為固定值時，使電位Vsig隨時變化。作為一個例子，電位Vsig為視頻信號及/或類比信號。但是，本發明的實施方式之一不侷限於此，電位Vsig也可以為固定的電位。
另外，電路202具有將電位Vi2供應到佈線22的功能。作為電路202的例子，有電源電路等。因此，佈線22具有能夠傳送或供應電位Vi2的功能。或者，佈線22具有初始化用佈線的功能。另外，佈線22的電位為固定的電位較佳，但是本發明的實施方式之一不侷限於此，佈線22的電位也可以像脈衝信號那樣變動。
電位Vi2是用來使電路100內的各節點(尤其是，電晶體101的閘極)的電位初始化的電位。另外，在圖2C中，電位Vi2等於或低於佈線24的電位較佳。由此，可以降低流過發光元件104a的電流。在圖2D中，電位Vi2等於或高於佈線24的電位較佳。由此，可以降低流過發 光元件104b的電流。另外，電位Vi2不侷限於上述電位。另外，電位Vi2為固定的電位較佳，但是本發明的實施方式之一不侷限於此，電位Vi2也可以像脈衝信號那樣變動。
另外，佈線22可以與其他佈線或其他電路100所具有的佈線連接。由此，可以減少佈線數量。
另外，電路203具有將電源電位(高電源電位或低電源電位)如電位VDD或電位VSS供應到佈線23的功能。或者，電路203具有將信號供應到佈線23的功能。作為電路203的例子，有電源電路、脈衝輸出電路以及閘極驅動器電路等。因此，佈線23具有能夠傳送或供應電源電位或信號的功能。或者，佈線23具有能夠將電流供應到電晶體101的功能。或者，佈線23具有能夠將電流供應到負載104的功能。或者，佈線23具有電源線的功能。或者，佈線23具有電流供應線的功能。另外，佈線23的電位為固定的電位較佳，但是本發明的實施方式之一不侷限於此，佈線23的電位也可以像脈衝信號那樣變動。例如，佈線23的電位也可以是不僅將正偏壓施加到負載104而且還將反偏壓施加到負載104的電位。
另外，電路204具有將電源電位(低電源電位或高電源電位)如電位Vcat供應到佈線24的功能。作為電路204的例子，有電源電路等。因此，佈線24具有能夠傳送或供應電源電位的功能。或者，佈線24具有能夠將電流供應到負載104的功能。或者，佈線24具有能夠將電流供 應到電晶體101的功能。或者，佈線24具有共用線的功能。或者，佈線24具有陰極佈線的功能。或者，佈線24具有陽極佈線的功能。另外，佈線24的電位為固定的電位較佳，但是本發明的實施方式之一不侷限於此，佈線24的電位也可以像脈衝信號那樣變動。例如，佈線24的電位也可以是不僅將正偏壓施加到負載104而且還將反偏壓施加到負載104的電位。
電晶體101中的汲極電流的方向取決於電位VDD與電位Vcat之間的電位差。例如，在電位VDD高於電位Vcat時，電流從佈線23流到佈線24。在佈線23的電位為電位VSS且該電位VSS低於電位Vcat時，電流從佈線24流到佈線23。
另外，作為一個例子，在圖2A至2D中示出半導體裝置除了電路100以外還具有電路201、電路202、電路203以及電路204的情況，但是本發明的一個方式的半導體裝置不必須要具有電路201、電路202、電路203以及電路204的所有電路，也可以只具有它們中的任何一個或多個。
另外，作為電晶體101，作為一個例子，至少具有電流源的功能。因此，例如，電晶體101具有即使施加到電晶體101的兩端(源極與汲極之間)的電壓的大小變化也供應大致固定的電流的功能。或者，例如，電晶體101具有即使負載104的電位變化也將大致固定的電流供應到負載104的功能。或者，例如，電晶體101具有即使佈線23 的電位變化也供應大致固定的電流的功能。
但是，本發明的實施方式之一不侷限於此，電晶體101也可以不具有電流源的功能。例如，電晶體101可以具有開關的功能。
另外，作為與電流源不同的電源，有電壓源。電壓源具有即使流過與該電壓源連接的電路的電流變化也供應固定的電壓的功能。因此，電壓源和電流源都具有供應電壓和電流的功能，它們的功能的差異在於：在某一因素變化時，供應固定的什麼因素。電流源具有即使兩端的電壓變化也供應固定的電流的功能。電壓源具有即使電流變化也供應固定的電壓的功能。
另外，因為圖1A至1D等示出電路結構的一個例子，所以可以追加電晶體。與此相反，在圖1A至1D等的各節點中，也可以不追加電晶體、開關、被動元件等。例如，在各開關的端子連接的節點、電晶體的各端子連接的節點及/或負載的各端子連接的節點中，也可以不增加更多的直接連接的電晶體。因此，例如，可以採用如下結構：在負載104、電晶體101、電容元件103以及開關13連接的節點中，直接連接的電晶體只是電晶體101，並且其他電晶體不與該節點直接連接。
因此，在不追加電晶體時，可以使用數量少的電晶體構成電路。
另外，圖1A至2D所示的電路100可以使用電晶體作為開關11、開關12以及開關13。
圖3A至3D示出如下結構：在圖1A至1D所示的電路100中，開關11、開關12以及開關13分別使用電晶體11t、電晶體12t以及電晶體13t。其中，圖3A至3C示出如下結構：電晶體11t、電晶體12t以及電晶體13t都是n通道型電晶體。另外，作為一個例子，圖3D示出如下結構：電晶體11t、電晶體12t以及電晶體13t都是p通道型電晶體。藉由使電晶體11t、電晶體12t以及電晶體13t都由同一極性的電晶體構成，可以以數量少的製程製造這些電晶體。但是，本發明的實施方式之一不侷限於此，也可以使用不同極性的電晶體。
另外，在圖3A至3D中，電晶體11t的閘極與佈線31連接。電晶體11t根據供應到佈線31的電位而成為導通狀態或非導通狀態。電晶體12t的閘極與佈線32連接。電晶體12t根據供應到佈線32的電位而成為導通狀態或非導通狀態。電晶體13t的閘極與佈線33連接。電晶體13t根據供應到佈線33的電位而成為導通狀態或非導通狀態。因此，較佳的是，佈線31至佈線33的電位為脈衝狀而不是固定的，但是本發明的實施方式之一不侷限於此。或者，佈線31至佈線33具有閘極信號線(閘極線)、選擇信號線或掃描線的功能。
另外，佈線31至佈線33中的至少兩個佈線可以彼此連接。或者，佈線31至佈線33中的至少一個佈線可以與其他電路100的佈線31至佈線33中的至少一個連接。
除了圖3A至3D所示的電路100以外，本發明的一 個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖3A至3D所示的電路100以外，圖4A至4D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線31的功能的電路205；具有將固定電壓或信號供應到佈線32的功能的電路206；以及具有將固定電壓或信號供應到佈線33的功能的電路207。作為電路205、電路206以及電路207的例子，有閘極驅動器(掃描線驅動電路)等。
另外，電路201、電路202、電路203、電路204、電路205、電路206以及電路207既可為同一電路，又可為不同的電路。
另外，作為一個例子，在圖4A至4D中示出半導體裝置除了電路100以外還具有電路205、電路206以及電路207的情況，但是本發明的一個方式的半導體裝置不必須要具有電路205、電路206以及電路207的所有電路，也可以只具有它們中的任何一個或多個。
另外，圖37A示出如下情況下的電路100的結構：在圖3C所示的電路100中，電晶體101、電晶體11t以及電晶體13t為n通道型電晶體，並且電晶體12t為p通道型電晶體。另外，圖37B示出如下情況下的電路100的結構：在圖3D所示的電路100中，電晶體101、電晶體11t以及電晶體13t為p通道型電晶體，並且電晶體12t為n通道型電晶體。像這樣，可以使用各種極性的電晶體。
另外，除了圖37A及37B所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖37A及37B所示的電路100以外，圖37C及37D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線31的功能的電路205；具有將固定電壓或信號供應到佈線32的功能的電路206；以及具有將固定電壓或信號供應到佈線33的功能的電路207。
另外，作為一個例子，在圖37C及37D中示出半導體裝置除了電路100以外還具有電路205、電路206以及電路207的情況，但是本發明的一個方式的半導體裝置不必須要具有電路205、電路206以及電路207的所有電路，也可以只具有它們中的任何一個或多個。
另外，在形成電流時，電晶體101在很多情況下工作在飽和區中。因此，在圖3A至4D以及圖37A至37D中，較佳的是，電晶體101的通道長度或閘極長度比電晶體11t、電晶體12t及/或電晶體13t長。藉由增加通道長度或閘極長度，可以使飽和區中的特性平坦而減少翹曲效應(Kink effect)。較佳的是，電晶體101的通道長度或閘極長度為電晶體11t、電晶體12t及/或電晶體13t的5倍以上，更佳地為10倍以上。作為一個例子，較佳的是，電晶體101的通道長度或閘極長度為10μm以上，更佳地為20μm以上。或者，藉由使電晶體101的通道寬度或閘極寬度比電晶體11t、電晶體12t及/或電晶體13t長，可 以使電晶體101在飽和區中也形成很多電流。較佳的是，電晶體101的通道寬度或閘極寬度為電晶體11t、電晶體12t及/或電晶體13t的5倍以上，更佳地為10倍以上。較佳的是，電晶體101的通道寬度或閘極寬度為20μm以上，更佳地為30μm以上。但是，本發明的實施方式之一不侷限於此。
接著，以圖1C所示的電路100為例來說明本發明的一個方式的半導體裝置的工作。
圖1C所示的電路100的工作主要可以分為第一工作、第二工作、第三工作、第四工作以及第五工作。但是，本發明不侷限於此，也可以重新追加工作或者去除工作的一部分。
圖5A示出時序圖的一個例子，該時序圖示出圖1C所示的電路100中的開關11、開關12以及開關13的工作、佈線21的電位以及電晶體101的閘極-源極間電壓(Vgs101)。
首先，說明在期間T11中進行的第一工作。在期間T11中，如圖5A所示，開關11、開關12以及開關13處於導通狀態。另外，將電位Vi1供應到佈線21。由此，在期間T11中，如圖5B所示，電容元件102被供應電壓Vi2-Vi1，發光元件104a的陽極的電位成為電位Vi1，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vi2-Vi1。就是說，使電晶體101及電容元件102初始化。
另外，在圖1C所示的電路100中，較佳的是，電位 Vi2高於對電位Vi1加上電晶體101的臨界電壓Vth的電位。就是說，較佳的是，電位Vi2和電位Vi1為使電晶體101成為導通狀態的電位。另外，較佳的是，對電位Vi1加上發光元件104a的臨界電壓Vthe(發光元件104a開始發光的電壓)的電位低於電位Vcat。例如，較佳的是，電位Vi1等於或低於電位Vcat。因為在電位Vi1低於電位Vcat時，發光元件104a成為反偏壓狀態，所以可以減少發光元件104a的退化或者修復短路部。另外，較佳的是，從電位Vi2減去發光元件104a的臨界電壓Vthe的電位低於電位Vcat。以下，作為一個例子，將臨界電壓Vthe假設為0。
接著，說明在期間T12中進行的第二工作。在期間T12中，如圖5A所示，開關11處於非導通狀態，並且開關12及開關13處於導通狀態。藉由使開關11成為非導通狀態，藉由電晶體101釋放儲存在電容元件102中的電荷，由此電晶體101的源極電位上升。然後，在電晶體101成為截止狀態時，來自電容元件102的電荷的釋放停止。最終，電容元件102儲存電晶體101的臨界電壓Vth。由此，在期間T12中，如圖5C所示，電容元件102儲存臨界電壓Vth，發光元件104a的陽極的電位成為電位Vi2-Vth，並且電晶體101的閘極-源極間電壓(Vgs101)成為臨界電壓Vth。就是說，可以得到電晶體101的臨界電壓Vth。
有時，Vgs101下降到電晶體101的臨界電壓Vth所 需要的時間非常長。因此，在很多情況下，在Vgs101完全下降到臨界電壓Vth之前開始進行下一工作。就是說，在很多情況下，在Vgs101下降到稍微高於臨界電壓Vth的值的狀態下，期間T12結束。就是說，在期間T12結束時，Vgs101下降到其大小對應於臨界電壓的電壓。
另外，在第二工作中，不管電晶體101的臨界電壓Vth是正值還是負值，都能夠進行工作。這是因為直到電晶體101成為截止狀態為止電晶體101的源極電位能夠上升的緣故。就是說，這是因為如下緣故：只有在電晶體101的源極電位高於電晶體101的閘極電位的狀態下，電晶體101才截止，並且Vgs101成為Vth。因此，不管電晶體101是增強型(也稱為常關閉型)還是耗盡型(也稱為常開啟型)，都能夠正常地進行工作。
另外，較佳的是，在發光元件104a的陽極的電位變高時，電流不流過發光元件104a。為此，較佳的是，將電位Vi2設定為低電位，以不使電流流過發光元件104a。但是，本發明的實施方式之一不侷限於此。另外，若能夠串聯連接於發光元件104a設置開關並使該開關成為截止狀態，以不使電流流過發光元件104a，則也可以將電位Vi2設定為高電位。
接著，說明在期間T13中進行的第三工作。在期間T13中，如圖5A所示，開關11及開關13處於導通狀態，並且開關12處於非導通狀態。另外，作為一個例子，將電位Vi1供應到佈線21。由此，在期間T13中， 如圖6A所示，電容元件102儲存臨界電壓Vth(或其大小對應於Vth的電壓)，發光元件104a的陽極的電位成為電位Vi1，電晶體101的閘極電位成為電位Vi1+Vth(或其大小對應於Vth的電壓)，並且電晶體101的閘極-源極間電壓(Vgs101)成為臨界電壓Vth(或其大小對應於Vth的電壓)。由此，可以使發光元件104a的陽極的電位或電晶體101的源極電位初始化。
另外，不必須要進行上述第三工作，也可以在第二工作之後進行如下所述的第四工作。
另外，期間T13中的佈線21的電位不侷限於電位Vi1，也可以為其大小與電位Vi1不同的電位(如電位Vi3)。但是，藉由將期間T13中的佈線21的電位設定為電位Vi1，可以簡化電路201的結構。或者，在佈線21與多個電路100連接時，藉由將佈線21的電位設定為電位Vi1，可以使某一電路100進行期間T11中的工作並使另一電路100進行期間T13中的工作，由此可以有效地利用工作期間。
接著，說明在期間T14中進行的第四工作。在期間T14中，如圖5A所示，開關11處於導通狀態，而開關12及開關13處於非導通狀態。另外，將電位Vsig供應到佈線21。因此，在期間T14中，如圖6B所示，電容元件102儲存臨界電壓Vth(或其大小對應於Vth的電壓)，電容元件103儲存電壓Vsig-Vi1-Vα，發光元件104a的陽極的電位成為電位Vi1+Vα，電晶體101的閘極電位成為 電位Vsig+Vth，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi1-Vα。因此，可以將電位Vsig輸入到電容元件103。或者，可以使電容元件102的電壓和電容元件103的電壓的總和等於電晶體101的閘極-源極間電壓。
另外，在第四工作中，電位Vα是隨發光元件104a的陽極成為電浮動狀態(floating state)而變動的電位。在電晶體101截止時，電位Vα的值由發光元件104a的靜電容量與電容元件102及電容元件103的靜電容量的比而決定。但是，在電位Vsig高到一定程度時，電晶體101導通，由此電荷藉由電晶體101流到發光元件104a的陽極。因此，電位Vα不是只由上述靜電容量的比而決定，而是由於流到發光元件104a的陽極的電荷而變化。
這裏，為了使閘極-源極間電壓Vgs接近理想的值，即接近電壓Vsig+Vth-Vi1，將電位Vα設定得相當小較佳。明確地說，只要發光元件104a的靜電容量充分大於電容元件102及電容元件103的靜電容量，就可以使閘極-源極間電壓Vgs接近理想的值。
因此，較佳的是，電容元件103的電容值小於負載104(發光元件104a)的寄生電容的電容值，較佳地為該電容值的1/2倍以下，更較地為該電容值的1/5倍以下。或者，較佳的是，電容元件103的電極的面積小於負載104(發光元件104a)的電極的面積，較佳地為該面積的1/2倍以下，更佳地為該面積的1/5倍以下。但是，本發明的 實施方式之一不侷限於此。
另外，為了使閘極-源極間電壓(Vgs101)接近理想的值，較佳的是，將流入發光元件104a的陽極的電荷量Q設定得相當小。因此，為了將上述電荷量Q設定得相當小，較佳的是，使期間T14儘量短。另外，如上所述，藉由在期間T13中預先將電位Vsig供應到佈線21，當在期間T14中使開關11成為導通狀態時，可以使電晶體101的閘極電位迅速接近電位Vsig+Vth。由此，可以減短期間T14，從而這種方法在減小電荷量Q時很有效。
因此，較佳的是，期間T14的長短短於期間T11、期間T12及/或期間T13的長短，較佳地為該長短的2/3倍以下，更佳地為該長短的1/2倍以下。但是，本發明的實施方式之一不侷限於此。
如上所述，電荷量Q為小較佳，但是在電晶體101的遷移率的不均勻性高時可以期待遷移率的不均勻性被電荷量Q抑制的效果。以下，說明這個理由。
電荷量Q相當於在期間T14中從電晶體101的汲極流到源極的電荷量。因此，電晶體101的遷移率越大，電荷量Q越多。在電荷量Q變多時，發光元件104a發光時的電晶體101的閘極-源極間電壓(Vgs101)變小。就是說，可以根據電荷量Q進行如下補正工作：電晶體101的遷移率越大，供應到發光元件104a的電流值越小；電晶體101的遷移率越小，供應到發光元件104a的電流值越變得不太小。因此，可以根據電荷量Q抑制遷移率的不均 勻。
另外，較佳的是，電容元件102的電容值大於電晶體101的閘極的寄生電容的電容值，較佳地為該電容值的2倍以上，更佳地為該電容值的5倍以上。或者，較佳的是，電容元件102的電極的面積大於電晶體101的通道的面積，較佳地為該面積的2倍以上，更佳地為該面積的5倍以上。或者，較佳的是，電容元件102的電極的面積大於電晶體101的閘極電極的面積，較佳地為該面積的2倍以上，更佳地為該面積的5倍以上。由此，在被輸入電位Vsig並由電容元件102和電晶體的閘極電容分割電壓時，可以減少電容元件102的電壓的降低。但是，本發明的實施方式之一不侷限於此。
另外，較佳的是，電容元件102的電容值大致等於或大於電容元件103的電容值。較佳的是，電容元件102的電容值與電容元件103的電容值的差異為±20%以下，更佳地為±10%以下。或者，較佳的是，電容元件102的電極的面積大致等於或大於電容元件103的電極的面積。由此，半導體裝置能夠進行最佳的工作，而不改變佈局面積。但是，本發明的實施方式之一不侷限於此。
接著，說明在期間T15中進行的第五工作。在期間T15中，如圖5A所示，開關11、開關12以及開關13處於非導通狀態。因此，在期間T15中，如圖6C所示，電容元件102儲存臨界電壓Vth，電容元件103儲存電壓Vsig-Vi1-Vα，發光元件104a的陽極的電位成為電位 Vel，電晶體101的閘極電位成為電位Vsig+Vth-Vi1-Vα+Vel，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi1-Vα。因此，可以使其大小對應於電位Vsig的電流流過發光元件104a，而可以使發光元件104a以對應於電位Vsig的亮度發光。
電位Vel是在使電流藉由電晶體101流過發光元件104a時發生的電位。明確地說，電位Vel是電位VDD與電位Vcat之間的電位。
在上述第五工作中，可以將電晶體101的閘極-源極間電壓(Vgs101)設定為電壓Vsig+Vth-Vi1-Vα，即加上電晶體101的臨界電壓Vth的值。因此，藉由採用上述結構，可以防止電晶體101的臨界電壓Vth的不均勻影響到供應到發光元件104a的電流值。或者，即使電晶體101退化而使臨界電壓Vth發生變化，也可以防止上述變化影響到供應到發光元件104a的電流值。因此，可以減少顯示不均勻，而進行高品質顯示。
與此同樣，可以將電晶體101的閘極-源極間電壓(Vgs101)設定為電壓Vsig+Vth-Vi1-Vα，即與Vel無關的值。藉由採用上述結構，可以防止發光元件104a的電壓電流特性的不均勻影響到供應到發光元件104a的電流值。或者，即使發光元件104a退化且發光元件104a的電壓電流特性變化而使Vel發生變化，也可以防止上述變化影響到供應到發光元件104a的電流值。因此，可以減少顯示不均勻，而進行高品質顯示。
另外，在第五工作的一部分的期間中，也可以強制性地使電晶體101成為截止狀態，以不使發光元件104a發光。就是說，也可以設有非發光期間。例如，藉由使開關12導通，可以使電晶體101成為截止狀態。
在本發明的一個方式的半導體裝置中，在第二工作中，將電晶體101的閘極電位保持為電位Vi2。藉由進行上述工作，即使電晶體101為常開啟型電晶體，即臨界電壓Vth具有負值，也可以直到電晶體101的源極電位超過閘極電位Vi2為止釋放儲存在電容元件102中的電荷。因此，在本發明的一個方式的半導體裝置中，即使電晶體101為常開啟型電晶體，也可以在上述第五工作中將電晶體101的閘極-源極間電壓(Vgs101)設定為加上電晶體101的臨界電壓Vth的值。
另外，圖7A至7E分別示出期間T11至期間T15中的電路100的示意圖。本發明的一個方式的半導體裝置只要在上述各期間中使電路100採用圖7A至7E所示的結構，即可。因此，本發明的一個方式的半導體裝置不侷限於具有圖1A至圖4D所示的結構的電路100。本發明的一個方式的半導體裝置可以在電路100採用圖7A至7E所示的結構的條件下適當地改變開關的配置或數量、供應各種電位的佈線的數量等。
另外，本發明的一個方式的半導體裝置還可以包括電容元件105，該電容元件105與圖1B所示的電路100中的負載104連接。與此同樣，本發明的一個方式的半導體 裝置還可以包括與圖1C所示的電路100中的發光元件104a連接的電容元件105。與此同樣，本發明的一個方式的半導體裝置還可以包括與圖1D所示的電路100中的發光元件104b連接的電容元件105。
圖8A所示的半導體裝置還包括電容元件105，該電容元件105與圖1B所示的電路100中的負載104連接。明確地說，電容元件105中的一方電極與電容元件103中的另一方電極及電晶體101的源極和汲極中的一方連接。電容元件105中的另一方電極與佈線26連接。作為一個例子，圖8A示出電路100具有負載104的情況，但是在圖8A中，也可以使用發光元件104a或發光元件104b代替負載104。
另外，佈線26可以與各種佈線連接。例如，佈線26可以與佈線22、佈線23、佈線24或其他電路100的佈線、掃描線、閘極線、連接於電晶體的閘極的佈線等連接。由此，可以減少佈線數量。
作為一個例子，圖8B示出將圖8A所示的電路100中的佈線26連接於佈線24的半導體裝置。另外，雖然在圖8B中示出電路100具有負載104的情況，但是在圖8B中也可以使用發光元件104a或發光元件104b代替負載104。藉由採用上述連接結構，可以減少佈線26。
作為一個例子，圖8C示出將圖8A所示的電路100中的佈線26連接於佈線23的半導體裝置。另外，雖然在圖8C中示出電路100具有負載104的情況，但是在圖8C 中也可以使用發光元件104a或發光元件104b代替負載104。藉由採用上述連接結構，可以減少佈線26。
作為一個例子，圖8D示出將圖8A所示的電路100中的佈線26連接於佈線22的半導體裝置。另外，雖然在圖8D中示出電路100具有負載104的情況，但是在圖8D中也可以使用發光元件104a或發光元件104b代替負載104。藉由採用上述連接結構，可以減少佈線26。
藉由在電路100中追加與負載104、發光元件104a或發光元件104b連接的電容元件105，可以在本實施方式所示的第三工作及第四工作中抑制電晶體101的源極和汲極中的一方的電荷的變動，而可以減小電壓Vα。因此，可以使閘極-源極間電壓Vgs接近理想的值，即接近電壓Vsig+Vth-Vi1，而可以進一步使供應到負載104、發光元件104a或發光元件104b的電流接近準確反映了電壓Vsig的值。
或者，藉由適當地調整電容元件105的電容值，可以調整在期間T14中由電荷量Q引起的電位的變化量。由此，可以更準確地減少遷移率的不均勻。
另外，較佳的是，電容元件105的電極的面積小於負載104(發光元件104a)的電極的面積，較佳地為該面積的1/2倍以下，更佳地為該面積的1/3倍以下。或者，較佳的是，電容元件105的電容值小於負載104(發光元件104a)的電容值，較佳地為該電容值的1/2倍以下，更佳地為該電容值的1/3倍以下。由此，半導體裝置能夠進行最 佳的工作，而不改變佈局面積。但是，本發明的實施方式之一不侷限於此。
另外，較佳的是，電容元件105的電極的面積與負載104(發光元件104a)的電極的面積的總和大於電容元件103的電極的面積，較佳地為該面積的2倍以上，更佳地為該面積的5倍以上。或者，較佳的是，電容元件105的電容值與負載104(發光元件104a)的電容值的總和大於電容元件103的電容值，較佳地為該電容值的2倍以上，更佳地為該電容值的5倍以上。由此，在由電容元件103與電容元件105及負載104(發光元件104a)分割電壓時，可以將更高的電壓施加到電容元件103。但是，本發明的實施方式之一不侷限於此。
另外，較佳的是，電容元件105的電極的面積小於電容元件102或電容元件103的電極的面積，較佳地為該面積的1/2倍以下，更佳地為該面積的1/3倍以下。或者，較佳的是，電容元件105的電容值小於電容元件102或電容元件103的電容值，較佳地為該電容值的1/2倍以下，更佳地為該電容值的1/3倍以下。由此，半導體裝置能夠進行最佳的工作，而不改變佈局面積。但是，本發明的實施方式之一不侷限於此。
另外，除了圖8A至8D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖8A至8D所示的電路100以外，圖9A至9D 所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線21的功能的電路201；具有將固定電壓或信號供應到佈線22的功能的電路202；具有將固定電壓或信號供應到佈線23的功能的電路203；以及具有將固定電壓或信號供應到佈線24的功能的電路204。再者，圖9A所示的電路100包括具有將固定電壓或信號供應到佈線26的功能的電路208。作為電路208的例子，有電源電路等。因此，佈線26具有能夠傳送或供應預定的電位的功能。或者，佈線26具有電容用佈線的功能。另外，佈線26的電位為固定的電位較佳，但是本發明的實施方式之一不侷限於此，佈線26的電位也可以像脈衝信號那樣變動。
另外，也可以將圖1B至1D及圖8B至8D中的任一電路100用作顯示裝置的像素。在將分別對應於多個顏色的像素設置在顯示裝置中時，每個像素所具有的電晶體101的通道寬度與通道長度的比也可以根據所對應的顏色而互不相同。與此同樣，每個像素所具有的電容元件105的電容值也可以根據所對應的顏色而互不相同。
作為一個例子，圖10A示出將圖1B所示的電路100用作顯示裝置的像素的情況。在圖10A中，電路100(R)相當於對應於紅色(R)的像素，電路100(G)相當於對應於綠色(G)的像素，並且電路100(B)相當於對應於藍色(B)的像素。在本發明的一個方式中，電路100(R)所具有的電晶體101(R)、電路100(G)所具有的電晶體101(G)以及電路 100(B)所具有的電晶體101(B)中的至少一個也可以具有與其他兩個不同的通道寬度與通道長度的比。根據上述結構，可以將分別供應到電路100(R)所具有的負載104(R)、電路100(G)所具有的負載104(G)以及電路100(B)所具有的負載104(B)的電流值設定為互不相同。作為一個例子，較佳的是，對應於第二顏色的電晶體101的通道寬度與通道長度的比為對應於第一顏色的電晶體101的1.2倍以上，更佳地為1.5倍以上。較佳的是，對應於第三顏色的電晶體101的通道寬度與通道長度的比為對應於第一顏色的電晶體101的1.5倍以上，更佳地為2倍以上。但是，本發明的實施方式之一不侷限於此。
作為一個例子，圖10B示出將圖8A所示的電路100用作顯示裝置的像素的情況。與圖10A同樣，在圖10B中電路100(R)所具有的電晶體101(R)、電路100(G)所具有的電晶體101(G)以及電路100(B)所具有的電晶體101(B)中的至少一個也可以具有與其他兩個不同的通道寬度與通道長度的比。根據上述結構，可以將分別供應到電路100(R)所具有的負載104(R)、電路100(G)所具有的負載104(G)以及電路100(B)所具有的負載104(B)的電流值設定為互不相同。
另外，在圖10B中，電路100(R)所具有的電容元件105(R)、電路100(G)所具有的電容元件105(G)以及電路100(B)所具有的電容元件105(B)中的至少一個也可以具有與其他兩個不同的電容值。作為一個例子，較佳的是，對 應於第二顏色的電容元件105的電容值為對應於第一顏色的電容元件105的1.2倍以上，更佳地為1.5倍以上。較佳的是，對應於第三顏色的電容元件105的電容值為對應於第一顏色的電容元件105的1.5倍以上，更佳地為2倍以上。但是，本發明的實施方式之一不侷限於此。
另外，雖然在圖10A和10B中示出電路100(R)具有負載104(R)，電路100(G)具有負載104(G)，並且電路100(B)具有負載104(B)的情況的例子，但是在圖10A和10B中也可以使用對應於各種顏色的發光元件104a或發光元件104b代替負載104(R)、負載104(G)以及負載104(B)。
另外，雖然在圖10B中示出將圖8A所示的電路100用作顯示裝置的像素的情況的例子，但是也可以將圖8B至8D所示的電路100用作顯示裝置的像素。
接著，圖11A所示的電路100是本發明的一個方式的半導體裝置。電路100具有開關11、開關12、開關13、開關14、電晶體101、電容元件102以及電容元件103。另外，作為一個例子，圖11A示出電晶體101為n通道型電晶體的情況。圖11A相當於對圖1A追加開關14的結構。因此，參照圖1A等描述的內容也可以應用於圖11A等。
明確地說，在圖11A中，開關11具有控制佈線21與電容元件102中的一方電極或電容元件103中的一方電極之間的導通狀態的功能。開關12具有控制佈線22與電容 元件102中的另一方電極或電晶體101的閘極之間的導通狀態的功能。開關13具有控制電晶體101的源極和汲極中的一方或電容元件103中的另一方電極與電容元件102中的一方電極或電容元件103中的一方電極之間的導通狀態的功能。開關14具有控制電晶體101的源極和汲極中的一方或電容元件103中的另一方電極與佈線25之間的導通狀態的功能。電晶體101的源極和汲極中的另一方與佈線23連接。電晶體101的源極和汲極中的一方及電容元件103中的另一方電極與佈線24連接。
另外，圖11A所示的電路100也可以如圖11B所示那樣具有負載104。在圖11B所示的電路100中，負載104連接於電晶體101的源極和汲極中的一方或者電容元件103中的另一方電極與佈線24之間。
圖11C示出使用發光元件104a作為負載104時的電路100的結構。作為一個例子，圖11C示出如下情況：發光元件104a的陽極與電晶體101的源極和汲極中的一方及電容元件103中的另一方電極連接，而發光元件104a的陰極與佈線24連接。
另外，圖11D示出使用發光元件104b作為負載104時的電路100的結構。作為一個例子，圖11D示出如下情況：發光元件104b的陰極與電晶體101的源極和汲極中的一方或電容元件103中的另一方電極連接，而發光元件104b的陽極與佈線24連接。另外，作為一個例子，圖11D示出電晶體101為p通道型電晶體的情況。
另外，除了圖11A至11D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖11A至11D所示的電路100以外，圖12A至12D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線22的功能的電路221；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；以及具有將固定電壓或信號供應到佈線25的功能的電路224。
明確地說，電路220具有將電位Vsig供應到佈線21的功能。作為電路220的例子，有源極驅動器(信號線驅動電路)等。因此，佈線21具有能夠傳送或供應電位Vsig的功能。或者，佈線21具有視頻信號線的功能。
另外，電路221具有將電位Vi2供應到佈線22的功能。作為電路221的例子，有電源電路等。因此，佈線22具有能夠傳送或供應電位Vi2的功能。或者，佈線22具有初始化用佈線的功能。另外，佈線22的電位為固定的電位較佳，但是本發明的實施方式之一不侷限於此，佈線22的電位也可以像脈衝信號那樣變動。
另外，電路222具有將電源電位(高電源電位或低電源電位)如電位VDD或電位VSS供應到佈線23的功能。作為電路222的例子，有電源電路等。因此，佈線23具有能夠傳送或供應電源電位的功能。或者，佈線23具有 能夠將電流供應到電晶體101的功能。或者，佈線23具有能夠將電流供應到負載104的功能。或者，佈線23具有電源線的功能。或者，佈線23具有電流供應線的功能。另外，佈線23的電位為固定的電位較佳，但是本發明的實施方式之一不侷限於此，佈線23的電位也可以像脈衝信號那樣變動。例如，佈線23的電位也可以是不僅將正偏壓施加到負載104而且還將反偏壓施加到負載104的電位。
另外，電路223具有將電源電位(低電源電位或高電源電位)如電位Vcat供應到佈線24的功能。作為電路223的例子，有電源電路等。因此，佈線24具有能夠傳送或供應電源電位的功能。或者，佈線24具有能夠將電流供應到負載104的功能。或者，佈線24具有能夠將電流供應到電晶體101的功能。或者，佈線24具有共用線的功能。或者，佈線24具有陰極佈線的功能。或者，佈線24具有陽極佈線的功能。另外，佈線24的電位為固定的電位較佳，但是本發明的實施方式之一不侷限於此，佈線24的電位也可以像脈衝信號那樣變動。例如，佈線24的電位也可以是不僅將正偏壓施加到負載104而且還將反偏壓施加到負載104的電位。
另外，電路224具有將電位Vi1供應到佈線25的功能。作為電路224的例子，有電源電路等。因此，佈線25具有能夠傳送或供應電位Vi1的功能。或者，佈線25具有初始化用佈線的功能。另外，佈線25的電位為固定 的電位較佳，但是本發明的實施方式之一不侷限於此，佈線25的電位也可以像脈衝信號那樣變動。
另外，作為一個例子，在圖12A至12D中示出半導體裝置除了電路100以外還具有電路220、電路221、電路222、電路223以及電路224的情況，但是本發明的一個方式的半導體裝置不必須要具有電路220、電路221、電路222、電路223以及電路224的所有電路，也可以只具有它們中的任何一個或多個。
作為一個例子，圖11A至12D所示的電路100可以使用電晶體作為開關11、開關12、開關13以及開關14。
圖13A至13D示出如下結構：在圖11A至11D所示的電路100中，開關11、開關12、開關13以及開關14分別使用電晶體11t、電晶體12t、電晶體13t以及電晶體14t。其中，圖13A至13D示出如下結構：電晶體11t、電晶體12t、電晶體13t以及電晶體14t都是n通道型電晶體。藉由使電晶體11t、電晶體12t、電晶體13t以及電晶體14t都由同一極性的電晶體構成，可以以數量少的製程製造這些電晶體。但是，本發明的實施方式之一不侷限於此，也可以使用不同極性的電晶體。
另外，在圖13A至13D中，電晶體11t的閘極與佈線31連接。電晶體11t根據供應到佈線31的電位而成為導通狀態或非導通狀態。電晶體12t的閘極與佈線32連接。電晶體12t根據供應到佈線32的電位而成為導通狀 態或非導通狀態。電晶體13t的閘極與佈線33連接。電晶體13t根據供應到佈線33的電位而成為導通狀態或非導通狀態。電晶體14t的閘極與佈線34連接。電晶體14t根據供應到佈線34的電位而成為導通狀態或非導通狀態。因此，較佳的是，佈線31至佈線34的電位為脈衝狀而不是固定的，但是本發明的實施方式之一不侷限於此。或者，佈線31至佈線34具有閘極信號線、選擇信號線或掃描線的功能。
另外，佈線31至佈線34中的至少兩個佈線可以彼此連接。或者，佈線31至佈線34中的至少一個佈線可以與其他電路100的佈線31至佈線34中的至少一個連接。
除了圖13A至13D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖13A至13D所示的電路100以外，圖14A至14D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線31的功能的電路230；具有將固定電壓或信號供應到佈線32的功能的電路231；具有將固定電壓或信號供應到佈線33的功能的電路232；以及具有將固定電壓或信號供應到佈線34的功能的電路233。作為電路230、電路231、電路232以及電路233的例子，有閘極驅動器(掃描線驅動電路)等。
另外，作為一個例子，在圖14A至14D中示出半導體裝置除了電路100以外還具有電路230、電路231、電 路232以及電路233的情況，但是本發明的一個方式的半導體裝置不必須要具有電路230、電路231、電路232以及電路233的所有電路，也可以只具有它們中的任何一個或多個。
另外，電路220、電路221、電路222、電路223、電路224、電路230、電路231、電路232以及電路233既可為同一電路，又可為不同的電路。
另外，圖38A示出如下情況下的電路100的結構：在圖13C所示的電路100中，電晶體101及電晶體14t為n通道型電晶體，並且電晶體11t、電晶體12t以及電晶體13t為p通道型電晶體。另外，圖38B示出如下情況下的電路100的結構：在圖13D所示的電路100中，電晶體101及電晶體14t為p通道型電晶體，並且電晶體11t、電晶體12t以及電晶體13t為n通道型電晶體。
另外，除了圖38A及38B所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖38A及38B所示的電路100以外，圖38C及38D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線31的功能的電路230；具有將固定電壓或信號供應到佈線32的功能的電路231；具有將固定電壓或信號供應到佈線33的功能的電路232；以及具有將固定電壓或信號供應到佈線34的功能的電路233。
另外，作為一個例子，在圖38C及38D中示出半導 體裝置除了電路100以外還具有電路230、電路231、電路232以及電路233的情況，但是本發明的一個方式的半導體裝置不必須要具有電路230、電路231、電路232以及電路233的所有電路，也可以只具有它們中的任何一個或多個。
另外，在形成電流時，電晶體101在很多情況下工作在飽和區中。因此，在圖13A至14D以及圖38A至38D中，較佳的是，電晶體101的通道長度或閘極長度比電晶體11t、電晶體12t、電晶體13t及/或電晶體14t長。較佳的是，電晶體101的通道長度或閘極長度為電晶體11t、電晶體12t、電晶體13t及/或電晶體14t的5倍以上，更佳地為10倍以上。作為一個例子，較佳的是，電晶體101的通道長度或閘極長度為10μm以上，更佳地為20μm以上。藉由增加通道長度或閘極長度，可以使飽和區中的特性平坦而減少翹曲效應(Kink effect)。或者，藉由使電晶體101的通道寬度或閘極寬度比電晶體11t、電晶體12t、電晶體13t及/或電晶體14t長，可以使電晶體101在飽和區中也形成很多電流。較佳的是，電晶體101的通道寬度或閘極寬度為電晶體11t、電晶體12t、電晶體13t及/或電晶體14t的5倍以上，更佳地為10倍以上。較佳的是，電晶體101的通道寬度或閘極寬度為20μm以上，更佳地為30μm以上。但是，本發明的實施方式之一不侷限於此。
另外，在圖13A至13D、圖38A及38B所示的半導 體裝置中，電晶體12t及電晶體13t的兩者的閘極都可以與同一佈線連接。作為一個例子，圖15A至15D示出如下情況：在圖13A至13D所示的半導體裝置中，電晶體12t及電晶體13t的閘極與佈線32連接。電晶體12t及電晶體13t根據供應到佈線32的電位而成為導通狀態或非導通狀態。
另外，除了圖15A至15D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖15A至15D所示的電路100以外，圖16A至16D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線31的功能的電路230；具有將固定電壓或信號供應到佈線32的功能的電路231；以及具有將固定電壓或信號供應到佈線34的功能的電路233。
另外，作為一個例子，在圖16A至16D中示出半導體裝置除了電路100以外還具有電路230、電路231以及電路233的情況，但是本發明的一個方式的半導體裝置不必須要具有電路230、電路231以及電路233的所有電路，也可以只具有它們中的任何一個或多個。
另外，圖42A示出如下情況下的電路100的結構：在圖16C所示的電路100中，電晶體101、電晶體11t以及電晶體14t為n通道型電晶體，並且電晶體12t及電晶體13t為p通道型電晶體。另外，圖42B示出如下情況下的電路100的結構：在圖16D所示的電路100中，電晶體 101、電晶體11t以及電晶體14t為p通道型電晶體，並且電晶體12t及電晶體13t為n通道型電晶體。
另外，除了圖42A及42B所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖42A及42B所示的電路100以外，圖42C及42D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線31的功能的電路230；具有將固定電壓或信號供應到佈線32的功能的電路231；以及具有將固定電壓或信號供應到佈線34的功能的電路233。作為電路230、電路231以及電路233的例子，有閘極驅動器(掃描線驅動電路)等。
另外，作為一個例子，在圖42C及42D中示出半導體裝置除了電路100以外還具有電路230、電路231以及電路233的情況，但是本發明的一個方式的半導體裝置不必須要具有電路230、電路231以及電路233的所有電路，也可以只具有它們中的任何一個或多個。
另外，在圖13A至13D所示的半導體裝置中，也可以在相鄰的電路100之間連接一個電晶體的閘極與另一電晶體的閘極。例如，也可以連接電晶體11t的閘極與電晶體14t的閘極。作為一個例子，圖39示出第i列第j行的電路100(i、j)所具有的電晶體11t的閘極及第i列第j+1行的電路100(i、j+1)所具有的電晶體14t的閘極與第j行的佈線31(j)連接的情況。
另外，在圖15A至15D所示的半導體裝置中，也可以在相鄰的電路100之間連接一個電晶體的閘極與另一電晶體的閘極。例如，也可以連接電晶體11t的閘極與電晶體14t的閘極。作為一個例子，圖40示出第i列第j行的電路100(i、j)所具有的電晶體11t的閘極及第i列第j+1行的電路100(i、j+1)所具有的電晶體14t的閘極與第j行的佈線31(j)連接的情況。
在圖39及圖40中，作為一個例子，示出第j行的電路100所具有的電晶體11t的閘極及第j+1行的電路100所具有的電晶體14t的閘極與第j行的佈線31(j)連接的情況。但是，本發明的一個方式不侷限於上述結構，例如，在圖14A至14D、圖38C及38D所示的半導體裝置中，也可以採用如下結構：電路230將電位供應到第j行的佈線31(j)及第j+1行的佈線34(j+1)。
圖41示出將電位從電路230供應到佈線31及佈線34的情況。明確地說，在圖41中，將從電路230所具有的第j輸出端子out(j)輸出的電位供應到第j行的佈線31(j)和第j+1行的佈線34(j+1)。就是說，例如，這相當於在掃描線驅動電路與像素區域之間連接不同的行的佈線。
接著，以圖11C所示的電路100為例來說明本發明的一個方式的半導體裝置的工作。
圖11C所示的電路100的工作主要可以分為第一工作、第二工作、第三工作以及第四工作。但是，本發明的 實施方式之一不侷限於此，也可以重新追加工作或者去除工作的一部分。
另外，因為在圖11C中對圖1C的電路追加了開關14，所以可以省略圖6A所示的第三工作(期間T13)。
圖17A示出時序圖的一個例子，該時序圖示出圖11C所示的電路100中的開關11、開關12、開關13以及開關14的工作、佈線21的電位以及電晶體101的閘極-源極間電壓(Vgs101)。
首先，說明在期間T11中進行的第一工作。在期間T11中，如圖17A所示，開關11處於非導通狀態，並且開關12、開關13以及開關14處於導通狀態。由此，在期間T11中，如圖17B所示，電容元件102被供應電壓Vi2-Vi1，發光元件104a的陽極的電位成為電位Vi1，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vi2-Vi1。就是說，使電晶體101及電容元件102初始化。
另外，在佈線21的電位不影響到電路時，開關11也可以處於導通狀態。在此情況下，開關14也可以處於非導通狀態。
另外，開關13也可以處於非導通狀態。
接著，說明在期間T12中進行的第二工作。在期間T12中，如圖17A所示，開關11及開關14處於非導通狀態，並且開關12及開關13處於導通狀態。藉由使開關11及開關14成為非導通狀態，藉由電晶體101釋放儲存在電容元件102中的電荷，由此電晶體101的源極電位上 升。然後，在電晶體101成為截止狀態時，來自電容元件102的電荷的釋放停止。最終，電容元件102儲存電晶體101的臨界電壓Vth。由此，在期間T12中，如圖17C所示，電容元件102儲存臨界電壓Vth，發光元件104a的陽極的電位成為電位Vi2-Vth，並且電晶體101的閘極-源極間電壓(Vgs101)成為臨界電壓Vth。就是說，可以得到電晶體101的臨界電壓Vth。
有時，Vgs101下降到電晶體101的臨界電壓Vth所需要的時間非常長。因此，在很多情況下，在Vgs101完全下降到臨界電壓Vth之前開始進行下一工作。就是說，在很多情況下，在Vgs101下降到稍微高於臨界電壓Vth的值的狀態下，期間T12結束。就是說，在期間T12結束時，Vgs101下降到其大小對應於臨界電壓的電壓。
另外，在第二工作中，不管電晶體101的臨界電壓Vth是正值還是負值，都能夠進行工作。這是因為直到電晶體101成為截止狀態為止電晶體101的源極電位能夠上升的緣故。就是說，這是因為如下緣故：只有在電晶體101的源極電位高於電晶體101的閘極電位的狀態下，電晶體101才截止，並且Vgs101成為Vth。因此，不管電晶體101是增強型(也稱為常關閉型)還是耗盡型(也稱為常開啟型)，都能夠正常地進行工作。
另外，較佳的是，在發光元件104a的陽極的電位變高時，電流不流過發光元件104a。為此，較佳的是，將電位Vi2設定為低電位，以不使電流流過發光元件 104a。但是，本發明的實施方式之一不侷限於此。另外，若能夠串聯連接於發光元件104a設置開關並使該開關成為截止狀態，以不使電流流過發光元件104a，則也可以將電位Vi2設定為高電位。
接著，說明在期間T13中進行的第三工作。在期間T13中，如圖17A所示，開關11及開關14處於導通狀態，而開關12及開關13處於非導通狀態。另外，將電位Vsig供應到佈線21。因此，在期間T13中，如圖18A所示，電容元件102儲存臨界電壓Vth(或其大小對應於Vth的電壓)，電容元件103儲存電壓Vsig-Vi1，發光元件104a的陽極的電位成為電位Vi1，電晶體101的閘極電位成為電位Vsig+Vth，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi1。因此，可以將電位Vsig輸入到電容元件103。或者，可以使電容元件102的電壓和電容元件103的電壓的總和等於電晶體101的閘極-源極間電壓。
此時，開關14也可以處於非導通狀態。
接著，說明在期間T14中進行的第四工作。在期間T14中，如圖17A所示，開關11、開關12、開關13以及開關14處於非導通狀態。因此，在期間T14中，如圖18B所示，電容元件102儲存臨界電壓Vth，電容元件103儲存電壓Vsig-Vi1，發光元件104a的陽極的電位成為電位Vel，電晶體101的閘極電位成為電位Vsig+Vth+Vel，並且電晶體101的閘極-源極間電壓 (Vgs101)成為電壓Vsig+Vth-Vi1。因此，可以使其大小對應於電位Vsig的電流流過發光元件104a，而可以使發光元件104a以對應於電位Vsig的亮度發光。
在上述第四工作中，可以將電晶體101的閘極-源極間電壓(Vgs101)設定為Vsig+Vth-Vi1，即加上電晶體101的臨界電壓Vth的值。因此，藉由採用上述結構，可以防止電晶體101的臨界電壓Vth的不均勻影響到供應到發光元件104a的電流值。或者，即使電晶體101退化而使臨界電壓Vth發生變化，也可以防止上述變化影響到供應到發光元件104a的電流值。因此，可以減少顯示不均勻，而進行高品質顯示。
與此同樣，可以將電晶體101的閘極-源極間電壓(Vgs101)設定為電壓Vsig+Vth-Vi1，即與Vel無關的值。藉由採用上述結構，可以防止發光元件104a的電壓電流特性的不均勻影響到供應到發光元件104a的電流值。或者，即使發光元件104a退化且發光元件104a的電壓電流特性變化而使Vel發生變化，也可以防止上述變化影響到供應到發光元件104a的電流值。因此，可以減少顯示不均勻，而進行高品質顯示。
另外，在第四工作的一部分的期間中，也可以強制性地使電晶體101成為截止狀態或者不使電流流過發光元件104a，以不使發光元件104a發光。就是說，也可以設有非發光期間。例如，藉由使開關12導通，可以使電晶體101成為截止狀態。或者，藉由使開關14導通，可以不 使電流流過發光元件104a。
在本發明的一個方式的半導體裝置中，在第二工作中，將電晶體101的閘極電位保持為電位Vi2。藉由進行上述工作，即使電晶體101為常開啟型電晶體，即臨界電壓Vth具有負值，也可以直到電晶體101的源極電位超過閘極電位Vi2為止釋放儲存在電容元件102中的電荷。因此，在本發明的一個方式的半導體裝置中，即使電晶體101為常開啟型電晶體，也可以在上述第四工作中將電晶體101的閘極-源極間電壓(Vgs101)設定為加上電晶體101的臨界電壓Vth的值。
另外，較佳的是，電容元件103的電容值小於負載104(發光元件104a)的寄生電容的電容值，較佳地為該電容值的1/2倍以下，更佳地為該電容值的1/5倍以下。或者，較佳的是，電容元件103的電極的面積小於負載104(發光元件104a)的電極的面積，較佳地為該面積的1/2倍以下，更佳地為該面積的1/5倍以下。但是，本發明的實施方式之一不侷限於此。
另外，較佳的是，電容元件102的電容值大於電晶體101的閘極的寄生電容的電容值，較佳地為該電容值的2倍以上，更佳地為該電容值的5倍以上。或者，較佳的是，電容元件102的電極的面積大於電晶體101的通道的面積，較佳地為該面積的2倍以上，更佳地為該面積的5倍以上。或者，較佳的是，電容元件102的電極的面積大於電晶體101的閘極電極的面積，較佳地為該面積的2倍 以上，更佳地為該面積的5倍以上。由此，在被輸入電位Vsig並由電容元件102和電晶體的閘極電容分割電壓時，可以減少電容元件102的電壓的降低。但是，本發明的實施方式之一不侷限於此。
另外，較佳的是，電容元件102的電容值大致等於或大於電容元件103的電容值。較佳的是，電容元件102的電容值與電容元件103的電容值的差異為±20%以下，更佳地為±10%以下。或者，較佳的是，電容元件102的電極的面積大致等於或大於電容元件103的電極的面積。由此，半導體裝置能夠進行最佳的工作，而不改變佈局面積。但是，本發明的實施方式之一不侷限於此。
另外，圖19A至19D分別示出期間T11至期間T14中的電路100的示意圖。本發明的一個方式的半導體裝置只要在上述各期間中使電路100採用圖19A至19D所示的結構，即可。因此，本發明的一個方式的半導體裝置不侷限於具有圖11A至圖16D所示的結構的電路100。本發明的一個方式的半導體裝置可以在電路100採用圖19A至19D所示的結構的條件下適當地改變開關的配置或數量、供應各種電位的佈線的數量等。
另外，也可以在進行上述第三工作的期間T13之後且在進行上述第四工作的期間T14之前設有進行第六工作的期間T16。
圖20A示出設有期間T16的時序圖的一個例子，該時序圖示出圖11C所示的電路100中的開關11、開關 12、開關13以及開關14的工作、佈線21的電位以及電晶體101的閘極-源極間電壓(Vgs101)。
圖20A所示的時序圖與圖17A所示的時序圖的不同點在於：在期間T13與期間T14之間設有期間T16。
以下，說明在期間T16中進行的第六工作。在期間T16中，如圖20A所示，開關12處於導通狀態，而開關11、開關13以及開關14處於非導通狀態。因此，在期間T16中，如圖20B所示，電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi1-Vα。
另外，在第六工作中，電位Vα是隨發光元件104a的陽極成為電浮動狀態(floating state)而變動的電位。在電晶體101截止時，電位Vα的值由發光元件104a的電容值與電容元件102及電容元件103的電容值的比而決定。但是，在電位Vsig高到一定程度時，電晶體101導通，由此電荷藉由電晶體101流到發光元件104a的陽極。因此，電位Vα不是只由上述靜電容量的比而決定，而是由於流到發光元件104a的陽極的電荷而變化。
可以期待遷移率的不均勻性被上述電荷量Q抑制的效果。以下，說明這個理由。
電荷量Q相當於在期間T16中從電晶體101的汲極流到源極的電荷量。因此，電晶體101的遷移率越大，電荷量Q越多。在電荷量Q變多時，發光元件104a發光時的電晶體101的閘極-源極間電壓(Vgs101)變小。就是說，可以根據電荷量Q進行如下補正工作：電晶體101的遷移 率越大，供應到發光元件104a的電流值越小；電晶體101的遷移率越小，供應到發光元件104a的電流值越變得不太小。因此，可以根據電荷量Q抑制遷移率的不均勻。
在期間T16後，在期間T14中，可以將電晶體101的閘極-源極間電壓(Vgs101)設定為Vsig+Vth-Vi1-Vα。因此，可以將閘極-源極間電壓設定為加上電晶體101的臨界電壓Vth和遷移率的值。
與圖8A至8D同樣，本發明的一個方式的半導體裝置還可以包括電容元件105，該電容元件105與圖11B所示的電路100中的負載104連接。與此同樣，本發明的一個方式的半導體裝置還可以包括與圖11C所示的電路100中的發光元件104a連接的電容元件105。與此同樣，本發明的一個方式的半導體裝置還可以包括與圖11D所示的電路100中的發光元件104b連接的電容元件105。
圖21A所示的半導體裝置包括電容元件105，該電容元件105與圖11B所示的電路100中的負載104連接。明確地說，電容元件105中的一方電極與電容元件103中的另一方電極及電晶體101的源極和汲極中的一方連接。電容元件105中的另一方電極與佈線26連接。作為一個例子，圖21A示出電路100具有負載104的情況，但是在圖21A中，也可以使用發光元件104a或發光元件104b代替負載104。
另外，佈線26可以與各種佈線連接。例如，佈線26 可以與佈線22、佈線23、佈線24、佈線25或其他電路100的佈線、掃描線、閘極線、連接於電晶體的閘極的佈線等連接。由此，可以減少佈線數量。
作為一個例子，圖21B示出將圖21A所示的電路100中的佈線26連接於佈線24的半導體裝置。另外，雖然在圖21B中示出電路100具有負載104的情況，但是在圖21B中也可以使用發光元件104a或發光元件104b代替負載104。藉由採用上述連接結構，可以省略佈線26。
作為一個例子，圖21C示出將圖21A所示的電路100中的佈線26連接於佈線23的半導體裝置。另外，雖然在圖21C中示出電路100具有負載104的情況，但是在圖21C中也可以使用發光元件104a或發光元件104b代替負載104。藉由採用上述連接結構，可以省略佈線26。
作為一個例子，圖21D示出將圖21A所示的電路100中的佈線26連接於佈線22的半導體裝置。另外，雖然在圖21D中示出電路100具有負載104的情況，但是在圖21D中也可以使用發光元件104a或發光元件104b代替負載104。藉由採用上述連接結構，可以省略佈線26。
作為一個例子，圖21E示出將圖21A所示的電路100中的佈線26連接於佈線25的半導體裝置。另外，雖然在圖21E中示出電路100具有負載104的情況，但是在圖21E中也可以使用發光元件104a或發光元件104b代替負載104。藉由採用上述連接結構，可以省略佈線26。
藉由在電路100中追加與負載104、發光元件104a 或發光元件104b並聯連接的電容元件105，可以在本實施方式所示的第六工作及第四工作中抑制電晶體101的源極和汲極中的一方的電荷的變動，而可以減小電壓Vα。因此，可以使閘極-源極間電壓Vgs接近理想的值，即接近電壓Vsig+Vth-Vi1，而可以進一步使供應到負載104、發光元件104a或發光元件104b的電流接近準確反映了電壓Vsig的值。
或者，藉由適當地調整電容元件105的電容值，可以調整在期間T16中由電荷量Q引起的電位的變化量。由此，可以更準確地減少遷移率的不均勻。
另外，較佳的是，電容元件105的電極的面積小於負載104(發光元件104a)的電極的面積，較佳地為該面積的1/2倍以下，更佳地為該面積的1/3倍以下。或者，較佳的是，電容元件105的電容值小於負載104(發光元件104a)的電容值，較佳地為該電容值的1/2倍以下，更佳地為該電容值的1/3倍以下。由此，半導體裝置能夠進行最佳的工作，而不改變佈局面積。但是，本發明的實施方式之一不侷限於此。
另外，較佳的是，電容元件105的電極的面積與負載104(發光元件104a)的電極的面積的總和大於電容元件103的電極的面積，較佳地為該面積的2倍以上，更佳地為該面積的5倍以上。或者，較佳的是，電容元件105的電容值與負載104(發光元件104a)的電容值的總和大於電容元件103的電容值，較佳地為該電容值的2倍以上，更佳地 為該電容值的5倍以上。由此，在由電容元件103與電容元件105及負載104(發光元件104a)分割電壓時，可以將更高的電壓施加到電容元件103。但是，本發明的實施方式之一不侷限於此。
另外，較佳的是，電容元件105的電極的面積小於電容元件102或電容元件103的電極的面積，較佳地為該面積的1/2倍以下，更佳地為該面積的1/3倍以下。或者，較佳的是，電容元件105的電容值小於電容元件102或電容元件103的電容值，較佳地為該電容值的1/2倍以下，更佳地為該電容值的1/3倍以下。由此，半導體裝置能夠進行最佳的工作，而不改變佈局面積。但是，本發明的實施方式之一不侷限於此。
另外，佈線25可以與各種佈線連接。例如，佈線25可以與佈線22、佈線24、佈線26或其他電路100的佈線、掃描線、閘極線、連接於電晶體的閘極的佈線等連接。由此，可以減少佈線數量。
另外，除了圖21A至21D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖21A至21D所示的電路100以外，圖22A至22D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線22的功能的電路221；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電 壓或信號供應到佈線24的功能的電路223；以及具有將固定電壓或信號供應到佈線25的功能的電路224。再者，圖22A所示的電路100包括具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，也可以將圖11B至11D及圖21B至21D中的任一電路100用作顯示裝置的像素。在將分別對應於多個顏色的像素設置在顯示裝置中時，每個像素所具有的電晶體101的通道寬度與通道長度的比也可以根據所對應的顏色而互不相同。與此同樣，每個像素所具有的電容元件105的電容值也可以根據所對應的顏色而互不相同。
作為一個例子，圖23A示出將圖11B所示的電路100用作顯示裝置的像素的情況。在圖23A中，電路100(R)相當於對應於紅色(R)的像素，電路100(G)相當於對應於綠色(G)的像素，並且電路100(B)相當於對應於藍色(B)的像素。在本發明的一個方式中，電路100(R)所具有的電晶體101(R)、電路100(G)所具有的電晶體101(G)以及電路100(B)所具有的電晶體101(B)中的至少一個也可以具有與其他兩個不同的通道寬度與通道長度的比。根據上述結構，可以將分別供應到電路100(R)所具有的負載104(R)、電路100(G)所具有的負載104(G)以及電路100(B)所具有的負載104(B)的電流值設定為互不相同。
作為一個例子，圖23B示出將圖21A所示的電路100用作顯示裝置的像素的情況。與圖23A同樣，在圖23B中電路100(R)所具有的電晶體101(R)、電路100(G)所具 有的電晶體101(G)以及電路100(B)所具有的電晶體101(B)中的至少一個也可以具有與其他兩個不同的通道寬度與通道長度的比。根據上述結構，可以將分別供應到電路100(R)所具有的負載104(R)、電路100(G)所具有的負載104(G)以及電路100(B)所具有的負載104(B)的電流值設定為互不相同。
另外，在圖23B中，電路100(R)所具有的電容元件105(R)、電路100(G)所具有的電容元件105(G)以及電路100(B)所具有的電容元件105(B)中的至少一個也可以具有與其他兩個不同的電容值。
另外，雖然在圖23A和23B中示出電路100(R)具有負載104(R)，電路100(G)具有負載104(G)，並且電路100(B)具有負載104(B)的情況的例子，但是在圖23A和23B中也可以使用對應於各種顏色的發光元件104a或發光元件104b代替負載104(R)、負載104(G)或負載104(B)。
另外，雖然在圖23B中示出將圖21A所示的電路100用作顯示裝置的像素的情況的例子，但是也可以將圖21B至21E所示的電路100用作顯示裝置的像素。
另外，在本實施方式中，進行補正電晶體101的臨界電壓等的不均勻的工作，但是本發明的實施方式之一不侷限於此。例如，也可以以未進行臨界電壓的不均勻的工作的方式將電流供應到負載104。
在本實施方式中，描述了基本原理的一個例子。因 此，可以以本實施方式的一部或全部對其他實施方式的一部或全部自由地進行組合、應用以及置換。
實施方式2
在本實施方式中，說明本發明的一個方式的半導體裝置的電路100的結構例。在本實施方式中，說明對實施方式1所示的電路追加開關的結構或改變驅動方法的一部的情況等。因此，在實施方式1中說明的內容可以應用於本實施方式。
圖24A至24D分別示出電路100的結構例。圖24A至24D所示的電路100分別相當於對圖1A至1D所示的電路100追加開關914的結構。開關914具有控制電晶體101的源極和汲極中的另一方與佈線23之間的導通狀態的功能。或者，開關914具有控制佈線23與佈線24之間的導通狀態的功能。或者，開關914具有防止電流流過電容元件103的功能。或者，開關914具有防止電流流過電容元件102的功能。或者，開關914具有防止電流流過負載104的功能。
另外，除了圖24A至24D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖24A至24D所示的電路100以外，圖25A至25D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線21的功能的電路201；具有將固定電壓或 信號供應到佈線22的功能的電路202；具有將固定電壓或信號供應到佈線23的功能的電路203；以及具有將固定電壓或信號供應到佈線24的功能的電路204。
另外，圖24A至25D所示的電路100可以使用電晶體作為開關11、開關12、開關13以及開關914。
作為一個例子，如圖86所示，在開關914為電晶體914t時，該電晶體914t的閘極可以與佈線932連接，該佈線932與具有供應固定電壓或信號的功能的電路9206連接。作為電路9206的例子，有閘極驅動器(掃描線驅動電路)等。
另外，佈線31至佈線33及佈線932中的至少兩個佈線可以彼此連接。或者，佈線31至佈線33及佈線932中的至少一個佈線可以與其他電路100的佈線31至佈線33及佈線932中的至少一個連接。
圖24A至圖25D所示的電路100可以進行與圖1A至圖2D所示的電路100同樣的工作。作為一個例子，在圖24A至圖25D所示的電路100中，較佳的是，在圖5A至圖6C所示的期間T11至期間T13及期間T15中，開關914處於導通狀態，並且在期間T14中，開關914處於非導通狀態。由此，可以防止在期間T14中電荷藉由電晶體101洩漏到發光元件104a等。但是，本發明的實施方式之一不侷限於此。
或者，在期間T13中，也可以使開關914處於非導通狀態。由此，因為電流不流過電晶體101，所以容易控制 電晶體101的閘極或源極等的電路100內的各節點的電位。
或者，在期間T11中，也可以使開關914處於非導通狀態。由此，因為電流不流過電晶體101，所以容易控制電晶體101的閘極或源極等的電路100內的各節點的電位。
或者，在期間T15的一部分中，使開關914處於非導通狀態。由此，可以不使電流流過發光元件104a等，以設有非發光期間。
另外，與圖8A至9D及圖10B同樣，圖24B及圖25B所示的電路100還可以具有與負載104連接的電容元件105。與此同樣，圖24C及圖25C所示的電路100還可以具有與發光元件104a連接的電容元件105。與此同樣，圖24D及圖25D所示的電路100還可以具有與發光元件104b連接的電容元件105。明確地說，電容元件105中的一方電極與電容元件103中的另一方電極及電晶體101的源極和汲極中的一方連接。電容元件105中的另一方電極與另外設置的佈線26、佈線24、佈線23或佈線22連接。
另外，也可以將對圖24B至24D所示的電路100及圖25B至25D所示的電路100追加上述電容元件105的電路中的任何一個用作顯示裝置的像素。在將分別對應於多個顏色的像素設置在顯示裝置中時，每個像素所具有的電晶體101的通道寬度與通道長度的比也可以根據所對應 的顏色而互不相同。
另外，也可以將開關914設置在與圖24A至25D不同的位置。明確地說，作為一個例子，可以將開關914設置在能夠控制佈線23與佈線24之間的導通狀態的位置。例如，圖26A至26D分別示出電路100的結構例。圖26A至26D所示的電路100分別相當於對圖1A至1D所示的電路100追加開關914的結構。開關914具有控制電晶體101的源極和汲極中的一方與電容元件103中的另一方電極之間的導通狀態的功能。再者，在開關13處於導通狀態時，開關914具有控制電晶體101的源極和汲極中的一方與電容元件102中的一方電極及電容元件103中的一方電極之間的導通狀態的功能。
另外，除了圖26A至26D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖26A至26D所示的電路100以外，圖27A至27D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線21的功能的電路201；具有將固定電壓或信號供應到佈線22的功能的電路202；具有將固定電壓或信號供應到佈線23的功能的電路203；以及具有將固定電壓或信號供應到佈線24的功能的電路204。
另外，圖26A至27D所示的電路100可以使用電晶體作為開關11、開關12、開關13以及開關914。
圖26A至圖27D所示的電路100可以進行與圖1A至 圖2D、圖24A至圖25D所示的電路100同樣的工作。
另外，與圖8A至9D及圖10B同樣，圖26B及圖27B所示的電路100還可以具有與負載104連接的電容元件105。與此同樣，圖26C及圖27C所示的電路100還可以具有與發光元件104a連接的電容元件105。與此同樣，圖26D及圖27D所示的電路100還可以具有與發光元件104b連接的電容元件105。明確地說，電容元件105中的一方電極與電容元件103中的另一方電極連接。並且，開關914控制電容元件105中的一方電極與電晶體101的源極和汲極中的一方之間的導通狀態。電容元件105中的另一方電極與另外設置的佈線26、佈線24、佈線23或佈線22連接。
另外，也可以將對圖26B至26D所示的電路100及圖27B至27D所示的電路100追加上述電容元件105的電路中的任何一個用作顯示裝置的像素。在將分別對應於多個顏色的像素設置在顯示裝置中時，每個像素所具有的電晶體101的通道寬度與通道長度的比也可以根據所對應的顏色而互不相同。
另外，也可以將開關914設置在與圖24A至27D不同的位置。例如，圖28A至28D分別示出電路100的結構例。圖28A至28D所示的電路100分別相當於對圖1A至1D所示的電路100追加開關914的結構。該開關914具有控制電晶體101的源極和汲極中的一方與電容元件103中的另一方電極之間的導通狀態的功能。再者，在開 關13處於導通狀態時，開關914具有控制電容元件102中的一方電極及電容元件103中的一方電極與電容元件103中的另一方電極之間的導通狀態的功能。
另外，除了圖28A至28D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖28A至28D所示的電路100以外，圖29A至29D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線21的功能的電路201；具有將固定電壓或信號供應到佈線22的功能的電路202；具有將固定電壓或信號供應到佈線23的功能的電路203；以及具有將固定電壓或信號供應到佈線24的功能的電路204。
另外，圖28A至29D所示的電路100可以使用電晶體作為開關11、開關12、開關13以及開關914。
圖28A至圖29D所示的電路100可以進行與圖1A至圖2D、圖24A至圖27D所示的電路100同樣的工作。作為一個例子，在圖28A至圖29D所示的電路100中，較佳的是，在圖5A至圖6C所示的期間T11至期間T13及期間T15中，開關914處於導通狀態，並且在期間T14中，開關914處於非導通狀態。由此，可以防止在期間T14中電荷藉由電晶體101洩漏到發光元件104a等。但是，本發明的實施方式之一不侷限於此。
或者，在期間T11中，也可以使開關914處於非導通狀態。由此，因為電流不流過電晶體101，所以容易控制 電位。
或者，在期間T15的一部分中，使開關914處於非導通狀態。由此，可以不使電流流過發光元件104a等，以設有非發光期間。
另外，在期間T12中，也可以使開關914處於非導通狀態。藉由在期間T12中使開關914處於非導通狀態，可以在期間T12中將發光元件104a的陽極的電位保持為電位Vi1。因此，在期間T12中的第二工作結束之後，可以進行期間T14中的第四工作，而不設有期間T13，即不進行第三工作。
另外，與圖8A至9D及圖10B等同樣，圖28B及圖29B所示的電路100還可以具有與負載104連接的電容元件105。與此同樣，圖28C及圖29C所示的電路100還可以具有與發光元件104a連接的電容元件105。與此同樣，圖28D及圖29D所示的電路100還可以具有與發光元件104b連接的電容元件105。明確地說，電容元件105中的一方電極與電容元件103中的另一方電極連接。並且，開關914控制電容元件105中的一方電極與電晶體101的源極和汲極中的一方之間的導通狀態。電容元件105中的另一方電極與另外設置的佈線26、佈線24、佈線23或佈線22連接。
另外，也可以將對圖28B至28D所示的電路100及圖29B至29D所示的電路100追加上述電容元件105的電路中的任何一個用作顯示裝置的像素。在將分別對應於 多個顏色的像素設置在顯示裝置中時，每個像素所具有的電晶體101的通道寬度與通道長度的比也可以根據所對應的顏色而互不相同。
另外，也可以將開關914設置在與圖24A至29D不同的位置。例如，圖30A至30D分別示出電路100的結構例。圖30A至30D所示的電路100分別相當於對圖1A至1D所示的電路100追加開關914的結構。在圖30A中，開關914具有控制電晶體101的源極和汲極中的一方及電容元件103中的另一方電極與佈線24之間的導通狀態的功能。在圖30B中，開關914具有控制電晶體101的源極和汲極中的一方及電容元件103中的另一方電極與負載104之間的導通狀態的功能。在圖30C中，開關914具有控制電晶體101的源極和汲極中的一方及電容元件103中的另一方電極與發光元件104a的陽極之間的導通狀態的功能。在圖30D中，開關914具有控制電晶體101的源極和汲極中的一方及電容元件103中的另一方電極與發光元件104b的陰極之間的導通狀態的功能。
另外，除了圖30A至30D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖30A至30D所示的電路100以外，圖31A至31D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線21的功能的電路201；具有將固定電壓或信號供應到佈線22的功能的電路202；具有將固定電壓 或信號供應到佈線23的功能的電路203；以及具有將固定電壓或信號供應到佈線24的功能的電路204。
另外，圖30A至31D所示的電路100可以使用電晶體作為開關11、開關12、開關13以及開關914。
圖30A至圖31D所示的電路100可以進行與圖1A至圖2D、圖24A至圖29D所示的電路100同樣的工作。作為一個例子，在圖30A至圖31D所示的電路100中，較佳的是，在圖5A至圖6C所示的期間T11及期間T13至期間T15中，開關914處於導通狀態，並且在期間T12中，開關914處於非導通狀態。但是，本發明的實施方式之一不侷限於此。由此，藉由在期間T12中使開關914處於非導通狀態，可以在期間T12中將發光元件104a的陽極的電位保持為電位Vi1。因此，在期間T12中的第二工作結束之後，可以進行期間T14中的第四工作，而不設有期間T13，即不進行第三工作。但是，本發明的實施方式之一不侷限於此。
或者，在期間T11中，也可以使開關914處於非導通狀態。由此，因為電流不流過發光元件104a等，所以佈線22的電位Vi2也可以為高電位。
或者，在期間T12中，也可以使開關914處於非導通狀態。由此，因為電流不流過發光元件104a等，所以佈線22的電位Vi2也可以為高電位。
或者，在期間T15的一部分中，使開關914處於非導通狀態。由此，可以不使電流流過發光元件104a等，以 設有非發光期間。
另外，與圖8A至9D、圖10B、圖21A至22E等同樣，圖30B及圖31B所示的電路100還可以具有與負載104連接的電容元件105。與此同樣，圖30C及圖31C所示的電路100還可以具有與發光元件104a連接的電容元件105。與此同樣，圖30D及圖31D所示的電路100還可以具有與發光元件104b連接的電容元件105。明確地說，電容元件105中的一方電極與電容元件103中的另一方電極及電晶體101的源極和汲極中的一方連接。電容元件105中的另一方電極與另外設置的佈線26、佈線24、佈線23或佈線22連接。
另外，也可以將對圖30B至30D所示的電路100及圖31B至31D所示的電路100追加上述電容元件105的電路中的任何一個用作顯示裝置的像素。在將分別對應於多個顏色的像素設置在顯示裝置中時，每個像素所具有的電晶體101的通道寬度與通道長度的比也可以根據所對應的顏色而互不相同。
另外，雖然參照圖24A至31D說明了對圖1A至1D等所示的電路追加開關914的結構，但是被追加開關914的電路不侷限於圖1A至1D等。與圖24A至31D同樣，也可以採用對圖1A至1D以外的其他圖式所示的電路追加開關914的結構。例如，與圖24A至31D同樣，也可以採用對如圖11A至11D所示的電路那樣的追加開關14的結構進一步追加開關914的結構。圖87A至87D示出 上述情況的一個例子。
接著，示出在圖1A至1D及圖11A至11D等的電路中使用與圖5A至5C及圖17A至17C等所示的驅動方法不同的驅動方法時的一個例子。另外，較佳的是，因為在使用該驅動方法時與在列方向上的像素之間連接佈線23的情況相比在行方向上的像素之間連接佈線23，所以圖34A至34D分別示出圖1A至1D所示的電路100的配置例。作為一個例子，圖34A至34D示出如下情況：連接於互不相同的佈線21的多個電路100與同一佈線23連接。就是說，佈線23設置為與佈線21交叉。
以下，以圖34C所示的電路100為例來說明本發明的一個方式的半導體裝置的工作。在該工作中，在圖5B或圖17B所示的第一工作中，在電壓Vi2-Vi1供應到電容元件102，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vi2-Vi1時，不是藉由佈線21或開關14供應電位Vi1，而是藉由佈線23供應電位Vi1。因此，可以將圖5A至5C或圖17A至17C等所示的內容應用於本發明的一個方式的半導體裝置。
圖34C所示的電路100的工作主要可以分為第一工作、第二工作、第三工作、第四工作以及第五工作。但是，本發明不侷限於此，也可以重新追加工作或者去除工作的一部分。
首先，說明在期間T11中進行的第一工作。在期間T11中，如圖35A所示，開關11處於非導通狀態，並且 開關12及開關13處於導通狀態。另外，將電位Vi1供應到佈線23。由此，在期間T11中，發光元件104a的陽極的電位成為電位Vi1，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vi2-Vi1。就是說，使電晶體101及電容元件102初始化。
接著，說明在期間T12中進行的第二工作。在期間T12中，如圖35B所示，開關11處於非導通狀態，並且開關12及開關13處於導通狀態。另外，將電位VDD供應到佈線23。藉由將電位VDD供應到佈線23，藉由電晶體101釋放儲存在電容元件102中的電荷，由此電晶體101的源極電位上升。然後，在電晶體101成為截止狀態時，來自電容元件102的電荷的釋放停止。最終，電容元件102儲存電晶體101的臨界電壓Vth。由此，在期間T12中，電容元件102儲存臨界電壓Vth，發光元件104a的陽極的電位成為電位Vi2-Vth，並且電晶體101的閘極-源極間電壓(Vgs101)成為臨界電壓Vth。就是說，可以得到電晶體101的臨界電壓Vth。
像這樣，因為可以進行第一工作及第二工作而不使用佈線21，所以可以充分確保第一及第二工作的期間。因此，可以更準確地得到電晶體101的臨界電壓，而可以進行顯示不均勻少的高品質顯示。
接著，說明在期間T13中進行的第三工作。在期間T13中，如圖35C所示，開關11及開關13處於導通狀態，並且開關12處於非導通狀態。只要將任意的電位供 應到佈線23，即可，例如，將電位VDD或電位Vi1供應到佈線23。另外，將電位Vi3供應到佈線21。電位Vi3可以與電位Vcat相等，可以與電位Vi2相等，或者，可以與電位Vi1相等。由此，在期間T13中，電容元件102儲存臨界電壓Vth，發光元件104a的陽極的電位成為電位Vi3，電晶體101的閘極電位成為電位Vi3+Vth，並且電晶體101的閘極-源極間電壓(Vgs101)成為臨界電壓Vth。
接著，說明在期間T14中進行的第四工作。在期間T14中，如圖35D所示，開關11處於導通狀態，而開關12及開關13處於非導通狀態。另外，將電位Vsig供應到佈線21。因此，在期間T14中，電容元件102儲存臨界電壓Vth，電容元件103儲存電壓Vsig-Vi3-Vα，發光元件104a的陽極的電位成為電位Vi3+Vα，電晶體101的閘極電位成為電位Vsig+Vth，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi3-Vα。
接著，說明在期間T15中進行的第五工作。在期間T15中，如圖36所示，開關11、開關12以及開關13處於非導通狀態。因此，在期間T15中，電容元件102儲存臨界電壓Vth，電容元件103儲存電壓Vsig-Vi3-Vα，發光元件104a的陽極的電位成為電位Vel，電晶體101的閘極電位成為電位Vsig+Vth-Vi3-Vα+Vel，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi3-Vα。因此，可以使其大小對應於電位Vsig的電流流過發光元 件104a，而可以使發光元件104a以對應於電位Vsig的亮度發光。
電位Vel是在使電流藉由電晶體101流過發光元件104a時發生的電位。明確地說，電位Vel是電位VDD與電位Vcat之間的電位。
在上述第五工作中，可以將電晶體101的閘極-源極間電壓(Vgs101)設定為電壓Vsig+Vth-Vi3-Vα，即加上電晶體101的臨界電壓Vth的值。因此，藉由採用上述結構，可以防止電晶體101的臨界電壓Vth的不均勻影響到供應到發光元件104a的電流值。或者，即使電晶體101退化而使臨界電壓Vth發生變化，也可以防止上述變化影響到供應到發光元件104a的電流值。因此，可以減少顯示不均勻，而進行高品質顯示。
另外，在期間T15的一部分中，也可以控制佈線23的電位來使電流不流過發光元件104a等，以設有非發光期間。例如，在佈線23的電位與佈線24的電位相等時，可以不形成電流。
另外，雖然在圖34A至35D中不設置有開關14，但是本發明不侷限於此，也可以與圖11A至16D、圖17B至18B以及圖20B至23B同樣設置開關14。
另外，雖然在圖34A至35D中不設置有開關914，但是本發明不侷限於此，也可以與圖24A至31D、圖46A至52D、圖57A至57D、圖63B至63D、圖64B至65A、圖66A、圖67A、圖68A、圖68C、圖73A至73D以及圖 87A至87D同樣設置開關914。
另外，雖然在圖34A至35D中改變佈線23的電位來進行工作，但是也可以利用多個佈線控制電位。以下，說明這種情況的一個例子。因此，可以將參照圖34A至35D、圖5A至5C、圖17A至17C等說明的內容應用於本發明的一個方式的半導體裝置。圖32A至32D分別示出電路100的結構例。圖32A至32D所示的電路100分別相當於如下結構：對圖1A至1D或圖34A至圖36所示的電路100追加開關814及開關15，並且使用佈線23a及佈線23b代替佈線23。在圖32A至32D中，開關814具有控制電晶體101的源極和汲極中的另一方與佈線23a之間的導通狀態的功能。另外，開關15具有控制電晶體101的源極和汲極中的另一方與佈線23b之間的導通狀態的功能。
另外，佈線23a及/或佈線23b可以設置為與佈線21交叉，但是也可以設置為與佈線21平行而不與佈線21交叉。
另外，除了圖32A至32D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖32A至32D所示的電路100以外，圖33A至33D所示的半導體裝置還分別包括：具有將固定電壓或信號供應到佈線21的功能的電路201；具有將固定電壓或信號供應到佈線22的功能的電路202；具有將固定電壓 或信號供應到佈線23a的功能的電路203a；具有將固定電壓或信號供應到佈線23b的功能的電路203b；以及具有將固定電壓或信號供應到佈線24的功能的電路204。明確地說，電路203a具有將電位Vi1供應到佈線23a的功能。另外，電路203b具有將電源電位(高電源電位或低電源電位)如電位VDD或電位VSS供應到佈線23b的功能。作為電路203a及電路203b的例子，有電源電路等。
因此，佈線23a具有能夠傳送或供應電位Vi1的功能。或者，佈線23a具有初始化用佈線的功能。另外，佈線23a的電位為固定的電位較佳，但是本發明的實施方式之一不侷限於此，佈線23a的電位也可以像脈衝信號那樣變動。
因此，佈線23b具有能夠傳送或供應電源電位的功能。或者，佈線23b具有能夠將電流供應到電晶體101的功能。或者，佈線23b具有能夠將電流供應到負載104的功能。或者，佈線23b具有電源線的功能。或者，佈線23b具有電流供應線的功能。另外，佈線23b的電位為固定的電位較佳，但是本發明的實施方式之一不侷限於此，佈線23b的電位也可以像脈衝信號那樣變動。例如，佈線23b的電位也可以是不僅將正偏壓施加到負載104而且還將反偏壓施加到負載104的電位。
另外，作為一個例子，在圖33A至33D中示出半導體裝置除了電路100以外還具有電路201、電路202、電路203a、電路203b以及電路204的情況，但是本發明的 一個方式的半導體裝置不必須要具有電路201、電路202、電路203a、電路203b以及電路204的所有電路，也可以只具有它們中的任何一個或多個。
另外，圖32A至33D所示的電路100可以使用電晶體作為開關11、開關12、開關13、開關814以及開關15。
圖32A至圖33D所示的電路100可以進行與圖34A至圖36所示的電路100同樣的工作。作為一個例子，在圖32A至圖33D所示的電路100中，在期間T11中，開關814處於導通狀態，並且開關15處於非導通狀態。另外，在期間T12至期間T15中，開關814處於非導通狀態，並且開關15處於導通狀態。
另外，與圖8A至9D、21A至22E等同樣，圖32B及圖33B所示的電路100還可以具有與負載104連接的電容元件105。與此同樣，圖32C及圖33C所示的電路100還可以具有與發光元件104a連接的電容元件105。與此同樣，圖32D及圖33D所示的電路100還可以具有與發光元件104b連接的電容元件105。明確地說，電容元件105中的一方電極與電容元件103中的另一方電極及電晶體101的源極和汲極中的一方連接。電容元件105中的另一方電極與另外設置的佈線26、佈線24、佈線23或佈線22連接。
另外，也可以將對圖32B至32D所示的電路100及圖33B至33D所示的電路100追加上述電容元件105的 電路中的任何一個用作顯示裝置的像素。在將分別對應於多個顏色的像素設置在顯示裝置中時，每個像素所具有的電晶體101的通道寬度與通道長度的比也可以根據所對應的顏色而互不相同。
另外，雖然在圖32A至33D中不設置有開關14，但是本發明不侷限於此，也可以與圖11A至16D、圖17B至18B以及圖20B至23B同樣設置開關14。
另外，雖然在圖32A至33D中不設置有開關914，但是本發明不侷限於此，也可以與圖24A至31D、圖46A至52D、圖57A至57D、圖63B至63D、圖64B至65A、圖66A、圖67A、圖67C、圖68A、圖68C、圖73A至73D以及圖87A至87D同樣設置開關914。
本實施方式相當於對其他實施方式的一部或全部進行了改變、追加、修正、去除、應用、屬概念化或種概念化的方式。因此，可以以本實施方式的一部或全部對其他實施方式的一部或全部自由地進行組合、應用以及置換。
實施方式3
在本實施方式中，說明本發明的一個方式的半導體裝置的電路100的結構例。在本實施方式中，說明對實施方式1及2所示的電路追加開關或佈線等、改變連接的一部分、採用將某個佈線連接到其他佈線來使它們合為一體的結構等或改變驅動方法的一部的情況等。因此，在實施方式1及2中說明的內容可以應用於本實施方式。
圖43A所示的電路100相當於開關14的位置與圖11C所示的電路100不同的結構或對圖1C所示的電路100追加開關14的結構。在圖43A所示的電路100中，開關14具有控制電容元件102中的一方電極或電容元件103中的一方電極與佈線25之間的導通狀態的功能。
另外，其工作與圖17A至20B相同。但是，雖然在圖18A中在第四工作中開關14處於導通狀態，但是，較佳的是，在圖43A中在第四工作中開關14處於非導通狀態。但是，本發明的實施方式的一個方式不侷限於此。
另外，在圖43A中，也可以如圖24A至31D等的那樣設置開關914。另外，在圖43A中，也可以如圖32A至33D等的那樣設置開關814、開關15。另外，在圖43A中，也可以如圖34A至34D等的那樣控制佈線23的電位。作為一個例子，圖43F示出在圖43A中如圖30A至30D的那樣設置開關914的情況。
另外，與圖8A至9D、圖21A至22E等同樣地，可以對圖43A所示的電路100追加電容元件105。作為一個例子，圖43B所示的電路100相當於對圖43A所示的電路100追加電容元件105的結構。上述電容元件105中的一方電極與電容元件103中的另一方電極連接，並且上述電容元件105中的另一方電極與佈線26連接。
另外，與圖8A至8D、圖21A至21E同樣地，佈線26可以與各種佈線連接。作為一個例子，圖43C所示的電路100示出在圖43B所示的電路100中佈線26與佈線 25連接的情況。佈線26除了與佈線25連接以外還可以與佈線24、佈線22、佈線23、閘極信號線、其他電路100的佈線等各種佈線連接。
另外，佈線25可以與各種佈線連接。例如，圖43D所示的電路100示出在圖43A所示的電路100中佈線25與佈線24連接的情況。
另外，圖43E所示的電路100相當於對圖43D所示的電路100追加電容元件105的結構。上述電容元件105中的一方電極與電容元件103中的另一方電極連接，並且上述電容元件105中的另一方電極與佈線26連接。
另外，除了圖43A至43F所示的電路100以外，圖44A至44F所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線22的功能的電路221；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；具有將固定電壓或信號供應到佈線25的功能的電路224；以及具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，雖然在圖43A至44F中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半導體裝置也可以具有如下結構，即在圖43A至44F所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，與圖43D同樣地，在圖11A至11D等中，佈線25也可以與各種佈線連接。例如，圖45A所示的電路100具有在圖11C所示的電路100中佈線25與佈線24連接的結構。
另外，與圖8A至9D、圖21A至22E等同樣地，也可以對圖45A所示的電路100追加電容元件105或連接佈線。例如，圖45B所示的電路100相當於對圖45A所示的電路100追加電容元件105的結構。上述電容元件105中的一方電極與電容元件103中的另一方電極連接，並且上述電容元件105中的另一方電極與佈線26連接。另外，佈線25也可以與佈線26連接，而不與佈線24連接。另外，佈線26和佈線25都可以與佈線24連接。
另外，除了圖45A和45B所示的電路100以外，圖45C和45D所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線22的功能的電路221；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；以及具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，雖然在圖45A至45D中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半導體裝置也可以具有如下結構，即在圖45A至45D所示的電路100中沒有發光元件104a的結構或者具有負載 104或發光元件104b代替發光元件104a的結構。
另外，在圖1A至1D等所示的電路中，可以追加開關14和開關914中的一者或兩者，以設置它們兩者的開關。換言之，可以對圖11A至11D、圖32A至32D、圖34A至34D、圖43A至43F、圖45A至45D等追加開關914或者對圖24A至24D、圖26A至26D、圖28A至28D、圖30A至30D、圖32A至32D、圖34A至34D等追加開關14。例如，圖46A所示的電路100相當於對圖11C所示的電路100追加開關914的結構或對圖28C所示的電路100追加開關14的結構。在圖46A所示的電路100中，開關914具有控制電晶體101的源極和汲極中的一方與電容元件103中的另一方電極或發光元件104a的陽極之間的導通狀態的功能。
另外，與圖44D、圖45A至45D同樣地，在圖46A中，也可以將佈線25連接到其他佈線。例如，圖46B示出在圖46A所示的電路100中將佈線25連接到佈線24時的例子。
另外，設置開關14的位置不侷限於圖46A的位置，而與圖43A至43F同樣地可以將開關14設置在其他位置。圖46C所示的電路100是在圖46A中與圖43A同樣地設置開關14時的例子，並且開關14具有控制電容元件102中的一方電極及電容元件103中的一方電極與佈線25之間的導通狀態的功能。
另外，可以設置一個或多個相當於開關14的開關。 例如，圖46D所示的電路100包括開關14a和開關14b代替開關14，該開關14a具有控制電容元件103中的另一方電極及發光元件104a的陽極與佈線24之間的導通狀態的功能，而該開關14b具有控制電容元件102中的一方電極及電容元件103中的一方電極與佈線25之間的導通狀態的功能，這是與圖46A所示的電路100不同之處。也就是說，圖46D是在兩個位置追加有開關14的例子。
另外，除了圖46A至46D所示的電路100以外，圖47A至47D所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線22的功能的電路221；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；以及具有將固定電壓或信號供應到佈線25的功能的電路224。
另外，雖然在圖46A至47D中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半導體裝置也可以具有如下結構，即在圖46A至47D所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，設置有開關14及開關914的結構除了圖46A至46D、圖87A至87D以外還可以採用各種結構。此時的驅動方法可以與圖5A至6C、圖17A至18B、圖20A及20B、圖35A至36相同。圖48A所示的電路100與圖 46A所示的電路100的不同之處在於開關14的位置。在圖48A所示的電路100中，開關14具有控制電晶體101中的源極和汲極中的一方與佈線25之間的導通狀態的功能。
另外，在圖48A中，與圖44D或圖45A至45D同樣地，可以將佈線25連接到其他佈線。例如，圖48B所示的電路100示出在圖46A所示的電路100中將佈線25連接到佈線24時的例子。
另外，除了圖48A及48B所示的電路100以外，圖48C及48D所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線22的功能的電路221；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；以及具有將固定電壓或信號供應到佈線25的功能的電路224。
另外，雖然在圖48A至48D中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半導體裝置也可以具有如下結構，即在圖48A至48D所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
圖49A所示的電路100是設置開關14及開關914時的另一個例子，並相當於對圖11C所示的電路100追加開關914的結構或對圖30C所示的電路100追加開關14的 結構。在圖49A所示的電路100中，開關914具有控制電晶體101的源極和汲極中的一方及電容元件103中的另一方電極與發光元件104a的陽極之間的導通狀態的功能。
此時的驅動方法可以與圖5A至6C、圖17A至18B、圖20A及20B、圖35A至36相同。以下示出驅動方法的一個例子。
首先，說明在期間T11中進行的第一工作。在期間T11中，開關11及開關914處於非導通狀態，並且開關12、開關13及開關14處於導通狀態。由此，在期間T11中，將電壓Vi2-Vi1供應到電容元件102，發光元件104a的陽極的電位成為電位Vi1，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vi2-Vi1。就是說，使電晶體101及電容元件102初始化。
另外，在佈線21的電位不影響到對電晶體101及電容元件102的初始化時，開關11也可以處於導通狀態。在此情況下，開關14也可以處於非導通狀態。
另外，開關13也可以處於非導通狀態。
另外，開關914也可以處於導通狀態。
接著，說明在期間T12中進行的第二工作。在期間T12中，開關11、開關14以及開關914處於非導通狀態，並且開關12及開關13處於導通狀態。當開關11、開關14、開關914處於非導通狀態時，藉由電晶體101釋放儲存在電容元件102中的電荷，由此電晶體101的源極電位上升。然後，在電晶體101成為截止狀態時，來自 電容元件102的電荷的釋放停止。最終，電容元件102儲存電晶體101的臨界電壓Vth。由此，在期間T12中，電容元件102儲存臨界電壓Vth，發光元件104a的陽極的電位成為電位Vi2-Vth，並且電晶體101的閘極-源極間電壓(Vgs101)成為臨界電壓Vth(或其大小對應於Vth的電壓)。就是說，可以得到電晶體101的臨界電壓Vth(或其大小對應於Vth的電壓)。
另外，在第二工作中，不管電晶體101的臨界電壓Vth是正值還是負值，都能夠進行工作。這是因為直到電晶體101成為截止狀態為止電晶體101的源極電位能夠上升的緣故。就是說，這是因為如下緣故：只有在電晶體101的源極電位高於電晶體101的閘極電位的狀態下，電晶體101才成為截止，並且Vgs101成為Vth。因此，不管電晶體101是增強型(也稱為常關閉型)還是耗盡型(也稱為常開啟型)，都能夠正常地進行工作。
另外，較佳的是，在發光元件104a的陽極的電位變高時，電流不流過發光元件104a。較佳的是，將電位Vi2設定為低電位，以不使電流流過發光元件104a。但是，由於藉由使開關914處於非導通狀態能夠使電流不流過發光元件104a，所以電位Vi2也可以為高電位。
另外，開關914也可以處於導通狀態。
接著，說明在期間T13中進行的第三工作。在期間T13中，開關11及開關14處於導通狀態，而開關12、開關13及開關914處於非導通狀態。另外，將電位Vsig供 應到佈線21。因此，在期間T13中，電容元件102儲存臨界電壓Vth(或對應於Vth的程度的電壓)，電容元件103儲存電壓Vsig-Vi1，發光元件104a的陽極的電位成為電位Vi1，電晶體101的閘極電位成為電位Vsig+Vth，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi1。因此，可以將電位Vsig輸入到電容元件103。或者，可以使電容元件102的電壓與電容元件103的電壓的總和等於電晶體101的閘極-源極間電壓。
另外，此時也可以使開關14處於非導通狀態。
另外，開關914也可以處於導通狀態。
接著，說明在期間T14中進行的第四工作。在期間T14中，開關11、開關12、開關13以及開關14處於非導通狀態，而開關914處於導通狀態。因此，在期間T14中，電容元件102儲存臨界電壓Vth，電容元件103儲存電壓Vsig-Vi1，發光元件104a的陽極的電位成為電位Vel，電晶體101的閘極電位成為電位Vsig+Vth+Vel，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi1。因此，可以使其大小對應於電位Vsig的電流流過發光元件104a，而可以使發光元件104a以對應於電位Vsig的亮度發光。
另外，在第四工作的一部分的期間中，也可以強制性地使電晶體101成為截止狀態或者不使電流流過發光元件104a，以不使發光元件104a發光。就是說，也可以設有非發光期間。例如，藉由使開關12導通，可以使電晶體 101成為截止狀態。或者，藉由使開關14導通，可以不使電流流過發光元件104a。或者，藉由使開關914截止，可以不使電流流過發光元件104a。
另外，也可以在進行上述第三工作的期間T13之後且在進行上述第四工作的期間T14之前設有進行第六工作的期間T16。
說明在期間T16中進行的第六工作。在期間T16中，開關12處於導通狀態，而開關11、開關13、開關914以及開關14處於非導通狀態。因此，在期間T16中，電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi1-Vα。
另外，在第六工作中，電位Vα是隨發光元件104a的陽極成為電浮動狀態(floating state)而變動的電位。在電晶體101截止時，電位Vα的值由發光元件104a的電容值與電容元件102及電容元件103的電容值的比而決定。但是，在電位Vsig高到一定程度時，電晶體101導通，由此電荷藉由電晶體101流到發光元件104a的陽極。因此，電位Vα不是只由上述靜電容量的比而決定，而是由於流到發光元件104a的陽極的電荷而變化。
另外，可以以同一時序控制開關12和開關13的導通和截止。因此，當用相同極性的電晶體構成開關12及開關13時，與圖15A至15D同樣，可以使電晶體的閘極彼此連接。
另外，佈線22或佈線25可以與其他各種佈線連接。 例如，圖49B所示的電路100示出在圖49A所示的電路100中佈線25與佈線24連接的情況。
另外，與圖8A至9D、圖21A至22E等同樣地，也可以追加設置電容元件105，例如，圖49C所示的電路100相當於對圖49A所示的電路100追加電容元件105的結構。上述電容元件105中的一方電極與電容元件103中的另一方電極連接，並且上述電容元件105中的另一方電極與佈線26連接。
另外，作為以與圖49C不同的佈局設置電容元件105時的例子，圖49D所示的電路100相當於對圖49A所示的電路100追加電容元件105的結構。上述電容元件105中的一方電極與發光元件104a的陽極連接，並且上述電容元件105中的另一方電極與佈線26連接。
另外，除了圖49A至49D所示的電路100以外，圖50A至50D所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線22的功能的電路221；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；具有將固定電壓或信號供應到佈線25的功能的電路224；以及具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，雖然在圖49A至50D中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半 導體裝置也可以具有如下結構，即在圖49A至50D所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，與圖8A至8D、圖21A至21E、圖43A至43F、圖45A至45D、圖46A至46D等同樣地，在圖49A至49D中也可以使佈線22、佈線23、佈線24、佈線25、佈線26等彼此連接。
另外，雖然在圖49C及49D中示出追加一個電容元件105的情況，但是本發明的實施方式的一個方式不侷限於此。在追加有電容元件105的電路100中，還可以追加更多電容元件。例如，圖51A所示的電路100相當於對圖49A所示的電路100追加電容元件105a及電容元件105b的結構。上述電容元件105a中的一方電極與電容元件103中的另一方電極連接，並且上述電容元件105a中的另一方電極與佈線26連接。上述電容元件105b中的一方電極與發光元件104a的陽極連接，並且上述電容元件105b中的另一方電極與佈線27連接。
另外，可以將佈線25連接到其他佈線，例如，圖51B所示的電路100相當於在圖50C所示的電路100中將佈線25連接到佈線24的結構。
另外，圖51C所示的電路100相當於在圖50D所示的電路100中使佈線25與佈線24連接的結構。
另外，圖51D所示的電路100相當於在圖51A所示的電路100中使佈線25與佈線24連接的結構。
另外，除了圖51A至51D所示的電路100以外，圖52A至52D所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線22的功能的電路221；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；具有將固定電壓或信號供應到佈線25的功能的電路224；具有將固定電壓或信號供應到佈線26的功能的電路225；以及具有將固定電壓或信號供應到佈線27的功能的電路226。
作為電路226的例子，可以舉出電源電路等。因此，佈線27具有能夠傳送或供應預定的電位的功能。或者，佈線27具有電容用佈線的功能。另外，佈線27的電位為固定的電位較佳，但是本發明的實施方式之一不侷限於此，佈線27的電位也可以像脈衝信號那樣變動。另外，佈線27可以與其他佈線連接。例如，可以使佈線27與佈線25、佈線24、佈線22、佈線26、佈線23、閘極信號線、其他電路100的佈線等各種佈線連接。
另外，雖然在圖51A至52D中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半導體裝置也可以具有如下結構，即在圖51A至52D所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，在上述各種電路中，可以使佈線22與其他佈 線連接。其結果是，可以減少佈線數。例如，可以將佈線22連接到佈線21、佈線23、佈線23a、佈線23b、佈線24、佈線25、佈線26、佈線27等。或者，可以將佈線22連接到掃描線、閘極線、與電晶體的閘極連接的佈線等。作為一個例子，圖53A所示的電路100示出在圖11C所示的電路100中使佈線22與佈線21連接的結構。
同樣地，圖53B所示的電路100示出在圖1C所示的電路100中使佈線22與佈線21連接的結構。
另外，與圖8A至9D、圖21A至22E等同樣地，也可以追加電容元件105。例如，圖53C所示的電路100相當於對圖53A所示的電路100追加電容元件105的結構或在圖21A所示的電路100中使佈線22與佈線21連接的結構。
另外，同樣地，在圖43A至43F等中也可以使佈線22與佈線21連接。例如，圖53D所示的電路100相當於在圖43B所示的電路100中使佈線22與佈線21連接的結構。
另外，除了圖53A至53D所示的電路100以外，圖54A至54D所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；具有將固定電壓或信號供應到佈線25的功能的電路224；以及具有將固定電壓或信號供應到佈線 26的功能的電路225。
另外，雖然在圖53A至54D中示出使用發光元件104a時的電路100的結構，但是根據本發明的一個方式的半導體裝置也可以具有如下結構，即在圖53A至54D所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，當某個佈線與第一佈線連接時，第二佈線也可以與第一佈線、第三佈線連接。例如，當佈線22與某一個佈線連接時，佈線25也可以與另一個佈線連接。例如，圖55A所示的電路100示出：在圖11C所示的電路100中使佈線22與佈線21連接並使佈線25與佈線24連接的結構；在圖54A所示的電路100中使佈線25與佈線24連接的結構；或在圖45A所示的電路100中使佈線22與佈線21連接的結構。
另外，與圖8A至9D、圖21A至22E等同樣地，也可以追加電容元件105。例如，圖55B所示的電路100相當於對圖55A所示的電路100追加電容元件105的結構或在圖45B所示的電路100中使佈線22與佈線21連接的結構。
另外，也可以改變開關14的位置。圖55C所示的電路100示出在圖43E所示的電路100中使佈線22與佈線21連接的結構。
另外，除了圖55A至55C所示的電路100以外，圖56A至56C所示的半導體裝置還分別包括如下電路中的多 個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；以及具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，雖然在圖55A至56C中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半導體裝置也可以具有如下結構，即在圖55A至56C所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，圖57A所示的電路100相當於在圖46A所示的電路100中使佈線22與佈線21連接的結構。
另外，圖57B所示的電路100相當於在圖28C所示的電路100中使佈線22與佈線21連接的結構。
另外，與圖8A至9D、圖21A至22E等同樣地，也可以追加開關914。例如，圖57C所示的電路100相當於對圖53C所示的電路100追加開關914的結構。
另外，圖57D所示的電路100相當於對圖53D所示的電路100追加開關914的結構或在圖57C中改變開關14的配置的結構。
另外，除了圖57A至57D所示的電路100以外，圖58A至58D所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線23的功能 的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；具有將固定電壓或信號供應到佈線25的功能的電路224；以及具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，雖然在圖57A至58D中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半導體裝置也可以具有如下結構，即在圖57A至58D所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，圖59A所示的電路100相當於在圖57A所示的電路100中使佈線25與佈線24連接的結構。
另外，圖59B所示的電路100相當於在圖57C所示的電路100中使佈線25與佈線24連接的結構。
另外，圖59C所示的電路100相當於在圖57D所示的電路100中使佈線25與佈線24連接的結構。
另外，除了圖59A至59C所示的電路100以外，圖60A至60C所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；以及具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，雖然在圖59A至60C中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半 導體裝置也可以具有如下結構，即在圖59A至60C所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，佈線22也可以與佈線21以外的佈線連接。例如，佈線22也可以與佈線24連接。例如，圖61A所示的電路100相當於在圖11C所示的電路100中使佈線22與佈線24連接的結構。
另外，圖61B所示的電路100相當於在圖1C所示的電路100中使佈線22與佈線24連接的結構。
另外，圖61C所示的電路100相當於在圖21A所示的電路100中使佈線22與佈線24連接的結構。
另外，圖61D所示的電路100相當於在圖43A所示的電路100中使佈線22與佈線24連接的結構。
另外，除了圖61A至61D所示的電路100以外，圖62A至62D所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；具有將固定電壓或信號供應到佈線25的功能的電路224；以及具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，雖然在圖61A至62D中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半導體裝置也可以具有如下結構，即在圖61A至62D所示 的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，與圖8A至9D、圖21A至22E等同樣地，也可以追加電容元件105。例如，圖63A所示的電路100相當於對圖61B所示的電路100追加電容元件105的結構或在圖8A所示的電路100中使佈線22與佈線24連接的結構。
另外，圖63B所示的電路100相當於在圖46A所示的電路100中使佈線22與佈線24連接的結構。
另外，圖63C所示的電路100相當於在圖28C所示的電路100中使佈線22與佈線24連接的結構。
另外，圖63D所示的電路100相當於在圖63C所示的電路100中與圖8A至9D、圖21A至22E等同樣地追加電容元件105的結構。
另外，除了圖63A至63D所示的電路100以外，圖64A至64D所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；具有將固定電壓或信號供應到佈線25的功能的電路224；以及具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，雖然在圖63A至64D中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半 導體裝置也可以具有如下結構，即在圖63A至64D所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，圖65A所示的電路100相當於對圖61D所示的電路100追加開關914的結構。在圖65A所示的電路100中，開關914具有控制電晶體101的源極和汲極中的一方與電容元件103中的另一方電極或發光元件104a的陽極之間的導通狀態的功能。
另外，圖65B所示的電路100相當於在圖61A所示的電路100中使佈線25與佈線24連接的結構。
另外，圖65C所示的電路100相當於在圖61C所示的電路100中使佈線25與佈線24連接的結構。
另外，圖65D所示的電路100相當於在圖61D所示的電路100中使佈線25與佈線24連接的結構。
另外，除了圖65A至65D所示的電路100以外，圖66A至66D所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；具有將固定電壓或信號供應到佈線25的功能的電路224；以及具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，雖然在圖65A至66D中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半 導體裝置也可以具有如下結構，即在圖65A至66D所示的電路100中沒有發光元件104a的結構或者具有負載104或發光元件104b代替發光元件104a的結構。
另外，圖67A所示的電路100相當於在圖65A所示的電路100中與圖8A至9D、圖21A至22E等同樣地追加電容元件105的結構。
另外，圖67B所示的電路100相當於在圖65D所示的電路100中與圖8A至9D、圖21A至22E等同樣地追加電容元件105的結構。
另外，圖67C所示的電路100相當於在圖63C所示的電路100中與圖8A至9D、圖21A至22E等同樣地追加電容元件105的結構。
另外，除了圖67A至67C所示的電路100以外，圖68A至68C所示的半導體裝置還分別包括如下電路中的多個電路：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線23的功能的電路222；具有將固定電壓或信號供應到佈線24的功能的電路223；具有將固定電壓或信號供應到佈線25的功能的電路224；以及具有將固定電壓或信號供應到佈線26的功能的電路225。
另外，雖然在圖67A至68C中示出使用發光元件104a時的電路100的結構，但是本發明的一個方式的半導體裝置也可以具有如下結構，即在圖67A至68C所示的電路100中沒有發光元件104a的結構或者具有負載 104或發光元件104b代替發光元件104a的結構。
另外，在圖32A至32D所示的電路100中，也可以與上述圖式同樣地追加開關14、開關914、電容元件105等。或者，在圖32A至32D所示的電路100中，也可以使各種佈線與其他各種佈線連接來減少佈線數。例如，圖69A至69D所示的電路100分別相當於對圖32A至32D所示的電路100與圖11A至圖11D同樣地追加開關14的結構。
另外，除了圖69A至69D所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
另外，除了圖69A至69D所示的電路100以外，圖70A至70D所示的半導體裝置還分別包括如下電路中的任一個或多個：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線22的功能的電路221；具有將固定電壓或信號供應到佈線23a的功能的電路222a；具有將固定電壓或信號供應到佈線23b的功能的電路222b；具有將固定電壓或信號供應到佈線24的功能的電路223；以及具有將固定電壓或信號供應到佈線25的功能的電路224。
另外，作為一個例子，在圖70A至70D中示出半導體裝置除了電路100以外還具有電路220、電路221、電路222a、電路222b、電路223及電路224的情況，但是本發明的一個方式的半導體裝置除了電路100以外不必須 要具有電路220、電路221、電路222a、電路222b、電路223及電路224的所有電路，也可以只具有它們中的任何一個或多個。
另外，圖73A所示的電路100相當於對圖32C所示的電路100追加開關914的結構。開關914具有控制電晶體101的源極和汲極中的一方與電容元件103中的另一方電極或發光元件104a的陽極之間的導通狀態的功能。
另外，圖73B所示的電路100相當於對圖69C所示的電路100追加開關914的結構。開關914具有控制電晶體101的源極和汲極中的一方與電容元件103中的另一方電極或發光元件104a的陽極之間的導通狀態的功能。
另外，除了圖73A及73B所示的電路100以外，本發明的一個方式的半導體裝置還可以包括具有將各種固定電壓或信號供應到電路100的功能的電路。
除了圖73A及73B所示的電路100以外，圖73C及73D所示的半導體裝置還分別包括如下電路中的任一個或多個：具有將固定電壓或信號供應到佈線21的功能的電路220；具有將固定電壓或信號供應到佈線22的功能的電路221；具有將固定電壓或信號供應到佈線23a的功能的電路222a；具有將固定電壓或信號供應到佈線23b的功能的電路222b；具有將固定電壓或信號供應到佈線24的功能的電路223；以及具有將固定電壓或信號供應到佈線25的功能的電路224。
另外，作為一個例子，在圖73C及73D中示出半導 體裝置除了電路100以外還具有電路220、電路221、電路222a、電路222b、電路223及電路224的情況，但是本發明的一個方式的半導體裝置除了電路100以外不必須要具有電路220、電路221、電路222a、電路222b、電路223及電路224的所有電路，也可以只具有它們中的任何一個或多個。
另外，在圖34A至34D所示的電路100中，也可以與上述圖式同樣地追加開關14、開關914、電容元件105等。或者，在圖34A至34D所示的電路100中，也可以使各種佈線與其他各種佈線連接來減少佈線數。例如，圖71A至71D分別示出圖34A至34D所示的電路100的配置例子。
以圖71C所示的電路100為例來說明本發明的一個方式的半導體裝置的工作的一個例子。
圖71C所示的電路100的工作主要可以分為第一工作、第二工作、第三工作以及第四工作。但是，本發明不侷限於此，也可以重新追加工作或者去除工作的一部分。
首先，說明在期間T11中進行的第一工作。在期間T11中，如圖72A所示，開關11、開關13及開關14處於非導通狀態，並且開關12處於導通狀態。另外，將電位Vi1供應到佈線23。由此，在期間T11中，發光元件104a的陽極的電位成為電位Vi1，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vi2-Vi1。
注意，雖然圖72A作為一個例子示出開關11處於非 導通狀態的情況，但是開關11也可以處於導通狀態。另外，雖然圖72A作為一個例子示出開關14處於非導通狀態的情況，但是開關14也可以處於導通狀態。此時，將電位Vi3供應到佈線25。發光元件104a的陽極的電位成為電位Vi3，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vi2-Vi3。另外，開關13也可以處於導通狀態。
接著，說明在期間T12中進行的第二工作。在期間T12中，如圖72B所示，開關11及開關14處於非導通狀態，並且開關12及開關13處於導通狀態。另外，將電位VDD或高於電位Vi1的電位供應到佈線23。藉由將電位VDD供應到佈線23，釋放儲存在電容元件102中的電荷，最終，在電容元件102中儲存電晶體101的臨界電壓Vth。由此，在期間T12中，電容元件102儲存臨界電壓Vth，發光元件104a的陽極的電位成為電位Vi2-Vth，並且電晶體101的閘極-源極間電壓(Vgs101)成為臨界電壓Vth。
接著，說明在期間T13中進行的第三工作。在期間T13中，如圖72C所示，開關11及開關14處於導通狀態，並且開關12及開關13處於非導通狀態。另外，將電位Vsig供應到佈線21，將電位VDD供應到佈線23，並且將電位Vi3供應到佈線25。由此，在期間T13中，電容元件102儲存臨界電壓Vth，電容元件103儲存電壓Vsig-Vi3，發光元件104a的陽極的電位成為電位Vi3，電晶體101的閘極電位成為電位Vsig+Vth，並且電晶體101 的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi3。另外，開關14也可以處於非導通狀態。
接著，說明在期間T14中進行的第四工作。在期間T14中，如圖72D所示，開關11、開關12、開關13及開關14處於非導通狀態。另外，將電位VDD供應到佈線23。因此，在期間T14中，電容元件102儲存臨界電壓Vth，電容元件103儲存電壓Vsig-Vi3，發光元件104a的陽極的電位成為電位Vel，電晶體101的閘極電位成為電位Vsig+Vth-Vi3+Vel，並且電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi3。
電位Vel是在使電流藉由電晶體101流過發光元件104a時設定的電位。明確地說，將電位Vel設定為電位VDD與電位Vcat之間的電位。
在上述第四工作中，可以將電晶體101的閘極-源極間電壓(Vgs101)設定為電壓Vsig+Vth-Vi3，即加上電晶體101的臨界電壓Vth的值。因此，藉由採用上述結構，可以防止電晶體101的臨界電壓Vth的不均勻影響到供應到發光元件104a的電流值。或者，即使電晶體101退化而使臨界電壓Vth發生變化，也可以防止上述變化影響到供應到發光元件104a的電流值。因此，可以減少顯示不均勻，而進行高品質顯示。
另外，在本發明的一個方式的半導體裝置中，在第二工作中，將電晶體101的閘極電位保持為電位Vi2。藉由進行上述工作，即使電晶體101為常開啟型電晶體，即臨 界電壓Vth具有負值，也可以直到電晶體101的源極電位超過閘極電位Vi2為止釋放儲存在電容元件102中的電荷。因此，在本發明的一個方式的半導體裝置中，即使電晶體101為常開啟型電晶體，也可以在上述第四工作中將電晶體101的閘極-源極間電壓(Vgs101)設定為加上電晶體101的臨界電壓Vth的值。
在本實施方式中示出如下情況：使某個佈線連接到其他各種佈線，例如佈線21、佈線22、佈線23、佈線24、佈線25、佈線26、佈線27或其他電路100的佈線、掃描線、閘極線、與電晶體的閘極連接的佈線等。由此，可以減少佈線數。或者，在本實施方式中，示出如下情況：對某個電路100追加其他開關或其他元件，例如開關914、開關814、開關14、電容元件105等。換言之，本實施方式相當於對其他實施方式的一部或全部進行了改變、追加、修正、去除、應用、屬概念化或種概念化的方式。因此，可以以本實施方式的一部或全部對其他實施方式的一部或全部自由地進行組合、應用以及置換。
實施方式4
圖74A至76G示出本發明的一個方式的半導體裝置中的各種佈線的配置例子。
在圖74A中，第i列第j行的電路100(i，j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21及一個佈線23。另外，第i+1列第j行的電路100(i+1,j)和第i+1 列第j+1行的電路100(i+1,j+1)共同具有一個佈線21及一個佈線23。
在圖74B中，第i列第j行的電路100(i，j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21。另外，第i列第j行的電路100(i，j)和第i+1列第j行的電路100(i+1,j)共同具有一個佈線23。另外，第i列第j+1行的電路100(i,j+1)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線23。
在圖74C中，第i列第j行的電路100(i，j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21。另外，第i列第j行的電路100(i，j)和第i+1列第j行的電路100(i+1,j)共同具有一個佈線23。另外，第i列第j+1行的電路100(i,j+1)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線23。另外，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線23。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線23。這些佈線23彼此連接。
在圖74D中，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21。另外， 第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21。另外，第i列第j行的電路100(i,j)、第i列第j+1行的電路100(i,j+1)、第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線23。佈線23與佈線21並列地配置。
在圖74E中，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21。另外，第i列第j行的電路100(i,j)、第i列第j+1行的電路100(i,j+1)、第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線23。佈線23與佈線21交叉地配置。
在圖74F中，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21。另外，第i列第j行的電路100(i,j)、第i列第j+1行的電路100(i,j+1)、第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有兩個佈線23。上述兩個佈線23彼此交叉地配置並彼此連接。
在圖75A中，第i列第j行的電路100(i，j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21、一個佈 線22及一個佈線23。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21、一個佈線22及一個佈線23。
在圖75B中，第i列第j行的電路100(i，j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21及一個佈線22。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21及一個佈線22。另外，第i列第j行的電路100(i，j)和第i+1列第j行的電路100(i+1,j)共同具有一個佈線23。另外，第i列第j+1行的電路100(i,j+1)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線23。
在圖75C中，第i列第j行的電路100(i，j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21及一個佈線23。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21及一個佈線23。另外，第i列第j行的電路100(i，j)和第i+1列第j行的電路100(i+1,j)共同具有一個佈線22。另外，第i列第j+1行的電路100(i,j+1)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線22。
在圖75D中，第i列第j行的電路100(i，j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21。另外，第i列第j行的電路100(i，j)和第i+1列第j行的電路100(i+1,j)共 同具有一個佈線22及一個佈線23。另外，第i列第j+1行的電路100(i,j+1)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線22及一個佈線23。
在圖75E中，第i列第j行的電路100(i，j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21及一個佈線23。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21及一個佈線23。另外，第i列第j行的電路100(i，j)和第i+1列第j行的電路100(i+1,j)共同具有一個佈線22及一個佈線23。另外，第i列第j+1行的電路100(i,j+1)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線22及一個佈線23。這些佈線23彼此連接。
在圖76A中，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21及一個佈線22。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21及一個佈線22。另外，第i列第j行的電路100(i,j)、第i列第j+1行的電路100(i,j+1)、第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線23。佈線23與佈線21及佈線22並列地配置。
在圖76B中，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21及一個佈線23。另外，第i+1列第j行的電路100(i+1,j)和第i+1 列第j+1行的電路100(i+1,j+1)共同具有一個佈線21及一個佈線23。另外，第i列第j行的電路100(i,j)、第i列第j+1行的電路100(i,j+1)、第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線22。佈線22與佈線21及佈線23並列地配置。
在圖76C中，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21。另外，第i列第j行的電路100(i,j)、第i列第j+1行的電路100(i,j+1)、第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線22及一個佈線23。佈線22及佈線23與佈線21並列地配置。
在圖76D中，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21。另外，第i列第j行的電路100(i,j)、第i列第j+1行的電路100(i,j+1)、第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線22及一個佈線23。佈線22及佈線23與佈線21交叉地配置。
在圖76E中，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21。另外，第 i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21。另外，第i列第j行的電路100(i,j)、第i列第j+1行的電路100(i,j+1)、第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線22及一個佈線23。佈線22與佈線21交叉地配置。佈線23與佈線21並列地配置。
在圖76F中，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21。另外，第i列第j行的電路100(i,j)、第i列第j+1行的電路100(i,j+1)、第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線22及一個佈線23。佈線23與佈線21交叉地配置。佈線22與佈線21並列地配置。
在圖76G中，第i列第j行的電路100(i,j)和第i列第j+1行的電路100(i,j+1)共同具有一個佈線21及一個佈線22。另外，第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有一個佈線21及一個佈線22。另外，第i列第j行的電路100(i,j)、第i列第j+1行的電路100(i,j+1)、第i+1列第j行的電路100(i+1,j)和第i+1列第j+1行的電路100(i+1,j+1)共同具有兩個佈線23。上述兩個佈線23彼此交叉地配置並彼此 連接。
本實施方式相當於對其他實施方式的一部或全部進行了改變、追加、修正、去除、應用、屬概念化或種概念化的方式。因此，可以以本實施方式的一部或全部對其他實施方式的一部或全部自由地進行組合、應用以及置換。
實施方式5
作為一個例子，圖77示出圖13A所示的電路100的俯視圖。
在圖77中，半導體膜300用作電晶體11t的活性層、電容元件102中的一方電極、電容元件103中的一方電極、電晶體13t的活性層、電晶體14t的活性層、電晶體101的活性層。半導體膜301用作電晶體12t的活性層。導電膜302用作電容元件102中的另一方電極。導電膜303用作電容元件103中的另一方電極。導電膜304用作電晶體13t的閘極。
導電膜305連接到佈線22及電晶體12t的源極和汲極中的一方。導電膜306連接到電晶體12t的源極和汲極中的另一方及導電膜302。導電膜307連接到導電膜304及佈線33。導電膜308連接到導電膜303、電晶體101的源極和汲極中的一方、電晶體13t的源極和汲極中的一方及電晶體14t的源極和汲極中的一方。導電膜309連接到電晶體14t的源極和汲極中的另一方及佈線25。
另外，在圖13B的情況下，以連接到導電膜308的方 式設置負載104即可。另外，在圖13C的情況下，以連接到導電膜308的方式設置發光元件104a的陽極即可。另外，在圖13D的情況下，以連接到導電膜308的方式設置發光元件104b的陰極即可。
接著，作為一個例子，圖78示出圖13A所示的電路100的俯視圖。
在圖78中，半導體膜320用作電晶體11t的活性層。半導體膜321用作電晶體12t的活性層。半導體膜322用作電晶體13t的活性層。半導體膜323用作電晶體14t的活性層。半導體膜333用作電晶體101的活性層。
導電膜324用作電容元件102中的另一方電極及電晶體101的閘極。導電膜325用作電容元件103中的另一方電極。導電膜326用作電晶體13t的閘極。
導電膜327用作電容元件102中的一方電極及電容元件103中的一方電極並連接到電晶體11t的源極和汲極中的一方。導電膜328連接到佈線22及電晶體12t的源極和汲極中的一方。導電膜329連接到電晶體12t的源極和汲極中的另一方及導電膜324。導電膜330連接到導電膜326及佈線33。導電膜331連接到導電膜325及電晶體101的源極和汲極中的一方、電晶體13t的源極和汲極中的一方及電晶體14t的源極和汲極中的一方。導電膜332連接到電晶體14t的源極和汲極中的另一方及佈線25。
另外，在圖13B的情況下，以連接到導電膜331的方式設置負載104即可。另外，在圖13C的情況下，以連接 到導電膜331的方式設置發光元件104a的陽極即可。另外，在圖13D的情況下，以連接到導電膜331的方式設置發光元件104b的陰極即可。
另外，圖80A示出沿圖78的虛線A1-A2的剖面圖的一個例子。圖80B示出沿圖78的虛線B1-B2的剖面圖的一個例子。在圖80A和80B中，在基板800上形成有絕緣膜801，並且在絕緣膜801上形成有佈線31、導電膜324及導電膜325。另外，在佈線31、導電膜324及導電膜325上形成有絕緣膜802。
在絕緣膜802上的與導電膜325重疊的位置形成有導電膜327。導電膜325、絕緣膜802及導電膜327彼此重疊的部分用作電容元件103。在絕緣膜802上的與導電膜324重疊的位置形成有導電膜327。導電膜324、絕緣膜802及導電膜327彼此重疊的部分用作電容元件102。在絕緣膜802上的與導電膜324重疊的位置形成有半導體膜333。在半導體膜333上形成有佈線23及導電膜331。
並且，以覆蓋絕緣膜802、位於其上的導電膜327、半導體膜333、佈線23及導電膜331的方式形成有絕緣膜803。
接著，作為一個例子，圖79示出圖13A所示的電路100的俯視圖。圖79與圖78所示的俯視圖的不同之處在於：佈線23的與半導體膜333重疊的部分的形狀；以及導電膜331的與半導體膜333重疊的部分的形狀。明確而言，在圖78中，佈線23的與半導體膜333重疊的部分具 有U字形狀。並且，導電膜331的與半導體膜333重疊的部分以其一部分被佈線23圍繞的方式位於佈線23的U字形狀的曲部內測。在圖79中，導電膜331的與半導體膜333重疊的部分具有U字形狀。並且，佈線23的與半導體膜333重疊的部分以其一部分被導電膜331圍繞的方式位於導電膜331的U字形狀的曲部內測。
當與電晶體101的源極或汲極接觸的導電膜或佈線具有U字形狀時，即使半導體膜333的面積小也可以確保大通道寬度。因此，可以在將半導體膜333的面積抑制為小的同時提高導通電流。
另外，可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的一例，可以舉出半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或者基材薄膜等。作為玻璃基板的一例，可以舉出鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板的一例，可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等的具有撓性的合成樹脂等。作為貼合薄膜的一例，可以舉出聚丙烯、聚酯、乙烯、聚氟化乙烯、氯乙烯等。作為基材薄膜的一例，有聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜、紙類等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電 晶體，可以製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高集體化。
另外，也可以使用某個基板形成電晶體，然後將該電晶體轉置到其他基板上而在其他基板上配置電晶體。作為轉置電晶體的基板，不僅可以使用上述可以形成電晶體的基板，還可以使用紙基板、玻璃紙基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡皮基板等。藉由使用上述基板，可以形成特性良好的電晶體，形成功耗低的電晶體，製造不容易出毛病的裝置，賦予耐熱性，或者實現輕量化或薄型化。
本實施方式相當於對其他實施方式的一部分或整體進行改變、追加、修正、去除、應用、屬概念化或種概念化的方式。因此，可以將本實施方式的一部分或全部自由地組合到、應用到或替換為其他實施方式的一部分或整體。
實施方式6
在本實施方式中，對在本發明的一個方式的半導體裝置中使用的電晶體的具體結構的一個例子進行說明。
圖81A所示的電晶體具有：半導體膜501；半導體膜501上的絕緣膜502；隔著絕緣膜502設置在與半導體膜501重疊的位置並用作閘極的電極503；以及與半導體膜 501接觸的導電膜504及導電膜505。半導體膜501具有用作通道形成區的第一區域506以及用作源極或汲極的第二區域507及第二區域508。第一區域506夾在第二區域507和第二區域508之間。圖81A示出如下情況的例子，即半導體膜501在第一區域506與第二區域507及第二區域508之間具有用作LDD區域的第三區域509及第三區域510。
另外，雖然在圖81A中作為一個例子示出具有薄膜的半導體膜501的電晶體，但是在本發明的一個方式中也可以使用在塊體(bulk)的半導體基板中形成通道形成區的電晶體。作為薄膜的半導體膜，例如可以使用非晶半導體、多晶半導體、單晶半導體等。另外，半導體膜501可以使用矽、鍺、矽鍺、氧化物半導體等各種半導體。
圖81B所示的電晶體設置在具有第一氧化絕緣膜520a、第二氧化絕緣膜520b及第三氧化絕緣膜520c的絕緣膜520上。
第一氧化絕緣膜520a及第三氧化絕緣膜520c使用藉由加熱使一部分氧脫離的氧化絕緣膜形成。較佳的是，作為藉由加熱使一部分氧脫離的氧化絕緣膜，使用含有比滿足化學計量組成的氧多的氧的絕緣膜。作為第一氧化絕緣膜520a及第三氧化絕緣膜520c，可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔等。
利用防止氧擴散的氧化絕緣膜形成第二氧化絕緣膜520b。作為第二氧化絕緣膜520b的一個例子，可以舉出 氧化鋁、氧氮化鋁等。對於氧化鋁來說，較佳的是，使用含有滿足化學計量組成的氧的氧化鋁或含有比滿足化學計量組成的氧多的氧的氧化鋁(AlOx，x是3/2以上)。此外，在氧氮化鋁中，用氮取代含有滿足化學計量組成的氧的氧化鋁的一部分氧。
電晶體具有：半導體膜521；半導體膜521上的絕緣膜522；隔著絕緣膜522設置在與半導體膜521重疊的位置並用作閘極的電極523；以及與半導體膜521接觸的導電膜524及導電膜525。半導體膜521具有：與電極523重疊且至少一部分用作通道形成區的的第一區域526；以及用作源極或汲極並夾持第一區域526的第二區域550及第二區域551。
作為半導體膜521，例如可以使用非晶半導體、多晶半導體、單晶半導體等。另外，半導體膜521可以使用矽、鍺、矽鍺、氧化物半導體等各種半導體。
在電晶體中，具有絕緣膜的側壁527設置在電極523的側部，並且絕緣膜528設置在電極523的上部。此外，導電膜524的一部分及導電膜525的一部分與側壁527接觸。導電膜524及導電膜525不需要必須與側壁527接觸。然而，藉由以與側壁527接觸的方式形成導電膜524及導電膜525，即使在導電膜524及導電膜525偏離準確位置地形成的情況下，也能防止導電膜524及導電膜525與半導體膜521接觸的面積發生變化。因此，可以防止由於導電膜524及導電膜525的位置偏離而引起的電晶體的 導通電流的變動。
另外，不需要必須設置位於電極523的上部的絕緣膜528，然而，藉由設置絕緣膜528，即使在導電膜524及導電膜525因偏離準確位置地形成而延伸到電極523上部的情況下，也可以防止導電膜524及導電膜525與電極523之間導電。
在絕緣膜520中，在位於下層的第三氧化絕緣膜520c上依次層疊有第一氧化絕緣膜520a和第二氧化物絕緣膜520b。在第一氧化絕緣膜520a及第二氧化絕緣膜520b中設置有開口部529，並且在上述開口部529中設置有電晶體所具有的半導體膜521。以與半導體膜521的端部接觸的方式在半導體膜521的周圍設置有第一氧化絕緣膜520a。另外，第二氧化絕緣膜520b設置在半導體膜521的周圍，它們之間夾有第一氧化絕緣膜520a。第三氧化絕緣膜520c設置在半導體膜521的下部。
另外，在半導體膜521是氧化物半導體的情況下，藉由使用上述結構的絕緣膜520，可以抑制因加熱而從第一氧化絕緣膜520a中釋放的氧穿過第二氧化絕緣膜520b，從而，上述氧被高效地供應到第一區域526中的半導體膜521的端部。另外，從第三氧化絕緣膜520c釋放的氧被供應到半導體膜521的下部。在作為通道形成區具有氧化物半導體的電晶體中，由於用於將半導體膜521蝕刻成所希望的形狀的蝕刻處理、使半導體膜521的端部暴露到減壓氛圍等，在半導體膜521的端部容易形成由於氧脫離而 產生的氧缺陷。由於氧缺陷成為載流子的移動路徑，所以當在半導體膜521的端部形成氧缺陷時形成寄生通道，由此電晶體的截止電流增加。然而，藉由採用上述結構，可以防止在第一區域526中的半導體膜521的端部形成氧缺陷，從而可以降低截止電流。
注意，“藉由加熱使一部分氧脫離”意味著：在TDS(Thermal Desorption Spectrometry：熱脫附譜法)分析中，換算為氧原子的氧釋放量為1.0×1018atoms/cm3以上，較佳地為3.0×1020atoms/cm3以上。
以下說明利用TDS分析測量換算為氧原子時的氧的脫離量的方法。
進行TDS分析時的氣體的脫離量與質譜的積分值成比例。因此，根據絕緣膜的質譜的積分值及相對於標準樣本的基準值的比例可以計算出氣體的釋放量。“標準樣本的基準值”是指包含預定的原子的樣本的相對於質譜的積分值的原子密度的比例。
例如，根據對標準樣本的包含所定的密度的氫的矽晶片進行TDS分析的結果及對絕緣膜進行TDS分析的結果，可以用下述算式1算出絕緣膜的氧分子的脫離量(NO2)。作為質量數為32的物質可以舉出CH3OH，但是CH3OH在絕緣膜中存在的可能性低。因此假設藉由TDS分析得到的質量數為32的質譜都是來自氧分子的。另外，因為包含氧原子同位素的質量數為17的氧原子及質量數為18的氧原子的氧分子在自然界中的存在的比例也 極微量，所以假設它們不存在。
NO2=NH2/SH2×SO2×α (算式1)
NH2是以密度換算從標準樣本脫離的氫分子的值。SH2是對標準樣本進行TDS分析時的質譜的積分值。將標準樣本的基準值設定為NH2/SH2。SO2是對絕緣膜進行TDS分析時的質譜的積分值。α是影響到TDS分析中的質譜強度的係數。關於算式1的詳細描述，參照日本專利申請公開平6-275697號公報。另外，使用電子科學株式會社製造的熱脫附裝置EMD-WA1000S/W並作為標準樣本使用包含1×1016atoms/cm3的氫原子的矽晶片測量上述絕緣膜的氧脫離量。
此外，在TDS分析中，一部分氧作為氧原子被檢測出。氧分子和氧原子的比率可以從氧分子的離子化比率算出。另外，因為上述α包括氧分子的離子化比率，所以藉由評估氧分子的釋放量，可以估算出氧原子的脫離量。
注意，NO2是氧分子的脫離量。在絕緣膜中，換算為氧原子時的氧釋放量為氧分子的脫離量的2倍。
在上述結構中，藉由加熱使氧釋放的絕緣膜也可以是氧過剩的氧化矽(SiOx(X>2))。氧過剩的氧化矽(SiOx(X>2))是指單位體積中的氧原子含量多於矽原子數的兩倍的氧化矽。單位體積中的矽原子數及氧原子數為藉由盧瑟福背散射法測定的值。
圖81C所示的電晶體設置在具有第一氧化絕緣膜530a及第二氧化絕緣膜530b的絕緣膜530上。
第一氧化絕緣膜530a使用藉由加熱使一部分氧脫離的氧化絕緣膜形成。較佳的是，作為藉由加熱使一部分氧脫離的氧化絕緣膜，使用含有比滿足化學計量組成的氧多的氧的絕緣膜。作為第一氧化絕緣膜530a，可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔等。
第二氧化絕緣膜530b使用防止氧擴散的氧化絕緣膜形成。作為第二氧化絕緣膜530b的一個例子，可以舉出氧化鋁、氧氮化鋁等。另外，較佳的是，作為氧化鋁，使用包含滿足化學計量組成的氧的氧化鋁或其含氧量多於滿足化學計量組成的氧量的氧化鋁(AlOx，x為3/2以上)。此外，在氧氮化鋁中，用氮置換包含滿足化學計量組成的氧的氧化鋁的一部分氧。
電晶體具有：位於絕緣膜530上的半導體膜531；半導體膜531上的絕緣膜532；隔著絕緣膜532設置在與半導體膜531重疊的位置並用作閘極的電極533；以及與半導體膜531連接的導電膜534及導電膜535。半導體膜531具有：與電極533重疊並至少部分地用作通道形成區的第一區域536；以及用作源極或汲極並夾持第一區域536的第二區域537及第二區域538。
作為半導體膜531，例如可以使用非晶半導體、多晶半導體、單晶半導體等。另外，半導體膜531可以使用 矽、鍺、矽鍺、氧化物半導體等各種半導體。
在電晶體中，具有絕緣膜的側壁539設置在電極533的側部，並且絕緣膜540設置在電極533的上部。此外，導電膜534的一部分及導電膜535的一部分與側壁539接觸。導電膜534及導電膜535不需要必須與側壁539接觸。然而，藉由以與側壁539接觸的方式形成導電膜534及導電膜535，即使在導電膜534及導電膜535偏離準確位置地形成的情況下，也能防止導電膜534及導電膜535與半導體膜531接觸的面積發生變化。因此，可以防止由於導電膜534及導電膜535的位置偏離而引起的電晶體的導通電流的變動。
另外，不需要必須設置位於電極533的上部的絕緣膜540，然而，藉由設置絕緣膜540，即使在導電膜534及導電膜535偏離準確位置地形成而形成在電極533的上部的情況下，也可以防止導電膜534及導電膜535與電極533之間導電。
在絕緣膜530中，第二氧化絕緣膜530b設置在第一氧化絕緣膜530a的周圍。並且，半導體膜531在第一區域536中接觸於上述第一氧化絕緣膜530a，並在第二區域537及第二區域538中接觸於第一氧化絕緣膜530a及第二氧化絕緣膜530b。
另外，在半導體膜531是氧化物半導體的情況下，藉由使用上述結構，可以抑制因加熱而從第一氧化絕緣膜530a中釋放的氧穿過第二氧化絕緣膜530b，從而，上述 氧被高效地供應到第一區域536中的半導體膜531的端部。在作為通道形成區具有氧化物半導體的電晶體中，由於用於將半導體膜531蝕刻成所希望形狀的蝕刻處理、使半導體膜531的端部暴露到減壓氛圍等，在半導體膜531的端部容易形成由於氧脫離而產生的氧缺陷。由於氧缺陷成為載流子的移動路徑，所以當在半導體膜531的端部形成氧缺陷時形成寄生通道，由此電晶體的截止電流增加。然而，在本發明的一個方式中，藉由採用上述結構，可以防止在第一區域536中的半導體膜531的端部形成氧缺陷，從而可以降低截止電流。
另外，藉由減少成為電子給體(施體)的水分或氫等雜質且減少氧缺陷來實現高度純化的氧化物半導體(purified Oxide Semiconductor)是i型(本質半導體)或無限趨近於i型。因此，使用上述氧化物半導體的電晶體具有截止電流顯著低的特性。另外，氧化物半導體的能隙是2eV以上，較佳的是2.5eV以上，更佳的是3eV以上。藉由使用充分減少水分或氫等的雜質濃度且減少氧缺陷而實現高度純化的氧化物半導體膜，可以降低電晶體的截止電流。
明確而言，根據各種實驗可以證明將被高度純化了的氧化物半導體膜用於通道形成區的電晶體的截止電流低。例如，通道寬度為1×106μm，且通道長度為10μm的元件也可以在源極電極和汲極電極之間的電壓(汲極電壓)為1V至10V的範圍內獲得截止電流為半導體參數分析儀的測量極限以下，即1×10-13A以下的特性。在此情況下，可 知：以電晶體的通道寬度規格化了的截止電流為100zA/μm以下。此外，藉由使用如下電路來測量截止電流，在該電路中連接電容元件與電晶體且由該電晶體控制流入到電容元件或從電容元件流出的電荷。在該測量時，將被高度純化了的氧化物半導體膜用於上述電晶體的通道形成區，且根據電容元件的每單位時間的電荷量推移測量該電晶體的截止電流。其結果是，可知：當電晶體的源極電極和汲極電極之間的電壓為3V時，可以獲得更低的截止電流，即幾十yA/μm。由此，將被高度純化了的氧化物半導體膜用於通道形成區的電晶體的截止電流比使用具有結晶性的矽的電晶體的截止電流低得多。
另外，較佳的是，作為氧化物半導體，使用含有In或Zn的氧化物，更佳地使用含有In及Ga的氧化物或含有In及Zn的氧化物。為了得到i型(本質)氧化物半導體膜，在後面進行說明的脫水化或脫氫化是有效的。另外，較佳的是，除了上述元素以外，還含有鎵(Ga)作為穩定劑(stabilizer)，該穩定劑用來減小使用氧化物半導體的電晶體的電特性偏差。另外，較佳的是，作為穩定劑含有錫(Sn)。另外，較佳的是，作為穩定劑含有鉿(Hf)。另外，較佳的是，作為穩定劑含有鋁(Al)。另外，較佳的是，作為穩定劑含有鋯(Zr)。
另外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿 (Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體可以使用氧化銦；氧化錫；氧化鋅；二元金屬氧化物如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。另外，上述氧化物半導體也可以包含矽。
在此，例如，In-Ga-Zn類氧化物是指包含In、Ga及Zn的氧化物，而對In、Ga及Zn的比率沒有限制。此外，也可以包含In、Ga及Zn以外的金屬元素。In-Ga-Zn類氧化物在無電場時的電阻充分高而In-Ga-Zn類氧化物可以充分減少截止電流，並且其遷移率也高。
氧化物半導體膜處於單晶、多晶(polycrystal)或非晶等狀態。較佳的是，氧化物半導體膜為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有幾nm至幾十nm的結晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，在CAAC-OS膜中觀察不到晶界(grain boundary)。由於CAAC-OS膜不具有晶界，所以不容易發生起因於晶界的電子遷移率的降低。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，當只記載“垂直”時，還包括85°以上且95°以下的範圍。另外，當只記載“平行”時，還包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，非晶部所占的比率與結晶部所占的比率也可以不均勻。例如，在從CAAC-OS膜的表面一側進行結晶生長時，在CAAC-OS膜的表面近旁結晶部所占的比例高，而在被形成面近旁非晶部所占的比率高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質 添加區中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)，不同結晶部的c軸方向有時彼此不同。另外，結晶部的c軸方向是與形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量平行的方向。結晶部藉由進行成膜或者在進行成膜後進行加熱處理等晶化處理來形成。
藉由使用CAAC-OS膜，可以減少可見光或紫外光的照射所導致的電特性變動，因此可以得到可靠性高的電晶體。
CAAC-OS膜例如使用作為多晶的氧化物半導體濺射用靶材，且利用濺射法形成。當離子碰撞到該濺射用靶材時，有時包括在濺射用靶材中的結晶區域從a-b面劈開，而在具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子的狀態下分離。此時，藉由使該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，應用如下條件較佳。
藉由降低成膜時的雜質混入，可以抑制雜質所導致的結晶狀態的破壞。例如，降低存在於處理室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳地為-100℃以下的成膜氣體。
另外，藉由提高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳地設定為200℃以上且500℃以下的狀態下進行成膜。藉由提高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由提高成膜氣體中的氧比例並對功率進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳地設定為100vol.%。
以下，作為濺射用靶材的一個例子示出In-Ga-Zn-O化合物靶材。
將InOx粉末、GaOY粉末及ZnOZ粉末以所定的莫耳數比混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z為任意正數。在此，InOx粉末、GaOY粉末及ZnOZ粉末的所定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，可以根據所製造的濺射用靶材適當地改變粉末的種類及其混合的莫耳數比。
此外，例如，氧化物半導體膜可以藉由使用包含In(銦)、Ga(鎵)和Zn(鋅)的靶材的濺射法形成。在藉由濺射法形成In-Ga-Zn類氧化物半導體膜的情況下，較佳的是，使用原子數比為In：Ga：Zn=1：1：1、4：2：3、3：1：2、1：1：2、2：1：3或3：1：4的In-Ga-Zn類氧 化物的靶材。藉由使用具有上述原子數比的In-Ga-Zn類氧化物的靶材形成氧化物半導體膜，容易形成多晶或CAAC-OS。另外，包含In、Ga及Zn的靶材的相對密度為90%以上且100%以下，較佳地為95%以上且低於100%。藉由採用相對密度高的靶材，可以形成緻密的氧化物半導體膜。
另外，當作為氧化物半導體使用In-Zn類氧化物材料時，將所使用的靶材中的金屬元素的原子數比設定為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳地設定為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳地設定為In：Zn=15：1至1.5：1(換算為莫耳數比則為In2O3：ZnO=15：2至3：4)。例如，作為用來形成In-Zn類氧化物的氧化物半導體膜的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y。藉由將Zn的比率設定為上述範圍內的值，可以實現遷移率的提高。
明確地說，將基板放置在保持為減壓狀態的處理室內，去除處理室內的殘留水分並導入被去除了氫及水分的濺射氣體，並且使用上述靶材，以形成氧化物半導體膜即可。在進行成膜時，也可以將基板溫度設定為100℃以上且600℃以下，較佳地設定為200℃以上且400℃以下。藉由邊加熱基板邊進行成膜，可以降低包含在所形成的氧化物半導體膜中的雜質的濃度。另外，可以減輕由於濺射帶來的損傷。為了去除殘留在處理室中的水分，使用吸附 型真空泵較佳。例如，較佳的是，使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用配備有冷阱的渦輪泵。在使用低溫泵對處理室進行排氣時，例如排出氫原子、水(H2O)等的包含氫原子的化合物(更佳的是，還排出包含碳原子的化合物)等，由此可以降低在該處理室中形成的氧化物半導體膜所包含的雜質的濃度。
另外，有時在藉由濺射等形成的氧化物半導體膜中包含多量的作為雜質的水分或氫(包括羥基)。由於水分或氫容易形成施體能階，因此對於氧化物半導體來說水分或氫是雜質。於是，在本發明的一個方式中，為了減少氧化物半導體膜中的水分或氫等雜質(脫水化或脫氫化)，較佳的是，在減壓氛圍、氮或稀有氣體等惰性氣體氛圍、氧氣氛圍或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)氛圍下對氧化物半導體膜進行加熱處理。
藉由對氧化物半導體膜進行加熱處理，可以使氧化物半導體膜中的水分或氫脫離。明確而言，可以在250℃以上且750℃以下，較佳地在400℃以上且低於基板的應變點的溫度下進行加熱處理。例如，以500℃進行3分鐘以上且6分鐘以下左右的加熱處理即可。藉由使用RTA法作為加熱處理，可以在短時間內進行脫水化或脫氫化，由此也可以以超過玻璃基板的應變點的溫度進行處理。
此外，有時由於上述加熱處理，氧從氧化物半導體膜脫離而在氧化物半導體膜內形成氧缺陷。由此，在本發明一個方式中，作為接觸於氧化物半導體膜的閘極絕緣膜等絕緣膜，使用包含氧的絕緣膜。並且，藉由在形成包含氧的絕緣膜之後進行加熱處理，將氧從上述絕緣膜供應到氧化物半導體膜。藉由採用上述結構，可以降低成為施體的氧缺陷，而滿足包括在氧化物半導體膜中的氧化物半導體的化學計量組成。較佳的是，在半導體膜中含有超過化學計量組成的氧。其結果是，可以使氧化物半導體膜趨近於i型，減輕因氧缺陷而導致的電晶體的電特性偏差，從而實現電特性的提高。
較佳的是，在氮、超乾燥空氣或稀有氣體(氬、氦等)的氛圍下以200℃以上且400℃以下，例如以250℃ C以上且350℃以下進行用來將氧供應到氧化物半導體膜的加熱處理。上述氣體的含水量為20ppm以下，較佳地為1ppm以下，更佳地為10ppb以下。
圖82A所示的電晶體是通道蝕刻結構的底閘極型電晶體。
圖82A所示的電晶體具有：形成在絕緣表面上的閘極電極602；閘極電極602上的閘極絕緣膜603；在閘極絕緣膜603上與閘極電極602重疊的半導體膜604；以及形成在半導體膜604上的導電膜605及導電膜606。再者，電晶體還可以在其構成要素內包括形成在半導體膜604、導電膜605及導電膜606上的絕緣膜607。
另外，圖82A所示的電晶體還可以具有在與半導體膜604重疊的位置形成在絕緣膜607上的背閘極電極。
圖82B所示的電晶體是通道保護結構的底閘極型電晶體。
圖82B所示的電晶體具有：形成在絕緣表面上的閘極電極612；閘極電極612上的閘極絕緣膜613；在閘極絕緣膜613上與閘極電極612重疊的半導體膜614；形成在半導體膜614上的通道保護膜618；以及形成在半導體膜614上的導電膜615及導電膜616。再者，電晶體還可以在其構成要素內包括形成在通道保護膜618、導電膜615及導電膜616上的絕緣膜617。
另外，圖82B所示的電晶體還可以具有在與半導體膜614重疊的位置形成在絕緣膜617上的背閘極電極。
藉由設置通道保護膜618，可以防止在後面的製程中對半導體膜614中的成為通道形成區的部分造成的損傷，諸如蝕刻時的電漿或蝕刻劑所導致的膜減少等。因此，可以提高電晶體的可靠性。
圖82C所示的電晶體是底接觸結構的底閘極型電晶體。
圖82C所示的電晶體具有：形成在絕緣表面上的閘極電極622；閘極電極622上的閘極絕緣膜623；閘極絕緣膜623上的導電膜625、導電膜626；以及在閘極絕緣膜623上與閘極電極622重疊且形成在導電膜625、導電膜626上的半導體膜624。再者，電晶體還可以在其構成要 素內包括形成在導電膜625、導電膜626及半導體膜624上的絕緣膜627。
另外，圖82C所示的電晶體還可以具有在與半導體膜624重疊的位置形成在絕緣膜627上的背閘極電極。
圖82D所示的電晶體是底接觸結構的頂閘極型電晶體。
圖82D所示的電晶體具有：形成在絕緣表面上的導電膜645、導電膜646；形成在導電膜645、導電膜646上的半導體膜644；形成在半導體膜644、導電膜645及導電膜646上的閘極絕緣膜643；以及在閘極絕緣膜643上與半導體膜644重疊的閘極電極642。再者，電晶體還可以在其構成要素內包括形成在閘極電極642上的絕緣膜647。
本實施方式相當於對其他實施方式的一部分或整體進行改變、追加、修正、去除、應用、屬概念化或種概念化的方式。因此，可以將本實施方式的一部分或全部自由地組合到、應用到或替換為其他實施方式的一部分或全部。
實施方式7
在本實施方式中，作為例子舉出本發明的一個方式的半導體裝置的發光裝置，參照圖83A和圖83B說明其外觀。圖83A是使用密封材料將形成在第一基板上的電晶體及發光元件密封在第一基板和第二基板之間的面板的俯視圖。圖83B相當於圖83A的沿A-A’的剖面圖。
以圍繞設置在第一基板4001上的像素部4002、電路4003、電路4004的方式設置有密封材料4020。此外，在像素部4002、電路4003及電路4004上設置有第二基板4006。因此，在第一基板4001和第二基板4006之間，使用密封材料4020與填充材料4007一起密封像素部4002、電路4003及電路4004。
此外，設置在第一基板4001上的像素部4002、將信號供應到像素部4002的電路4003及電路4004分別具有多個電晶體。在圖83B中，例示包括在電路4003中的電晶體4008和包括在像素部4002中的電晶體4009及電晶體4010。
另外，發光元件4011將連接到電晶體4009的源極或汲極的佈線4017的一部分用作其像素電極。此外，發光元件4011除了像素電極之外還包括相對電極4012和發光層4013。此外，發光元件4011的結構不侷限於本實施方式所示的結構。根據從發光元件4011取出的光的方向及電晶體4009的極性等可以適當地改變發光元件4011的結構。
此外，雖然在圖83B所示的剖面圖中不圖示供應到電路4003、電路4004或像素部4002的各種信號及電壓，但是藉由引出佈線4014及4015從連接端子4016供應該各種信號及電壓。
在本實施方式中，連接端子4016由與發光元件4011所具有的相對電極4012相同的導電膜形成。此外，引出 佈線4014由與佈線4017相同的導電膜形成。另外，引出佈線4015由與電晶體4009、電晶體4010、電晶體4008分別具有的閘極電極相同的導電膜形成。
連接端子4016藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型是不鏽鋼)、陶瓷、塑膠。但是，位於從發光元件4011取出光的方向的第二基板4006需要具有透光性。因此，較佳的是，作為第二基板4006，使用如玻璃板、塑膠板、聚酯膜、或丙烯膜的具有透光性的材料。
此外，除了氮、氬等惰性氣體之外，還可以使用紫外線固化樹脂或熱固性樹脂作為填充材料4007。在本實施方式中，示出使用氮作為填充材料4007的例子。
本實施方式相當於對其他實施方式的一部分或整體進行改變、追加、修正、去除、應用、屬概念化或種概念化的方式。因此，可以將本實施方式的一部分或全部自由地組合到、應用到或替換為其他實施方式的一部分或全部。
實施方式8
可以將本發明的一個方式的電路100用於顯示裝置的像素部。或者，可以將本發明的一個方式的電路100用於顯示裝置的驅動電路。
圖84A是相當於本發明的一個方式的半導體裝置之一 的顯示裝置的方塊圖。圖84A所示的顯示裝置具有像素部700、驅動電路701及驅動電路702。像素部700設置有用作像素的多個電路100。驅動電路701及驅動電路702具有將各種恆定電壓或信號供應到各電路100的功能。
圖84B是相當於本發明的一個方式的半導體裝置之一的顯示裝置的方塊圖。圖84B所示的顯示裝置具有像素部711及驅動電路710。驅動電路710設置有用作電流源的多個電路100。從電路100輸出的電流被供應到像素部711所具有的像素(pixel)。
本實施方式相當於對其他實施方式的一部分或整體進行改變、追加、修正、去除、應用、屬概念化或種概念化的方式。因此，可以將本實施方式的一部分或全部自由地組合到、應用到或替換為其他實施方式的一部分或全部。
實施方式9
可以將本發明的一個方式的半導體裝置用於顯示設備、個人電腦、具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位通用磁片(典型為DVD：Digital Versatile Disc)等並具有能夠顯示其影像的顯示器的裝置)。除此之外，作為能夠使用本發明的一個方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式遊戲機的遊戲機、可攜式資訊終端、電子書閱讀器、影像拍攝裝置如攝像機或數位相機、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再現裝置(車載音響、數位音頻 播放器等)、影印機、傳真機、印表機、複合式印表機、自動存取款機(ATM)、自動售貨機等。圖85A至85F及圖91示出這些電子裝置的具體例子。
圖85A是可攜式遊戲機，其包括外殼5001、外殼5002、顯示部5003、顯示部5004、麥克風5005、揚聲器5006、操作鍵5007、觸控筆5008等。可以將本發明的一個方式的半導體裝置用於用來控制可攜式遊戲機的驅動的積體電路或顯示部5003、顯示部5004。另外，圖85A所示的可攜式遊戲機具有顯示部5003及顯示部5004這兩個顯示部，但是可攜式遊戲機所具有的顯示部的數目不侷限於此。
圖85B是顯示設備，其包括外殼5201、顯示部5202、支撐台5203等。可以將本發明的一個方式的半導體裝置用於用來控制顯示設備的驅動的積體電路或顯示部5202。另外，顯示設備包括用於個人電腦、TV播放接收、廣告顯示等的所有資訊顯示用顯示設備。
圖85C是筆記本式個人電腦，其包括外殼5401、顯示部5402、鍵盤5403及指向裝置5404等。可以將本發明的一個方式的半導體裝置用於用來控制筆記本式個人電腦的驅動的積體電路或顯示部5402。
圖85D是可攜式資訊終端，其包括外殼5601、顯示部5602、操作鍵5603等。在圖85D所示的可攜式資訊終端中，也可以將數據機安裝在外殼5601的內部。可以將本發明的一個方式的半導體裝置用於用來控制可攜式資訊 終端的驅動的積體電路或顯示部5602。
圖85E是行動電話，其包括外殼5801、顯示部5802、聲音輸入部5803、聲音輸出部5804、操作鍵5805、光接收部5806等。藉由將由光接收部5806接收的光轉換為電信號，可以提取外部的影像。藉由將本發明的一個方式的半導體裝置用於用來控制行動電話的驅動的積體電路或顯示部5802。
圖85F是可攜式資訊終端，其包括第一外殼5901、第二外殼5902、第一顯示部5903、第二顯示部5904、連接部5905、操作鍵5906等。第一顯示部5903設置在第一外殼5901中，而第二顯示部5904設置在第二外殼5902中。第一外殼5901與第二外殼5902由連接部5905連接，並且可以利用連接部5905改變第一外殼5901與第二外殼5902所成的角度。也可以採用如下結構：根據連接部5905的第一外殼5901與第二外殼5902所成的角度切換第一顯示部5903中的影像。可以將本發明的一個方式的半導體裝置用於用來控制可攜式資訊終端的驅動的積體電路或第一顯示部5903、第二顯示部5904。另外，也可以將附加有位置輸入裝置的功能的顯示裝置用於第一顯示部5903和第二顯示部5904中的至少一方。另外，可以藉由在顯示裝置設置觸摸屏來附加位置輸入裝置的功能。或者，也可以藉由在顯示裝置的像素部設置也稱為光電感測器的光電轉換元件來附加位置輸入裝置的功能。
接下來，參照圖91說明本發明的行動電話的結構例 子。
顯示面板900501自由裝卸地裝入到外殼900530中。可以根據顯示面板900501的尺寸適當地改變外殼900530的形狀或尺寸。固定有顯示面板900501的外殼900530嵌入到印刷基板900531並被組裝為模組。
另外，也可以對顯示面板900501設置觸摸屏、FPC、印刷電路板、邊框、散熱片、光學薄膜、偏光板、相位差板、稜鏡片、漫射片、背光、導光板、LED、CFL、前燈、控制器、驅動電路、信號處理電路等構成顯示模組。另外，也可以使顯示面板900501的對置基板(密封基板)具有觸摸屏功能。
顯示面板900501藉由FPC900513連接於印刷基板900531。在印刷基板900531上形成有揚聲器900532、麥克風900533、發送/接收電路900534、包括CPU及控制器等的信號處理電路900535。將這種模組與輸入單元900536、電池900537組合而收納到外殼900539。以從形成在外殼900539中的開口窗可以視覺確認的形式配置顯示面板900501的像素部。
顯示面板900501可以採用如下結構：在基板上使用TFT一起形成像素部和一部分週邊驅動電路(多個驅動電路中的工作頻率低的驅動電路)，並將一部分週邊驅動電路(多個驅動電路中的工作頻率高的驅動電路)形成在IC晶片上，並將該IC晶片藉由COG(玻璃上晶片)安裝到顯示面板900501。或者，也可以藉由TAB(Tape Automated Bonding，即卷帶式自動結合)或印刷基板連接該IC晶片和玻璃基板。藉由採用這種結構，可以實現顯示裝置的低耗電量化，並可以使藉由一次充電得到的行動電話的使用時間變長。而且，可以實現行動電話的低成本化。
本實施方式相當於對其他實施方式的一部分或整體進行改變、追加、修正、去除、應用、屬概念化或種概念化的方式。因此，可以將本實施方式的一部分或全部自由地組合到、應用到或替換為其他實施方式的一部分或全部。
注意，可以在某一個實施方式中所描述的圖式或者文章中取出其一部分而構成發明的一個方式。從而，在記載有說明某一部分的圖式或者文章的情況下，取出其一部分的圖式或者文章的內容也是作為發明的一個方式而公開的，所以能夠構成發明的一個方式。因此，例如，可以在記載有主動元件(電晶體、二極體等)、佈線、被動元件(電容元件、電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、零部件、裝置、工作方法、製造方法等中的一個或多個的圖式或者文章中，可以取出其一部分而構成發明的一個方式。例如，可以從由N個(N是整數)電路元件(電晶體、電容元件等)構成的電路圖中取出M個(M是整數，M<N)電路元件(電晶體、電容元件等)來構成發明的一個方式。作為其他例子，可以從由N個(N是整數)層構成的剖面圖中取出M個(M是整數，M<N)層來構成發明的一個方式。再者，作為其他例子，可以從由N個(N是整數)要素構成的流程圖中取出M個(M是整數， M<N)要素來構成發明的一個方式。
此外，在某一個實施方式所述的圖式或文章中記載至少一個具體例子的情況下，所屬技術領域的普通技術人員可以很容易地理解一個事實就是由上述具體例子導出該具體例子的屬概念。從而，在某一個實施方式中所述的圖式或文章中記載至少一個具體例子的情況下，該具體例子的屬概念也作為發明的一個方式被公開，並可以構成發明的一個方式。
另外，至少在圖式中記載的內容(也可以是圖式中的一部分)作為發明的一個方式被公開，而可以構成發明的一個方式。因此，只要在圖式中記載某一個內容，即使不使用文章描述，就該內容作為發明的一個方式被公開，而可以構成發明的一個方式。同樣地，取出圖式中的一部分的圖式也作為發明的一個方式被公開，而可以構成發明的一個方式。
實施方式10
圖88A示出如下情況下的電路100的結構：在圖49A中，作為一個例子，將電晶體用於開關11、開關12、開關13、開關14、開關914。
在圖88A所示的電路100中，作為開關11使用電晶體11t，作為開關12使用電晶體12t，作為開關13使用電晶體13t，作為開關14使用電晶體14t，並且作為開關914使用電晶體914t。
另外，在圖88A中，作為一個例子示出：電晶體11t、電晶體12t、電晶體13t、電晶體14t及電晶體914t都是n通道型的情況。藉由使電晶體11t、電晶體12t、電晶體13t、電晶體14t及電晶體914t的極性相同，可以以少製程數製造上述電晶體。但是，本發明的實施方式的一個方式不侷限於此，也可以使用極性不同的電晶體。
另外，在圖88A中，電晶體11t的閘極與佈線31連接。電晶體11t根據供應到佈線31的電位成為導通狀態或非導通狀態。電晶體12t的閘極與佈線32連接。電晶體12t根據供應到佈線32的電位成為導通狀態或非導通狀態。電晶體13t的閘極與佈線32連接。電晶體13t根據供應到佈線32的電位成為導通狀態或非導通狀態。電晶體14t的閘極與佈線34連接。電晶體14t根據供應到佈線34的電位成為導通狀態或非導通狀態。因此，較佳的是，佈線31、佈線32及佈線34的電位為脈衝狀，而不是固定的，但是本發明的實施方式之一不侷限於此。或者，佈線31、佈線32及佈線34具有閘極信號線、選擇信號線或掃描線的功能。
另外，圖88A例示電晶體12t的閘極及電晶體13t的閘極都連接到佈線32的情況。在本發明的一個方式中，也可以採用如下結構：電晶體12t的閘極與佈線32連接，而電晶體13t的閘極與佈線33連接。
另外，佈線31、佈線32和佈線34中的至少兩個佈線可以彼此連接。或者，佈線31、佈線32和佈線34中 的至少一個佈線可以與其他電路100的佈線31、佈線32和佈線34中的至少一個連接。
另外，本發明的一個方式的半導體裝置除了圖88A所示的電路100以外還可以包括具有對電路100供應各種恆定電壓或信號的功能的電路。
接著，藉由計算求出以對應於電位Vsig的亮度使發光元件104a發射光的期間T14中的電晶體101的閘極-源極間電壓(Vgs101)的值。在計算中，使用圖88A所示的電路100。
圖88B是計算中的圖88A所示的電路100所具有的各佈線的電位的時序圖。明確而言，圖88B示出佈線21的電位、佈線34的電位、佈線32的電位、佈線31的電位、佈線932的電位的隨時間的變化。另外，在圖88B中，對佈線34、佈線32、佈線31、佈線932施加高位準的電位GVDD或低位準的電位GVSS。
使用條件A或條件B進行計算，該條件A或條件B的佈線22中的電位Vi2的值彼此不同。以下表1具體地示出在條件A和條件B中的各佈線的電位的值。另外，在表1中，以佈線24的電位Vcat為0V，而以與電位Vcat的差異示出電位Vsig、Vi1、電位VDD、電位Vi2、電位GVDD、電位GVSS的值。
Figure 108108212-A0202-12-0154-1
另外，在計算時，在電晶體101中將通道長度L與通道寬度W的比例設定為L/W=10μm/10μm，在電晶體12t及電晶體13t中將其設定為L/W=6μm/5μm，並且在電晶體11t、電晶體14t及電晶體914t中將其設定為L/W=6μm/9μm。在圖88A示出的電路100所具有的所有電晶體中，當將半導體膜與源極電極或汲極電極接觸的區域設定為區域A時，將區域A與閘極電極重疊的區域中的通道長度方向上的長度(Lov)設定為2.0μm。
在圖88B所示的期間T14中，電晶體101的閘極-源極間電壓(Vgs101)成為電壓Vsig+Vth-Vi1。因此，在88A所示的電路100中，因為Vgs101-Vth=Vsig-Vi1，所以在理想上無論臨界電壓Vth的值如何Vgs101-Vth都具有固定的值。
圖89示出採用條件A時的藉由計算獲得的Vgs101- Vth的值。在圖89中，橫軸示出臨界電壓Vth(V)，縱軸示出Vgs101-Vth(V)的值。在圖89中，可知：即使使臨界電壓Vth的值產生變化，Vgs101-Vth的值也幾乎均等，並且該偏差被抑制為10%至15%左右。
圖90示出採用條件B時的藉由計算獲得的Vgs101-Vth的值。在圖90中，橫軸示出臨界電壓Vth(V)，縱軸示出Vgs101-Vth(V)的值。在圖90中，當臨界電壓Vth為正值時，Vgs101-Vth的值大致均等。但是，當臨界電壓Vth為負值時，臨界電壓Vth向負方向越增大，Vgs101-Vth的值越大，而可知Vgs101-Vth的值依賴於臨界電壓Vth的值。
由上述計算結果，證明了：在本發明的一個方式的半導體裝置中，即使電晶體101處於常開啟狀態，即臨界電壓Vth的值為負值，也可以將電晶體101的閘極-源極間電壓(Vgs101)設定為加上電晶體101的臨界電壓Vth的值。
本實施方式相當於對其他實施方式的一部分或整體進行改變、追加、修正、去除、應用、屬概念化或種概念化的方式。因此，可以將本實施方式的一部分或全部自由地組合到、應用到或替換為其他實施方式的一部分或全部。
11‧‧‧開關
12‧‧‧開關
13‧‧‧開關
21‧‧‧佈線
22‧‧‧佈線
23‧‧‧佈線
24‧‧‧佈線
100‧‧‧電路
101‧‧‧電晶體
102‧‧‧電容元件
103‧‧‧電容元件
104‧‧‧負載

Claims (8)

  1. 一種半導體裝置，包括：第一電晶體、第二電晶體、第三電晶體和第四電晶體；以及第一電容元件和第二電容元件，其中，該第一電晶體的閘極與該第三電晶體的源極和汲極中之一者以及該第一電容元件的第一端子電連接，其中，該第一電晶體的源極和汲極中之一者與該第四電晶體的源極和汲極中之一者以及該第二電容元件的第一端子電連接，其中，該第四電晶體的該源極和該汲極中之另一者與該第二電晶體的源極和汲極中之一者、該第一電容元件的第二端子以及該第二電容元件的第二端子電連接，其中，該第一電晶體、該第二電晶體和該第四電晶體中之至少一者包括半導體膜，以及其中，該半導體膜用作該第一電容元件的電極。
  2. 一種半導體裝置，包括：第一電晶體、第二電晶體、第三電晶體和第四電晶體；以及第一電容元件和第二電容元件，其中，該第一電晶體的閘極與該第三電晶體的源極和汲極中之一者以及該第一電容元件的第一端子電 連接，其中，該第一電晶體的源極和汲極中之一者與該第四電晶體的源極和汲極中之一者以及該第二電容元件的第一端子電連接，其中，該第四電晶體的該源極和該汲極中之另一者與該第二電晶體的源極和汲極中之一者、該第一電容元件的第二端子以及該第二電容元件的第二端子電連接，其中，該第一電晶體、該第二電晶體和該第四電晶體中之至少一者包括半導體膜，以及其中，該半導體膜用作該第二電容元件的電極。
  3. 根據申請專利範圍第1或2項的半導體裝置，還包括：與該第一電晶體的該源極和該汲極中之該者電連接的發光元件。
  4. 根據申請專利範圍第1或2項的半導體裝置，還包括：與該第一電晶體的該源極和該汲極中之該者電連接的第五電晶體。
  5. 根據申請專利範圍第1或2項的半導體裝置，還包括：與該第一電晶體的該源極和該汲極中之另一者電連接的第五電晶體。
  6. 根據申請專利範圍第1或2項的半導體裝置， 其中，該第一電晶體、該第二電晶體、該第三電晶體和該第四電晶體為n通道型電晶體。
  7. 根據申請專利範圍第1或2項的半導體裝置，其中，該半導體膜包括氧化物半導體。
  8. 一種半導體裝置，包括：第一電晶體、第二電晶體、第三電晶體和第四電晶體；以及第一電容元件和第二電容元件，其中，該第一電晶體的閘極與該第三電晶體的源極和汲極之一者以及該第一電容元件的第一端子電連接，其中，該第一電晶體的源極和汲極中之一者與該第四電晶體的源極和汲極中之一者以及該第二電容元件的第一端子電連接，其中，該第四電晶體的該源極和該汲極中之另一者與該第二電晶體的源極和汲極中之一者電連接，以及其中，一個半導體膜用作該第二電晶體的活性層和該第四電晶體的活性層。
TW108108212A 2011-10-18 2012-10-11 半導體裝置 TWI699745B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011228418 2011-10-18
JP2011-228418 2011-10-18
JP2011-261317 2011-11-30
JP2011261317 2011-11-30

Publications (2)

Publication Number Publication Date
TW201941179A TW201941179A (zh) 2019-10-16
TWI699745B true TWI699745B (zh) 2020-07-21

Family

ID=48085389

Family Applications (6)

Application Number Title Priority Date Filing Date
TW108108212A TWI699745B (zh) 2011-10-18 2012-10-11 半導體裝置
TW107117603A TWI661413B (zh) 2011-10-18 2012-10-11 半導體裝置
TW106119125A TWI633530B (zh) 2011-10-18 2012-10-11 半導體裝置
TW110144313A TWI803072B (zh) 2011-10-18 2012-10-11 發光裝置
TW109122648A TWI748545B (zh) 2011-10-18 2012-10-11 半導體裝置
TW101137460A TWI596588B (zh) 2011-10-18 2012-10-11 半導體裝置

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW107117603A TWI661413B (zh) 2011-10-18 2012-10-11 半導體裝置
TW106119125A TWI633530B (zh) 2011-10-18 2012-10-11 半導體裝置
TW110144313A TWI803072B (zh) 2011-10-18 2012-10-11 發光裝置
TW109122648A TWI748545B (zh) 2011-10-18 2012-10-11 半導體裝置
TW101137460A TWI596588B (zh) 2011-10-18 2012-10-11 半導體裝置

Country Status (6)

Country Link
US (5) US9280931B2 (zh)
JP (9) JP6058346B2 (zh)
KR (6) KR20190033094A (zh)
DE (1) DE112012004350T5 (zh)
TW (6) TWI699745B (zh)
WO (1) WO2013058199A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6031883B2 (ja) * 2012-08-08 2016-11-24 富士通株式会社 半導体集積回路及び電源回路
TW201426709A (zh) * 2012-12-26 2014-07-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子機器
CN105210463A (zh) * 2013-03-26 2015-12-30 首要金属科技奥地利有限责任公司 用于容纳电子器件的电子器件保护壳体
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9552767B2 (en) 2013-08-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6495602B2 (ja) 2013-09-13 2019-04-03 株式会社半導体エネルギー研究所 発光装置
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
WO2015097595A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9704893B2 (en) 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11264512B2 (en) * 2018-06-29 2022-03-01 Intel Corporation Thin film transistors having U-shaped features
US11908850B2 (en) 2018-09-05 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing display device
JP7443354B2 (ja) 2019-05-10 2024-03-05 株式会社半導体エネルギー研究所 表示装置および電子機器
CN110223639B (zh) * 2019-06-17 2021-01-29 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示基板和显示装置
US11710760B2 (en) 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
CN113327947A (zh) * 2019-11-29 2021-08-31 京东方科技集团股份有限公司 显示基板以及显示装置
US11636809B2 (en) 2019-11-29 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
US11980069B2 (en) * 2020-03-27 2024-05-07 Boe Technology Group Co., Ltd. Display and display device
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置
KR20220160415A (ko) 2021-05-27 2022-12-06 주식회사 엘지에너지솔루션 파우치 주름을 개선한 파우치 성형 장치
KR20230046700A (ko) 2021-09-30 2023-04-06 엘지디스플레이 주식회사 픽셀 회로와 이를 포함한 표시장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200418074A (en) * 2003-01-24 2004-09-16 Koninkl Philips Electronics Nv Electroluminescent display devices
CN1534578A (zh) * 2003-04-01 2004-10-06 ����Sdi��ʽ���� 发光显示器、显示屏及其驱动方法
TW200512698A (en) * 2003-09-29 2005-04-01 Sanyo Electric Co Organic electroluminecsence display panel
CN1677470A (zh) * 2004-03-10 2005-10-05 三星Sdi株式会社 发光显示器、显示板及其驱动方法
CN1835058A (zh) * 2005-03-16 2006-09-20 三星电子株式会社 显示装置及其驱动方法
US20070120785A1 (en) * 2005-11-30 2007-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009134110A (ja) * 2007-11-30 2009-06-18 Kyocera Corp 画像表示装置

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP2002351401A (ja) * 2001-03-21 2002-12-06 Mitsubishi Electric Corp 自発光型表示装置
CN100371962C (zh) 2001-08-29 2008-02-27 株式会社半导体能源研究所 发光器件、发光器件驱动方法、以及电子设备
SG120075A1 (en) 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
EP2348502B1 (en) 2002-01-24 2013-04-03 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method of driving the semiconductor device
JP4364803B2 (ja) 2002-12-27 2009-11-18 株式会社半導体エネルギー研究所 半導体装置およびそれを用いた表示装置
EP1590787A1 (en) 2003-01-24 2005-11-02 Koninklijke Philips Electronics N.V. Active matrix display devices
GB0301659D0 (en) * 2003-01-24 2003-02-26 Koninkl Philips Electronics Nv Electroluminescent display devices
JP3901105B2 (ja) * 2003-02-14 2007-04-04 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
CN1754316B (zh) 2003-02-28 2011-07-13 株式会社半导体能源研究所 半导体装置及其驱动方法
WO2004097543A1 (ja) 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co. Ltd. 半導体装置
US20070151144A1 (en) 2003-05-06 2007-07-05 Samsung Electronics Co., Ltd. Detergent comprising the reaction product an amino alcohol, a high molecular weight hydroxy aromatic compound, and an aldehydye
KR100913303B1 (ko) 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
KR101089050B1 (ko) * 2003-05-14 2011-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
JP4632655B2 (ja) * 2003-11-07 2011-02-16 日本電気株式会社 発光表示装置
JP4588312B2 (ja) * 2003-12-02 2010-12-01 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4826870B2 (ja) * 2003-12-02 2011-11-30 ソニー株式会社 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
US7446742B2 (en) * 2004-01-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
EP1610292B1 (en) 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
JP4645881B2 (ja) * 2004-07-08 2011-03-09 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4160032B2 (ja) * 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
KR100673760B1 (ko) * 2004-09-08 2007-01-24 삼성에스디아이 주식회사 발광 표시장치
JP5017773B2 (ja) * 2004-09-17 2012-09-05 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
KR100699999B1 (ko) 2004-10-18 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 표시장치
KR100601375B1 (ko) 2004-10-19 2006-07-13 삼성에스디아이 주식회사 유기 전계 발광 표시장치
KR20060054603A (ko) * 2004-11-15 2006-05-23 삼성전자주식회사 표시 장치 및 그 구동 방법
WO2006059737A1 (en) * 2004-11-30 2006-06-08 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, semiconductor device, and electronic apparatus
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4752315B2 (ja) 2005-04-19 2011-08-17 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
JP2006317696A (ja) * 2005-05-12 2006-11-24 Sony Corp 画素回路および表示装置、並びに画素回路の制御方法
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
TWI424408B (zh) 2005-08-12 2014-01-21 Semiconductor Energy Lab 半導體裝置，和安裝有該半導體裝置的顯示裝置和電子裝置
KR100635509B1 (ko) 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP4753373B2 (ja) 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
WO2007042957A2 (en) 2005-10-12 2007-04-19 Koninklijke Philips Electronics N.V. Transistor control circuits and control methods, and active matrix display devices using the same
KR101324756B1 (ko) 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
JP5656321B2 (ja) 2005-10-18 2015-01-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール及び電子機器
JP5478000B2 (ja) * 2005-11-30 2014-04-23 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
EP1793367A3 (en) 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102176304B (zh) 2005-12-02 2013-07-03 株式会社半导体能源研究所 半导体器件
TWI272570B (en) * 2005-12-08 2007-02-01 Chi Mei El Corp Organic light emitting display and pixel with voltage compensation technique thereof
JP2007233270A (ja) 2006-03-03 2007-09-13 Sanyo Electric Co Ltd 有機ｅｌ表示パネル
TWI338874B (en) 2006-03-10 2011-03-11 Au Optronics Corp Light emitting diode display and driving pixel method thereof
TWI521492B (zh) 2006-04-05 2016-02-11 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
TWI321773B (en) * 2006-04-21 2010-03-11 Au Optronics Corp A circuit and method for driving an organic electro-luminescent diode
JP4882536B2 (ja) 2006-06-19 2012-02-22 セイコーエプソン株式会社 電子回路及び電子機器
JP2008107785A (ja) * 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP5261956B2 (ja) * 2007-03-29 2013-08-14 富士電機株式会社 双方向シフトレジスタ
JP2008286905A (ja) 2007-05-16 2008-11-27 Sony Corp 表示装置、表示装置の駆動方法および電子機器
CN101911166B (zh) * 2008-01-15 2013-08-21 株式会社半导体能源研究所 发光器件
JP5736114B2 (ja) * 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
TWI410928B (zh) * 2009-09-18 2013-10-01 Univ Nat Taiwan Science Tech 畫素結構、顯示面板及其驅動方法
JP5508301B2 (ja) 2011-01-18 2014-05-28 パナソニック株式会社 発光表示装置
JP5982147B2 (ja) 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR20240063195A (ko) 2011-07-22 2024-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6050054B2 (ja) * 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200418074A (en) * 2003-01-24 2004-09-16 Koninkl Philips Electronics Nv Electroluminescent display devices
CN1534578A (zh) * 2003-04-01 2004-10-06 ����Sdi��ʽ���� 发光显示器、显示屏及其驱动方法
TW200512698A (en) * 2003-09-29 2005-04-01 Sanyo Electric Co Organic electroluminecsence display panel
TWI284868B (en) * 2003-09-29 2007-08-01 Sanyo Electric Co Organic electroluminescence display panel
CN1677470A (zh) * 2004-03-10 2005-10-05 三星Sdi株式会社 发光显示器、显示板及其驱动方法
CN1835058A (zh) * 2005-03-16 2006-09-20 三星电子株式会社 显示装置及其驱动方法
US20070120785A1 (en) * 2005-11-30 2007-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009134110A (ja) * 2007-11-30 2009-06-18 Kyocera Corp 画像表示装置

Also Published As

Publication number Publication date
JP2023106373A (ja) 2023-08-01
JP2019194698A (ja) 2019-11-07
JP2021073482A (ja) 2021-05-13
TW201941179A (zh) 2019-10-16
KR20190033094A (ko) 2019-03-28
TW201842485A (zh) 2018-12-01
US20130092930A1 (en) 2013-04-18
KR20220019071A (ko) 2022-02-15
JP2017116927A (ja) 2017-06-29
TWI803072B (zh) 2023-05-21
US9280931B2 (en) 2016-03-08
JP6854846B2 (ja) 2021-04-07
JP2013137509A (ja) 2013-07-11
US10056413B2 (en) 2018-08-21
TW202228114A (zh) 2022-07-16
KR101962097B1 (ko) 2019-03-27
JP6532982B2 (ja) 2019-06-19
JP2022081475A (ja) 2022-05-31
TW202042203A (zh) 2020-11-16
TWI596588B (zh) 2017-08-21
TW201804451A (zh) 2018-02-01
DE112012004350T5 (de) 2014-07-17
US20180337200A1 (en) 2018-11-22
US20230317741A1 (en) 2023-10-05
KR20210068631A (ko) 2021-06-09
KR102358737B1 (ko) 2022-02-08
TWI748545B (zh) 2021-12-01
JP7153151B2 (ja) 2022-10-13
KR20140092345A (ko) 2014-07-23
US11587957B2 (en) 2023-02-21
TW201324486A (zh) 2013-06-16
JP2020187361A (ja) 2020-11-19
TWI633530B (zh) 2018-08-21
JP6329618B2 (ja) 2018-05-23
TWI661413B (zh) 2019-06-01
WO2013058199A1 (en) 2013-04-25
KR102549647B1 (ko) 2023-07-03
JP6058346B2 (ja) 2017-01-11
US20160190183A1 (en) 2016-06-30
KR102263816B1 (ko) 2021-06-14
JP2018151642A (ja) 2018-09-27
KR20200008049A (ko) 2020-01-22
JP2022180361A (ja) 2022-12-06
US20200185429A1 (en) 2020-06-11
KR20230098374A (ko) 2023-07-03
US10615189B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
TWI699745B (zh) 半導體裝置
JP2004361424A (ja) 素子基板、発光装置及び発光装置の駆動方法
JP2010160494A (ja) 発光装置
TW202410009A (zh) 發光裝置