TWI698015B - 蕭特基二極體與相關之製作方法 - Google Patents

Abstract

本發明實施例提供一蕭特基二極體，包含有一第一半導體層、一第二半導體層、一第三半導體層、一緩衝結構、一第一穿孔、一蕭特基電極以及一歐姆電極。該第一半導體層以及該第二半導體層形成於一基底上。該緩衝結構形成於該基底與該第一半導體層之間。該第三半導體層形成該第一半導體層與該緩衝結構之間。該第一穿孔至少穿透該第二半導體層與該第一半導體層。該蕭特基電極以及該歐姆電極分隔地形成於該第二半導體層之上。該歐姆電極亦形成於該第一穿孔之中。該歐姆電極電性連接至該第二半導體層，並透過該第一穿孔，電性連接至該第三半導體層。

Description

蕭特基二極體與相關之製作方法

本說明書係關於蕭特基二極體的元件結構以及製作方法，尤指以氮化鎵（Gallium Nitride，GaN）半導體材料所製作之蕭特基二極體的元件結構。

蕭特基二極體是一種以ㄧ金屬接觸一半導體層所形成的半導體元件。該金屬跟該半導體層之間的接面，具有整流的功能，稱為蕭特基接面。而且這個接面對於蕭特基二極體內的自由載子而言，提供了一個相較於PN接面低的位能障蔽。因此，相較於一PN接面二極體，蕭特基二極體的順向偏壓（forward voltage），也就是讓二極體導通所需的電壓，是比較低的。此外，相較於PN接面二極體，蕭特基二極體的開關速度也比較快。因此，蕭特基二極體往往適用於非常在乎開關損失的應用之中。舉例來說，像是開關式電源供應器（switching mode power supply）。

目前已經有許多電子元件是採用III-V族半導體 (III-V semiconductor)來製作。這樣的電子元件一般是第三族元素的氮化物半導體來構成，所以又稱為III族氮化物半導體元件（III-Nitride semiconductor device）。III族氮化物半導體元件往往享有較大的能帶隙（energy band-gap）以及比較高的崩潰電壓特性，因此特別適用於高壓與高溫的操作。目前以III-V族氮化鎵半導體（III-V gallium nitride semiconductor）材料所製作的蕭特基二極體，已經具有低的導通電阻（on-resistance）以及高的崩潰電壓（breakdown voltage），當其運用在開關式電源供應器中，可以改進其能源轉換效率。

圖1為習知的一蕭特基二極體10的剖面圖，以III-V族氮化鎵半導體材料為基礎，而氮化鎵簡稱為GaN。圖1中，在基底12上依序堆疊有數個GaN半導體層，包含有緩衝結構14、通道層16、以及阻障層18。蕭特基電極20跟阻障層18之間形成具有整流效果的蕭特基接面，歐姆電極22跟阻障層18之間形成沒有整流效果的歐姆接面。因為材料上的差異，所以通道層16與阻障層18分別具有不同的能帶隙（energy band-gap），也因此在兩者之間形成了一個異質接面，並導致二維電子氣（2-dimensional electron gas，2DEG）17的產生。圖1中也顯示了當蕭特基二極體10導通時的電流路徑Pth1。如同電流路徑Pth1所示，當蕭特基二極體10導通時，電流可以從蕭特基電極20開始，流過蕭特基電極20下方的阻障層18，然後沿著二維電子氣17到歐姆電極22的下方，然後朝上跨過阻障層18，而抵達歐姆電極22。

然而，習知的蕭特基二極體10因只有單一電流路徑Pth1，故當處於大電流操作時，單一電流路徑Pth1可能產生電流壅擠（current crowding）的現象，而使得蕭特基二極體10內部局部產生不必要的熱量，浪費了電能。此外，習知的蕭特基二極體10亦因阻障層18之表面存有缺陷而捕捉電極的電子產生虛擬電極(virtual electrode)或通道層16之內部存有晶體缺陷（crystal defect）而捕捉部分二維電子氣，使得蕭特基二極體10之電流值於操作ㄧ段時間後會大幅下降，造成其導通電阻上升，此現象稱電流崩塌（current collapse）。

本發明實施例提供一蕭特基二極體，包含有一第一半導體層、一第二半導體層、一第三半導體層、一緩衝結構、一第一穿孔、一蕭特基電極以及一歐姆電極。該第一半導體層以及該第二半導體層形成於一基底上。該緩衝結構形成於該基底與該第一半導體層之間。該第三半導體層形成該第一半導體層與該緩衝結構之間。該第ㄧ穿孔至少穿透該第二半導體層與該第一半導體層。該蕭特基電極以及該歐姆電極分隔地形成於該第二半導體層之上。該歐姆電極亦形成於該第ㄧ穿孔之中。該歐姆電極電性連接至該第二半導體層，並透過該第ㄧ穿孔，電性連接至該第三半導體層。

本發明實施例另提供一種蕭特基二極體之製造方法，包含有下列步驟：於一基底上依序形成一緩衝結構、一第三半導體層、一第一半導體層以及一第二半導體層；圖案化該第一半導體層以及該第二半導體層，以形成一第ㄧ穿孔，該第ㄧ穿孔至少穿透該第一半導體層與該第二半導體層；形成一蕭特基電極，於該第二半導體層上；以及，形成一歐姆電極，於該第二半導體層上以及該第ㄧ穿孔之中。該歐姆電極電性連接至該第二半導體層，並透過該第ㄧ穿孔，電性連接至該第三半導體層。

在本說明書中，有一些相同的符號，其表示具有相同或是類似之結構、功能、原理的元件，且為業界具有一般知識能力者可以依據本說明書之教導而推知。為說明書之簡潔度考量，相同之符號的元件將不再重述。

本發明的一實施例提供了一蕭特基二極體，其在導通時，從它的蕭特基電極跟它的歐姆電極之間，至少會有兩個電流路徑，可以有效的降低電流壅擠、避免電流崩塌等引起的耗能或失效的現象。

圖2為依據本發明所實施的一蕭特基二極體60。圖2中，在基底62上依序堆疊有緩衝結構64、傳導層66、通道層68、以及阻障層70。因為材料上的差異，所以通道層68與阻障層70分別具有不同的能帶隙，在兩者之間形成了一個異質接面，並導致二維電子氣69的產生。

圖2亦顯示部分的通道層68與阻障層70被去除而形成穿孔78。穿孔78穿透通道層68與阻障層70。穿孔78的側壁79上，覆蓋有絕緣層76。在圖2之剖面圖中的穿孔78，在一相對的上視圖中，可能具有一圓形圖案，也可能具有一矩形圖案，或是具有一任意圖案。

蕭特基電極72與歐姆電極74分隔的形成於阻障層70上。

蕭特基電極72可以是一金屬層，形成於阻障層70上的預定範圍。蕭特基電極72跟阻障層70之間形成具有整流效果的蕭特基接面。

歐姆電極74可以是另一金屬層，形成於穿孔78中以及部份的阻障層70上。在圖2中，歐姆電極74是均勻地在穿孔78表面順應的形成一金屬層，沒有填滿穿孔78。該金屬層可以是厚度一致，或是形成於阻障層70上的金屬層較形成於穿孔78內的厚或薄。在另一實施例，歐姆電極74完全填滿穿孔78。歐姆電極74跟阻障層70之間形成沒有整流效果的歐姆接面。在穿孔78的底部77，歐姆電極74跟傳導層66之間形成沒有整流效果的另一歐姆接面。所以，歐姆電極74電性連接至阻障層70，並透過穿孔78，電性連接至傳導層66。

圖2之蕭特基二極體60顯示在蕭特基二極體60導通時，至少有兩個電流路徑Pth2與Pth3。如同圖2所示，電流路徑Pth2從蕭特基電極72開始，依序經過了阻障層70、二維電子氣69、阻障層70、抵達歐姆電極74。電流路徑Pth3從蕭特基電極72開始，依序經過了阻障層70、通道層68、傳導層66、抵達位於穿孔78底部77的歐姆電極74。當蕭特基二極體60處於大電流操作時，電流可以分散至電流路徑Pth2與Pth3，減少電流壅擠、電流崩塌等現象發生的機會，也可以降低蕭特基二極體60之內部等效電阻。

絕緣層76形成於穿孔78之側壁79及歐姆電極74之間，用於防止歐姆電極74透過側壁79直接跟阻障層70或通道層68接觸，造成二維電子氣69之電流路徑Pth2短路。基於歐姆電極74不直接與穿孔78之側壁79接觸之目的，但本發明並不限於此，其它可達成此目的替代實施例亦在本發明之範疇，例如絕緣層76亦可以空穴取代之，亦即歐姆電極74與穿孔78側壁之間存在ㄧ間距，以達到歐姆電極74不直接接觸穿孔78之側壁79之目的。

圖3顯示蕭特基二極體60之一種製作方法80。圖4A到4D分別為蕭特基二極體60在製作方法80之不同階段時的剖面圖。

製作方法80中的步驟82是在基底62上依序堆疊形成緩衝結構64、傳導層66、通道層68、以及阻障層70，如同圖4A所示。

基底62可以是以矽、藍寶石(Al2O3)或碳化矽(SiC)所構成。在一實施例中，基底62是一矽基底。相較於藍寶石基底或碳化矽基底，矽基底好處在熱傳導高，散熱比較好，比較適合做高功率元件。而且，當基底62是一矽基底時，蕭特基二極體60可以跟矽半導體元件，像是N型、P型或互補式金氧半導體元件整合於同一基底上，例如可以與透過於矽基板上進行離子佈值或磊晶製程形成之矽半導體元件一同整合於基底62上。

以GaN為基礎的GaN系半導體材料跟作為基底62的材料，往往有不同的晶格常數（lattice constant）與熱膨脹係數（thermal expansion coefficient）。故可設置ㄧ緩衝結構64，用來降低因為熱膨脹係數所產生的應力（strain），也用來減少晶格常數不匹配（mismatch）所可能產生的晶格缺陷（defects）。緩衝結構64可以是簡單的由單一物質所構成的單一層，或是由許多層所構成的一複合層。舉例來說，緩衝結構64可以是由Al_x Ga_1-x N層與GaN層交互堆疊所構成。在較佳實施例中，緩衝結構64之靠近基底62的層別可選用晶格常數與基底62之晶格常數相近的材料，而緩衝結構64之靠近傳導層66的層別可選用晶格常數與傳導層66之晶格常數相近的材料。緩衝結構64靠近基底62側包含有一個或是多個成核層，成核層材料的晶格常數與基底62之晶格常數相近。舉例來說，成核層可由氮化鋁（Aluminum Nitride，AlN）所構成，其厚度介於50nm到500nm之間。在較佳實施例中，成核層可為一複合層，例如低溫製程的AlN(厚度約40nm)及高溫製程的AlN(厚度約150nm)。

於ㄧ實施例中，緩衝結構64係由複數的Al_x Ga_1-x N層所構成，x的組成係介於1和0之間，其總和厚度介於0.5μm到5.5μm之間，可以是1μm。在ㄧ實施例中，緩衝結構64之Al_x Ga_1-x N層的x組成自基底62至傳導層66係由大至小漸變，例如，可以是自基底62向上至傳導層66由Al_0.7 Ga_0.3 N層、Al_0.4 Ga_0.7 N層、Al_0.1 Ga_0.9 N層三層組成緩衝結構64。緩衝結構64可具有碳摻雜，其碳摻雜濃度大於1E+18cm^-3 。碳摻雜可以使得緩衝結構64具有高阻抗，防止傳導層66中的電荷透過緩衝結構64而產生擊穿(punch through)的漏電現象，進而可增進元件整體垂直方向的耐受電壓。在一實施例中，緩衝結構64的上下兩面可以耐受到600V的電壓而不崩潰。

傳導層66可以是一N型的GaN半導體層，於ㄧ實施例中，傳導層66為一重摻雜的N型GaN半導體層，其摻雜濃度不小於5E+16cm^-3 ，其厚度可以是500nm。傳導層66主要是提供一橫向的電流路徑。

通道層68與阻障層70形成於傳導層66上。在一實施例中，通道層68為一N形輕摻雜的GaN半導體層，其摻雜濃度為5E+17cm^-3 ，其厚度介於500 nm到1500nm之間，在ㄧ實施例中，GaN半導體層可以是1000nm；阻障層70是由無摻雜的Al_z Ga_1-z N的一半導體層所構成，其中，0.4≧z＞ 0.1，在ㄧ實施例中，z可以是0.21。阻障層70的厚度介於15 nm到30 nm之間，在ㄧ實施例中，阻障層70的厚度可以是26nm。在一實施例中，阻障層70另包含有以無摻雜的GaN所構成的一蓋層（cap layer），位於阻障層70的最表面，其厚度可以是2nm。在阻障層70與通道層68之間的異質接面，由於磊晶層結構的極化方向總和會造成能帶扭曲形成一個低於費米能階的量子位能井（quantum well），並因此產生二維電子氣69。

步驟84是圖案化了阻障層70與通道層68，即去除掉選擇區域中的阻障層70與通道層68，形成穿孔78，如同圖4B所示。從另一個角度來看，穿孔78穿透了阻障層70與通道層68。在圖4B中，穿孔78的側壁79曝露了阻障層70與通道層68，而穿孔78的底部77曝露了傳導層66。

步驟86是在穿孔78的側壁79上形成絕緣層76，用來防止歐姆電極74透過側壁79，跟阻障層70或通道層68之間形成接觸，例如漏電流接觸、低阻值接觸，如：歐姆接觸，如同圖4C所示。絕緣層76的材料可以是二氧化矽、AlN、五氧化二鉭（Ta₂ O₅ ）、二氧化鈦（TiO₂ ）、二氧化鉿（HfO₂ ）、二氧化鋯（ZrO₂ ）、三氧化二鋁（Al₂ O₃ ）、氧化鑭（La₂ O₃ ）、三氧化二鐠（Pr₂ O₃ ）或其他高介電系數（high-k）的絕緣材料。舉例來說，可以先在阻障層70與穿孔78中形成一均勻厚度的絕緣層，然後以回蝕刻（etch back）的方式，使得絕緣層只有殘留在穿孔78的側壁79上。

步驟88是在阻障層70上的預定位置與穿孔78中，形成歐姆電極74，如同圖4D所示。歐姆電極74跟阻障層70形成歐姆接觸，也跟穿孔78底部77曝露的傳導層66形成歐姆接觸。歐姆電極74的材料可以是鈦（Titanium，Ti）、鋁（Aluminum，Al）、鎳（nickel，Ni）、金（gold，Au）數種金屬的合金、或是數個金屬層堆疊而成。

步驟90是於阻障層70上的預定位置形成蕭特基電極72，蕭特基電極72跟阻障層70形成蕭特基接觸，結果如同圖2所示。蕭特基電極72的材料可以是耐火金屬（refractory metal）或是其化合物，像是鉭（tantalum，Ta）、氮化鉭（tantalum nitride，TaN）、氮化鈦（titanium nitride，TiN）、鎢（tungsten，W）、或是矽化鎢（tungsten silicide，WSi₂ ）、鎳（nickel，Ni）、金（gold，Au）、鉑（platinum，Pt）、數種金屬的合金、或是數個金屬層堆疊而成。在ㄧ實施例中，蕭特基電極的材料與歐姆電極的材料可為相同材料，如氮化鈦。例如可先形成氮化鈦於阻障層70的預定位置上及穿孔78中，經退火製程(Annealing process)而與半導體層形成歐姆接觸，再形成氮化鈦於阻障層70的預定位置上，而與半導體層形成蕭特基接觸。

圖3的製作方法80中，是先形成歐姆電極74（步驟88），然後才形成蕭特基電極72（步驟90），但本發明並不限於此。在另一個實施例中，製作方法80中的步驟88與90可相互對調，也就是蕭特基電極72的形成早於歐姆電極74的形成。圖4E顯示蕭特基電極72已形成而歐姆電極74尚未形成時，蕭特基二極體60的剖面圖。

圖5為依據本發明所實施的一蕭特基二極體30。圖5之蕭特基二極體30與圖2之蕭特基二極體60彼此相同或類似之處，可透過先前之說明而得知，不再重述。

相較於圖2之蕭特基二極體60，圖5之蕭特基二極體30額外多了穿孔32，其穿透了通道層68與阻障層70。跟穿孔78類似的，在相對的一上視圖中，穿孔32可能具有一圓形圖案，也可能具有一矩形圖案，或是具有一任意圖案。

穿孔32的側壁33上，覆蓋有絕緣層34。絕緣層34的材料可以跟絕緣層76的材料一樣。舉例來說，絕緣層34與絕緣層76經歷完全相同的製程而產生。

蕭特基電極36可以是一金屬層，形成於穿孔32中以及部份的阻障層70上。在圖5中，蕭特基電極36完全填滿穿孔32。在另一實施例，蕭特基電極36是順應地在穿孔32表面形成一金屬層，沒有填滿穿孔32。該金屬層可以是厚度一致，或是形成於阻障層70上的金屬層較形成於穿孔32內的厚或薄。蕭特基電極36跟阻障層70之間形成具有整流效果的蕭特基接面。在穿孔32的底部31，蕭特基電極36跟傳導層66之間形成具有整流效果的另一蕭特基接面。蕭特基電極36的材料可以跟蕭特基電極72的材料一樣。

圖5之蕭特基二極體30顯示在蕭特基二極體30導通時，亦至少有兩個電流路徑Pth4與Pth5。如同圖5所示，電流路徑Pth4從蕭特基電極36開始，依序經過了阻障層70、二維電子氣69、阻障層70、抵達歐姆電極74。電流路徑Pth5從蕭特基電極72開始，透過了穿孔32底部31，橫向地經過傳導層66、抵達穿孔78中的歐姆電極74。當蕭特基二極體30處於大電流操作時，電流可以分散至電流路徑Pth4與Pth5，減少電流壅擠、避免電流崩塌等引起的耗能或失效現象發生的機會，降低蕭特基二極體30之內部等效電阻。

絕緣層34形成於穿孔32之側壁33及蕭特基電極36之間，用於防止蕭特基電極36透過側壁33直接跟阻障層70或通道層68接觸，造成二維電子氣69之電流路徑Pth4短路。基於蕭特基電極36不直接與穿孔32之側壁33接觸之目的，但本發明並不限於此，其它可達成此目的替代實施例亦在本發明之範疇，例如絕緣層34亦可以空穴取代之，亦即蕭特基電極36與穿孔32側壁之間存在ㄧ間距，以達到蕭特基電極36不直接接觸穿孔32之側壁33之目的。

圖6顯示蕭特基二極體30之一種製作方法40。圖7A到7D分別為蕭特基二極體30在製作方法40之不同階段時的剖面圖。圖6之製作方法40與圖3之製作方法80彼此相同或類似之處，可透過先前之說明而得知，不再重述。圖7A為於步驟82完成後的剖面圖；圖7B對應到步驟42完成後的剖面圖；圖7C對應到步驟86完成後的剖面圖；而圖7D對應到步驟88完成後的剖面圖。

圖6以步驟42與44分別取代圖3的步驟84與90。步驟42是去除掉選擇區域中的阻障層70與通道層68，以同時形成穿孔78與32，如同圖7B所示。參照圖7C，步驟86是在穿孔78及32的側壁79及33上形成絕緣層76及34，用來防止歐姆電極74透過側壁79，跟阻障層70或通道層68之間形成接觸，例如漏電流接觸、低阻值接觸，如：歐姆接觸；以及防止蕭特基電極36透過側壁33，跟阻障層70或通道層68之間形成接觸，例如：蕭特基接觸。絕緣層34的材料及形成方式如同絕緣層76的材料及形成方式，不再重述。接著，於步驟88及44分別形成歐姆電極74及蕭特基電極36於阻障層70上的預定位置及穿孔78與32中，歐姆電極74跟阻障層70與穿孔70底部77之傳導層66都形成歐姆接觸，而蕭特基電極36跟阻障層70與穿孔32底部31之傳導層66都形成蕭特基接觸，如同圖5所示。

圖6的製作方法40中，是先形成歐姆電極74，然後才形成蕭特基電極36，但本發明並不限於此。在另一個實施例中，製作方法40中的步驟88與44可相互對調，也就是蕭特基電極36的形成早於歐姆電極74的形成。圖7E顯示蕭特基電極36已形成而歐姆電極74尚未形成時，蕭特基二極體30的剖面圖。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、30、60‧‧‧蕭特基二極體

12、62‧‧‧基底

14、64‧‧‧緩衝結構

16、68‧‧‧通道層

17、69‧‧‧二維電子氣

18、70‧‧‧阻障層

20、36、72‧‧‧蕭特基電極

22、74‧‧‧歐姆電極

31、77‧‧‧底部

32、78‧‧‧穿孔

33、79‧‧‧側壁

34、76‧‧‧絕緣層

40、80‧‧‧製作方法

42、44、82、84、86、88、90‧‧‧步驟

66‧‧‧傳導層

Pth1、Pth2、Pth3、Pth4、Pth5‧‧‧電流路徑

圖1為習知的一蕭特基二極體的剖面圖。

圖2為依據本發明所實施的一蕭特基二極體。

圖3顯示圖2之蕭特基二極體的一種製作方法。

圖4A到4E分別為圖2之蕭特基二極體在製作的不同階段時的剖面圖。

圖5為依據本發明所實施的另一蕭特基二極體。

圖6顯示圖5之蕭特基二極體的一種製作方法。

圖7A到7E分別為圖5之蕭特基二極體在製作的不同階段時的剖面圖。

60‧‧‧蕭特基二極體

62‧‧‧基底

64‧‧‧緩衝結構

66‧‧‧傳導層

68‧‧‧通道層

69‧‧‧二維電子氣

70‧‧‧阻障層

72‧‧‧蕭特基電極

74‧‧‧歐姆電極

76‧‧‧絕緣層

77‧‧‧底部

78‧‧‧穿孔

79‧‧‧側壁

Pth2、Pth3‧‧‧電流路徑

Claims (10)

1. 一種蕭特基二極體(Schottky Barrier Diode)，包含有：一第一半導體層以及一第二半導體層，形成於一基底上；一緩衝結構，形成於該基底與該第一半導體層之間；一第三半導體層，形成該第一半導體層與該緩衝結構之間，其中該第三半導體層為N型摻雜；一第一穿孔，至少穿透該第二半導體層與該第一半導體層；以及一蕭特基電極以及一歐姆電極，分隔地形成於該第二半導體層之上，該歐姆電極亦形成於該第一穿孔之中；其中，該歐姆電極電性連接至該第二半導體層，並透過該第一穿孔，電性連接至該第三半導體層。
2. 如申請專利範圍第1項之該蕭特基二極體，其中，該第一穿孔包含有一側壁，覆蓋有一絕緣層。
3. 如申請專利範圍第1項之該蕭特基二極體，其中，該第一半導體層以及一第二半導體層之間形成有一異質接面，可導致一二維電子氣；當該蕭特基二極體導通時，藉由該二維電子氣形成一第一電流路徑，以及藉由該N型摻雜的該第三半導體層形成一第二電流路徑。
4. 如申請專利範圍第1項之該蕭特基二極體，另包含有： 一第二穿孔，至少穿透該第二半導體層與該第一半導體層，其中，該蕭特基電極形成於該第二穿孔之中，且與該第三半導體層形成一蕭特基接觸。
5. 如申請專利範圍第4項之該蕭特基二極體，其中，該第二穿孔包含有一側壁，覆蓋有一絕緣層。
6. 一種蕭特基二極體之製造方法，包含有下列步驟：於一基底上依序形成一緩衝結構、一第三半導體層、一第一半導體層及一第二半導體層，其中該第三半導體層為N型摻雜；圖案化該第一半導體層以及該第二半導體層，以形成一第一穿孔，該第一穿孔穿透該第一半導體層與該第二半導體層，且包含有一側壁；形成一蕭特基電極，於該第二半導體層上；以及形成一歐姆電極，於該第二半導體層上以及該第一穿孔之中，其中該歐姆電極不直接與該第一穿孔的該側壁接觸；其中，該歐姆電極電性連接至該第二半導體層，並透過該第一穿孔，電性連接至該第三半導體層。
7. 如申請專利範圍第6項之該製造方法，其中，形成該歐姆電極之前，該製造方法包含有下列步驟：形成一絕緣層，覆蓋該第一穿孔之該側壁；其中，該歐姆電極無法透過該側壁與該第一半導體層以及該第二半導體層形成歐姆接觸。
8. 如申請專利範圍第7項之該製造方法，其中，圖案化該第一半導體層以及該第二半導體層之該步驟，更包含形成一第二穿孔，其中該蕭特基電極位於該第二半導體層上以及該第二穿孔之中。
9. 如申請專利範圍第8項之該製造方法，其中，該第二穿孔包含有一側壁，且於形成該蕭特基電極之前，該製造方法包含有下列步驟：形成一絕緣層，覆蓋該第二穿孔之該側壁。
10. 如申請專利範圍第6項之該製造方法，其中，該第一半導體層以及該第二半導體層之間形成有一異質接面，可導致一二維電子氣；當該蕭特基二極體導通時，藉由該二維電子氣形成一第一電流路徑，以及藉由該N型摻雜的該第三半導體層形成一第二電流路徑。

Images