TWI680463B - 移位暫存裝置與顯示裝置 - Google Patents

移位暫存裝置與顯示裝置 Download PDF

Info

Publication number
TWI680463B
TWI680463B TW108104637A TW108104637A TWI680463B TW I680463 B TWI680463 B TW I680463B TW 108104637 A TW108104637 A TW 108104637A TW 108104637 A TW108104637 A TW 108104637A TW I680463 B TWI680463 B TW I680463B
Authority
TW
Taiwan
Prior art keywords
pull
shift register
transistor
signal
terminal
Prior art date
Application number
TW108104637A
Other languages
English (en)
Other versions
TW202030738A (zh
Inventor
林煒力
Wei-Li Lin
Original Assignee
友達光電股份有限公司
Au Optronics Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司, Au Optronics Corporation filed Critical 友達光電股份有限公司
Priority to TW108104637A priority Critical patent/TWI680463B/zh
Priority to CN201910832250.4A priority patent/CN110459163B/zh
Application granted granted Critical
Publication of TWI680463B publication Critical patent/TWI680463B/zh
Publication of TW202030738A publication Critical patent/TW202030738A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本發明提供一種移位暫存裝置，包括多級彼此串接在一 起的移位暫存器。第n級移位暫存器根據第n個時脈信號輸出掃描信號。驅動電晶體受控於驅動信號，並接收第n個時脈信號以輸出第n級移位暫存器的掃描信號。上拉電路受控於驅動信號，並且在第n個時脈信號的致能時間中，基於參考高電壓開始上拉第(n+2)級移位暫存器的驅動信號。下拉控制電晶體控制上拉電路停止輸出給第(n+2)級移位暫存器的驅動信號。上拉控制電晶體受控於第(n-2)級移位暫存器的掃描信號，並耦接上拉電路與參考低電壓，其中n為大於或等於3的整數。一種顯示裝置亦被提出。

Description

移位暫存裝置與顯示裝置
本發明是有關於一種顯示面板驅動技術，且特別是有關於一種移位暫存裝置與顯示裝置。
隨著顯示面板技術的發展，窄邊框顯示螢幕已經成為目前的主流產品。現有的顯示面板可以利用一種閘極驅動電路基板技術(gate on array,GOA)，藉由將驅動電路整合到顯示面板的玻璃基板上以減少面積。
但另一方面來說，同樣的顯示面板可能會應用在不同系列的產品，因此可能需要具備搭配不同的時序設定的靈活度，例如對掃描線進行預充電的驅動時序或是非預充電的驅動時序。為了同時滿足這兩種驅動時序，驅動電路的設計上就需要額外小心。例如，現有技術中彼此間具有連動關係的移位暫存器可能因為驅動信號浮動造成漏電流問題。如何抑制漏電流就變成一個待解決的問題。
本發明提供一種移位暫存裝置與顯示裝置，能夠降低移位暫存裝置的漏電流並增加移位暫存器的驅動能力與穩定性。
本發明的實施例提供一種配置於顯示面板的基板上的移位暫存裝置，移位暫存裝置包括多級彼此串接在一起的移位暫存器。這些移位暫存器會根據多個時脈信號分別輸出掃描信號至顯示面板，其中第n級移位暫存器根據第n個時脈信號輸出掃描信號，且包括驅動電晶體、上拉電路、下拉控制電晶體與上拉控制電晶體。驅動電晶體受控於驅動信號，其第一端接收第n個時脈信號，其第二端輸出第n級移位暫存器的掃描信號。上拉電路受控於驅動信號並耦接參考高電壓，用以輸出給第(n+2)級移位暫存器的驅動信號，其中上拉電路用以在第n個時脈信號的致能時間中基於參考高電壓開始上拉第(n+2)級移位暫存器的驅動信號。下拉控制電晶體耦接上拉電路且受控於第(n+4)級移位暫存器的掃描信號，用以控制上拉電路停止輸出給第(n+2)級移位暫存器的驅動信號。上拉控制電晶體受控於第(n-2)級移位暫存器的掃描信號，其第一端耦接上拉電路，其第二端耦接參考低電壓，其中n為大於或等於3的整數。
在本發明的一實施例中，在上述的移位暫存裝置中，當這些時脈信號的致能時間彼此不重疊時，上拉控制電晶體被控制以使上拉電路在第(n+1)個時脈信號的致能時間中保持第(n+2)級 移位暫存器的驅動信號被上拉後的電壓準位。
在本發明的一實施例中，上述的移位暫存裝置的上拉電路包括受控於驅動信號的第一上拉電晶體，其第一端耦接參考高電壓，其第二端提供啟動電壓，以及第二上拉電晶體。第二上拉電晶體的閘極端耦接第一上拉電晶體的第二端與上拉控制電晶體的第一端，且接收啟動電壓，其第一端與其閘極端耦接在一起或者其第一端耦接參考高電壓，以及其第二端輸出給第(n+2)級移位暫存器的驅動信號。
在本發明的一實施例中，上述的移位暫存裝置中的上拉控制電晶體的尺寸不同於第一上拉電晶體的尺寸。
在本發明的一實施例中，上述的移位暫存裝置中的上拉控制電晶體的通道寬度大於第一上拉電晶體的通道寬度。
在本發明的一實施例中，在上述的移位暫存裝置中，在第(n+1)個時脈信號的致能時間中，上拉控制電晶體被關閉，且第一上拉電晶體與第二上拉電晶體被導通，第(n+2)級移位暫存器的驅動信號持續被參考高電壓上拉。
在本發明的一實施例中，上述的移位暫存裝置的第n級移位暫存器還包括下拉電路。下拉電路耦接於參考低電壓與驅動電晶體的第二端之間且受控於第(n+4)級移位暫存器的掃描信號，用以下拉第n級移位暫存器的掃描信號。
在本發明的一實施例中，上述的移位暫存裝置的下拉電路包括第一下拉電晶體與第二下拉電晶體。第一下拉電晶體受控 於第(n+4)級移位暫存器的掃描信號，其第一端耦接驅動電晶體的閘極端，其第二端耦接參考低電壓。第二下拉電晶體受控於第(n+4)級移位暫存器的掃描信號，其第一端耦接驅動電晶體的第二端，其第二端耦接參考低電壓。
在本發明的一實施例中，上述的移位暫存裝置，還包括第一穩壓電路與第二穩壓電路。第一穩壓電路與第二穩壓電路耦接驅動電晶體的第二端且接收驅動訊號，其中第一穩壓電路與第二穩壓電路用以根據驅動訊號穩壓第n級移位暫存器的掃描信號。
在本發明的一實施例中，在上述的移位暫存裝置中，在第(n-2)個時脈信號的致能時間中，驅動信號從第一準位被改變至第二準位，其中第二準位大於第一準位；在第(n-1)個時脈信號的致能時間中，驅動信號被保持在不小於第二準位的狀態；以及在第n個時脈信號的致能時間中，驅動信號被改變至第三準位，其中第三準位大於第二準位。
在本發明的一實施例中，上述的移位暫存裝置，其中參考高電壓為直流高電壓。
本發明的一實施例提供一種顯示裝置，包括顯示面板與移位暫存裝置。移位暫存裝置包括多級彼此串接在一起的移位暫存器，根據多個時脈信號分別輸出掃描信號至顯示面板，其中第n級移位暫存器根據第n個時脈信號輸出掃描信號，且包括驅動電晶體、上拉電路、下拉控制電晶體與上拉控制電晶體。驅動電晶 體受控於驅動信號，其第一端接收第n個時脈信號，其第二端輸出第n級移位暫存器的掃描信號。上拉電路受控於驅動信號並耦接參考高電壓，用以輸出給第(n+2)級移位暫存器的驅動信號，其中上拉電路用以在第n個時脈信號的致能時間中基於參考高電壓開始上拉第(n+2)級移位暫存器的驅動信號。下拉控制電晶體耦接上拉電路且受控於第(n+4)級移位暫存器的掃描信號，用以控制上拉電路停止輸出給第(n+2)級移位暫存器的驅動信號。上拉控制電晶體受控於第(n-2)級移位暫存器的掃描信號，其第一端耦接上拉電路，其第二端耦接參考低電壓，其中n為大於或等於3的整數。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧顯示裝置
110‧‧‧移位暫存裝置
120‧‧‧顯示面板
130‧‧‧上拉電路
140‧‧‧下拉電路
150‧‧‧第一穩壓電路
160‧‧‧第二穩壓電路
C‧‧‧電容
DT‧‧‧驅動電晶體
G1~G(N)‧‧‧掃描信號
HC1~HCN‧‧‧時脈信號
LC1‧‧‧第一穩壓時脈信號
LC2‧‧‧第二穩壓時脈信號
SR1~SRN、300、300’‧‧‧移位暫存器
ST(n)‧‧‧啟動電壓
T1‧‧‧第一上拉電晶體
T2‧‧‧第二上拉電晶體
T3‧‧‧上拉控制電晶體
T4‧‧‧下拉控制電晶體
T5‧‧‧第一下拉電晶體
T6‧‧‧第二下拉電晶體
T7~T12、T13~T18‧‧‧電晶體
Q(1)~Q(N)‧‧‧驅動信號
VGH‧‧‧參考高電壓
VSS‧‧‧參考低電壓
V1、V2、V21、V3‧‧‧電壓準位
圖1是依照本發明一實施例的顯示裝置的示意圖。
圖2是依照本發明一實施例的第n級移位暫存器的電路簡圖。
圖3是依照本發明另一實施例的第n級移位暫存器的電路圖。
圖4是依照本發明一實施例的第n級移位暫存器的運作時序圖。
圖5是依照本發明另一實施例的第n級移位暫存器的運作時 序圖。
圖6是依照本發明另一實施例的第n級移位暫存器的電路圖。
圖1是依照本發明一實施例的顯示裝置的示意圖。請參照圖1，顯示裝置100至少包括移位暫存裝置110與顯示面板120。移位暫存裝置110可利用閘極驅動電路基板技術(gate on array,GOA)直接形成於顯示面板120的玻璃基板上，用以序列提供掃描信號G(n)至顯示面板120內的多條掃描線。移位暫存裝置110內具有多級電路架構實質上相同且彼此串接在一起的移位暫存器SR1~SRN。這些移位暫存器SR1~SRN會根據多個時脈信號HC1~HCN分別輸出對應的掃描信號G1~G(N)至顯示面板120。舉例來說，第n級移位暫存器是根據時脈信號HC(n)輸出掃描信號G(n)，其中掃描信號G(n)的上升緣會實質地對齊對應的時脈信號HC(n)的上升緣。
在下文會進一步描述每一級移位暫存器SR1~SRN之各元件間的耦接關係及運作原理。
圖2是依照本發明一實施例的第n級移位暫存器的電路簡圖。請搭配圖1參照圖2，圖2的實施例描述圖1的第n級移位暫存器SR(n)的電路結構與其運作原理，n為大於或等於3的整數。圖1中的其餘移位暫存器的電路結構與其運作原理皆與圖2的實 施例類似，因此不再加以贅述。
在圖2中，第n級移位暫存器SR(n)至少包括驅動電晶體DT、上拉電路130、上拉控制電晶體T3與下拉控制電晶體T4。在本實施例中，上拉電路130是由第一上拉電晶體T1與第二上拉電晶體T2所構成。驅動電晶體DT受控於本級的驅動信號Q(n)，其閘極從第(n-2)級移位暫存器SR(n-2)接收驅動信號Q(n)，且第一端接收該第n個時脈信號HC(n)，第二端輸出對應的第n級掃描信號G(n)。上拉電路130受控於驅動信號Q(n)並耦接參考高電壓VGH。上拉電路130會輸出給第(n+2)級移位暫存器SR(n+2)的驅動信號Q(n+2)並且在第n個時脈信號HC(n)的致能時間中基於參考高電壓VGH開始上拉驅動信號Q(n+2)。參考高電壓VGH例如為直流高電壓。
下拉控制電晶體T4耦接上拉電路130且受控於第(n+4)級移位暫存器的掃描信號G(n+4)。下拉控制電晶體T4可以控制上拉電路130停止輸出給第(n+2)級移位暫存器SR(n+2)的驅動信號Q(n+2)。上拉控制電晶體T3受控於第(n-2)級移位暫存器SR(n-2)的掃描信號G(n-2)，其第一端耦接上拉電路130，其第二端耦接參考低電壓VSS。
在本實施例中，在上拉電路130中，第一上拉電晶體T1受控於驅動信號Q(n)，其第一端耦接參考高電壓VGH，其第二端提供啟動電壓ST(n)。第二上拉電晶體T2的第一端與閘極端耦接在一起，並且還耦接第一上拉電晶體T1的第二端以接收啟動電壓 ST(n)。第二上拉電晶體T2的閘極端還耦接上拉控制電晶體T3的第一端。第二上拉電晶體T2的第二端輸出給第(n+2)級移位暫存器SR(n+2)的驅動信號Q(n+2)。
特別說明的是，上拉控制電晶體T3的尺寸會不同於第一上拉電晶體T1的尺寸。例如，上拉控制電晶體T3的通道寬度會大於第一上拉電晶體T1的通道寬度。如此一來，當第一上拉電晶體T1與上拉控制電晶體T3同時導通的時候，啟動電壓ST(n)會被參考低電壓VSS下拉而維持在參考低電壓VSS的電壓準位，因此第二上拉電晶體T2不會提早被導通。
圖3是依照本發明另一實施例的第n級移位暫存器的電路圖。圖3的第n級移位暫存器300可適用於圖2的第n級移位暫存器SR(n)。移位暫存器300還包括下拉電路140、第一穩壓電路150與第二穩壓電路160。
下拉電路140耦接於參考低電壓VSS與驅動電晶體DT的第二端之間。下拉電路140會受控於該第(n+4)級移位暫存器的掃描信號G(n+4)，用以下拉第n級移位暫存器300的掃描信號G(n)。
下拉電路140包括第一下拉電晶體T5與第二下拉電晶體T6。第一下拉電晶體T5受控於第(n+4)級移位暫存器的掃描信號G(n+4)，其第一端耦接驅動電晶體DT的閘極端，其第二端耦接參考低電壓VSS。第二下拉電晶體T6也受控於第(n+4)級移位暫存器的掃描信號G(n+4)，其第一端耦接驅動電晶體DT的第二端， 其第二端也耦接參考低電壓VSS。
第一穩壓電路150包括多個電晶體T7~T12。電晶體T7的第一端與閘極端耦接在一起，並且接收第一穩壓時脈信號LC1。電晶體T8耦接於電晶體T7的第二端與參考低電壓VSS之間，並且受控於驅動信號Q(n)。電晶體T9的第一端與閘極端分別耦接電晶體T7的第一端與第二端，電晶體T9的第二端串接電晶體T10。電晶體T10的另一端則耦接參考低電壓VSS，其中電晶體T10的閘極端同樣接收驅動信號Q(n)。電晶體T11與電晶體T12都受控於電晶體T9的第二端的電壓準位，並且其第二端都耦接參考低電壓VSS。但是電晶體T11的第一端接收驅動信號Q(n)，電晶體T12的第一端耦接驅動電晶體DT的第二端以接收掃描信號G(n)，同時耦接電容C，而電容C的另一端接收驅動信號Q(n)。也就是說，電容C兩端的電位差會反應驅動信號Q(n)與掃描信號G(n)之間的電位差。當電晶體T12導通時，掃描信號G(n)會被下拉至參考低電壓VSS。
第二穩壓電路160包括多個電晶體T13~T18。第二穩壓電路160的電路結構與第一穩壓電路150類似。電晶體T13的第一端與閘極端耦接在一起，並且接收第二穩壓時脈信號LC2。電晶體T14耦接於電晶體T13的第二端與參考低電壓VSS之間，並且受控於驅動信號Q(n)。電晶體T15的第一端與閘極端分別耦接電晶體T13的第一端與第二端，電晶體T15的第二端串接電晶體T16。電晶體T16的另一端則耦接參考低電壓VSS，其中電晶體 T16的閘極端同樣接收驅動信號Q(n)。電晶體T17與電晶體T18的閘極端都耦接電晶體T15的第二端與電晶體T16的第一端之間，並且電晶體T17與電晶體T18的第二端都耦接參考低電壓VSS。電晶體T17的第一端接收驅動信號Q(n)。電晶體T18的第一端則耦接驅動電晶體DT的第二端。當電晶體T18導通時，掃描信號G(n)會被下拉至參考低電壓VSS。
進一步來說，第一穩壓電路150與第二穩壓電路160都耦接驅動電晶體DT的第二端且接收驅動訊號Q(n)。第一穩壓電路150與第二穩壓電路160可以根據第一穩壓時脈信號LC1與第二穩壓時脈信號LC2相互交替運作，以根據驅動訊號Q(n)穩壓掃描信號G(n)。
圖4是依照本發明一實施例的第n級移位暫存器的運作時序圖。請同時參照圖1、圖3與圖4，在本實施例中，移位暫存裝置110所提供的掃描信號G(n)可以被設定成對顯示面板120中的掃描線進行預充電或是不對這些掃描線預充電。然而在圖4的實施例中，移位暫存裝置110所提供的掃描信號G(n)是以不對顯示面板120進行預充電的時序為例，並且圖4僅以第3級移位暫存器SR3作為說明(n=3)。另外補充，本說明書中的電晶體都是以NMOS電晶體的方式實施，因此信號的邏輯高準位(High或1)表示可致能。但本發明並不限制電晶體的實施方式。
由於在本實施例中，顯示面板120的驅動方式是非預充電模式，因此圖4中顯示的這些時脈信號HC1~HC6的致能時間彼 此之間不重疊，移位暫存裝置110所提供的掃描信號G(1)~G(6)的致能時間彼此之間也不重疊。
在時脈信號HC1的致能時間中，即時間t1~t2，第1級移位暫存器SR1被致能，輸出的掃描信號G(1)也處於致能狀態，並且驅動信號Q(3)從低準位，如圖4所標示的電壓準位V1，被改變至高準位，如圖4所標示的電壓準位V2。相應地，第3級移位暫存器SR3中的第一上拉電晶體T1與上拉控制電晶體T3被導通。因為第一上拉電晶體T1的尺寸小於上拉控制電晶體T3的尺寸，所以即使兩者同時導通，第二上拉電晶體T2的閘極端上的啟動電壓ST(3)仍會被參考低電壓VSS下拉，造成第二上拉電晶體T2不導通。
在時脈信號HC2的致能時間中(時間t2~t3)，上拉控制電晶體T3被掃描信號G(1)關閉，驅動信號Q(3)被保持在不小於電壓準位V2的電壓準位V21(在本實施例中，電壓準位V21大於電壓準位V2)，第一上拉電晶體T1仍舊維持導通，第二上拉電晶體T2的閘極端開始被參考高電壓VGH充電，但此時啟動電壓ST(3)仍未超過第二上拉電晶體T2的臨界電壓，第二上拉電晶體T2還是處在關閉狀態。
在時脈信號HC3的致能時間中(時間t3~t4)，上拉控制電晶體T3維持關閉，第一上拉電晶體T1維持導通，啟動電壓ST(3)被參考高電壓VGH充電到高準位狀態而導通第二上拉電晶體T2。導通的第二上拉電晶體T2會根據啟動電壓ST(3)開始上拉第5級 移位暫存器SR5的驅動信號Q(5)。如圖4顯示，驅動信號Q(5)開始從低準位(電壓準位V1)被上拉到高準位(電壓準位V2)。
在這段時間中，時脈信號HC3處於高準位狀態，驅動電晶體DT所輸出的掃描信號G(3)也是位於高準位狀態，驅動信號Q(3)被耦合到更高的電壓準位，如圖4所標示的電壓準位V3。另外，第5級移位暫存器SR5中的第一上拉電晶體T1與上拉控制電晶體T3會分別被驅動信號Q(5)與掃描信號G(3)導通，請參考上面關於時間t1~t2的實施說明。
在時脈信號HC4的致能時間中(時間t4~t5)，上拉控制電晶體T3維持關閉，驅動信號Q(3)的電壓準位降低，回到電壓準位V21，第一上拉電晶體T1維持導通。啟動電壓ST(3)會被參考高電壓VGH維持在高準位狀態，第二上拉電晶體T2保持導通，因此驅動信號Q(5)不會處在浮動狀態(Floating)，而是由啟動電壓ST(3)繼續維持在高準位狀態。
直到時間t7(第7級掃描信號G(7)的上升緣)，下拉電路140以及下拉控制電晶體T4被掃描信號G(7)致能。下拉控制電晶體T4被導通後，啟動電壓ST(3)會被參考低電壓VSS下拉，以關閉第二上拉電晶體T2。另外，驅動信號Q(3)被切換回電壓準位V1。下拉電路140中的第一下拉電晶體T5與第二下拉電晶體T6被導通後，驅動電晶體DT也會對應地被關閉，掃描信號G(3)被穩定在參考低電壓VSS。
簡言之，對第3級移位暫存器SR3來說，驅動信號Q(3) 和掃描信號G(3)會控制第3級移位暫存器SR3輸出驅動信號Q(5)給下兩級移位暫存器SR5，如此類推。在時脈信號HC1的致能時間中，驅動信號Q(3)從第一準位(例如電壓準位V1)被改變至第二準位(例如電壓準位V2)，其中第二準位大於第一準位。在時脈信號HC2的致能時間中，驅動信號Q(3)被保持在不小於第二準位的狀態(例如電壓準位V21)；在時脈信號HC3的致能時間中，驅動信號Q(3)被改變至第三準位(例如電壓準位V3)，其中第三準位大於第二準位；在時脈信號HC4至時脈信號HC6的致能時間(時間t4~t7)中，驅動信號Q(3)從第三準位被切換至不小於第二準位的電壓準位(例如回到電壓準位V21)；在第(n+4)級移位暫存器的掃描信號G(7)的致時能時間中，驅動信號Q(3)被切換回第一準位。
在此說明的是，在本實施例中，當這些時脈信號HC1~HCN的致能時間彼此不重疊並且第n級移位暫存器會輸出給第n+2級移位暫存器的驅動信號Q(n+2)時，對第n級移位暫存器來說，在時脈信號HC(n)的致能時間中，驅動信號Q(n+2)被預充電，在時脈信號HC(n+1)的致能時間中，上拉控制電晶體T3被控制以使上拉電路130能夠保持驅動信號Q(n+2)被上拉後的電壓準位。在這段時間中，驅動信號Q(n+2)能夠繼續被充電而不是處在浮動狀態，因此第二上拉電晶體T2的第一端與第二之間的跨電壓(汲極-源極間電壓，VDS)可以有效下降，能夠降低漏電流並且增加移位暫存器的驅動力。
圖5是依照本發明另一實施例的第n級移位暫存器的運作時序圖。請同時參照圖1、圖3與圖5，在本實施例中，移位暫存裝置110所提供的掃描信號G(n)被設定成對顯示面板120中的掃描線進行預充電。以下同樣以第3級移位暫存器SR3作為說明(n=3)。
由於要對顯示面板120中的掃描線進行預充電，圖5中的這些時脈信號HC1~HC6的致能時間會有部分重疊。同樣地，因為掃描信號G(n)的上升緣實質地對齊對應的時脈信號HC(n)的上升緣，所以掃描信號G(1)~G(6)的致能時間也會有部分重疊。在本實施例中，第n個時脈信號HC(n)與下一個時脈信號HC(n+1)有1/2的致能時間重疊。
如圖5所示，在時間t9~時間t10，在第3級移位暫存器SR3中，上拉控制電晶體T3處於關閉狀態且上拉電路130被致能，驅動信號Q(5)的電壓準位被預充到高準位，直到時間t12，其中，在時間t10~時間t11，由於掃描信號G(5)是處於致能準位，驅動信號Q(5)被耦合到更高的電壓準位。
根據圖4與圖5的實施例，藉由改變時脈信號HC1~HCN的時序，移位暫存器300可以對顯示面板110的掃描線進行預充電或是非預充電的驅動。尤其在非預充電的驅動方式中，由移位暫存器300組成的移位暫存裝置110能夠避免內部的驅動信號Q(n)處在浮動的狀態，有效的降低漏電流。
圖6是依照本發明另一實施例的第n級移位暫存器的電 路圖。圖6的第n級移位暫存器300’可適用於圖2的第n級移位暫存器SR(n)並與圖3的第n級移位暫存器300相似。移位暫存器300’與移位暫存器300的差別在於上拉電路130的內部結構略有差異。
在圖6的實施例中，第二上拉電晶體T2的第一端與閘極端沒有耦接在一起，第一端是耦接第一上拉電晶體T1的第一端以接收參考高電壓VGH。其餘的電路架構以及相關的驅動方式，本領域具有通常知識者可從上面的說明獲致足夠的教示、建議與實施說明，因此不再贅述。
綜上所述，本發明的移位暫存裝置藉由另外引入參考高電壓，讓上拉電路可以根據參考高電壓來保持移位暫存器的驅動訊號的電壓準位，避免有浮動的空窗期。因此能夠降低移位暫存裝置的漏電流並增加移位暫存器的驅動能力與穩定性。本發明提出的顯示裝置可採用上述的移位暫存裝置，以提升掃描信號的穩定度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (12)

  1. 一種移位暫存裝置，包括：多級彼此串接在一起的移位暫存器，根據多個時脈信號輸出多個掃描信號至一顯示面板，其中第n級移位暫存器根據第n個時脈信號輸出該掃描信號，且包括：一驅動電晶體，其閘極端接收一驅動信號，其第一端接收該第n個時脈信號，其第二端輸出該第n級移位暫存器的掃描信號；一上拉電路，受控於該驅動信號並耦接一參考高電壓，用以輸出給第(n+2)級移位暫存器的該驅動電晶體的驅動信號，其中該上拉電路用以在該第n個時脈信號的致能時間中基於該參考高電壓開始上拉該第(n+2)級移位暫存器的驅動信號；一下拉控制電晶體，耦接該上拉電路且受控於第(n+4)級移位暫存器的掃描信號，用以控制該上拉電路停止輸出給該第(n+2)級移位暫存器的驅動信號；以及一上拉控制電晶體，受控於第(n-2)級移位暫存器的掃描信號，其第一端耦接該上拉電路，其第二端耦接一參考低電壓，其中n為大於或等於3的整數。
  2. 如申請專利範圍第1項所述的移位暫存裝置，其中，當該些時脈信號的致能時間彼此不重疊時，該上拉控制電晶體被控制以使該上拉電路在該第(n+1)個時脈信號的致能時間中保持該第(n+2)級移位暫存器的驅動信號被上拉後的電壓準位。
  3. 如申請專利範圍第1項所述的移位暫存裝置，其中該上拉電路包括：一第一上拉電晶體，受控於該驅動信號，其第一端耦接該參考高電壓，其第二端提供一啟動電壓；以及一第二上拉電晶體，其閘極端耦接該第一上拉電晶體的第二端與該上拉控制電晶體的第一端，且接收該啟動電壓，其第一端與其閘極端耦接在一起或者其第一端耦接該參考高電壓，以及其第二端輸出給該第(n+2)級移位暫存器的驅動信號。
  4. 如申請專利範圍第3項所述的移位暫存裝置，其中該上拉控制電晶體的尺寸不同於該第一上拉電晶體的尺寸。
  5. 如申請專利範圍第4項所述的移位暫存裝置，其中該上拉控制電晶體的通道寬度大於該第一上拉電晶體的通道寬度。
  6. 如申請專利範圍第3項所述的移位暫存裝置，其中，在該第(n+1)個時脈信號的致能時間中，該上拉控制電晶體被關閉，且該第一上拉電晶體與該第二上拉電晶體被導通，該第(n+2)級移位暫存器的驅動信號持續被該參考高電壓上拉。
  7. 如申請專利範圍第1項所述的移位暫存裝置，其中該第n級移位暫存器還包括：一下拉電路，耦接於該參考低電壓與該驅動電晶體的第二端之間且受控於該第(n+4)級移位暫存器的掃描信號，用以下拉該第n級移位暫存器的掃描信號。
  8. 如申請專利範圍第7項所述的移位暫存裝置，其中該下拉電路包括：一第一下拉電晶體，受控於該第(n+4)級移位暫存器的掃描信號，其第一端耦接該驅動電晶體的閘極端，其第二端耦接該參考低電壓；以及一第二下拉電晶體，受控於該第(n+4)級移位暫存器的掃描信號，其第一端耦接該驅動電晶體的第二端，其第二端耦接該參考低電壓。
  9. 如申請專利範圍第1項所述的移位暫存裝置，還包括：一第一穩壓電路與一第二穩壓電路，耦接該驅動電晶體的第二端且接收該驅動訊號，其中該第一穩壓電路與該第二穩壓電路用以根據該驅動訊號穩壓該第n級移位暫存器的掃描信號。
  10. 如申請專利範圍第1項所述的移位暫存裝置，其中，在第(n-2)個時脈信號的致能時間中，該驅動信號從一第一準位被改變至一第二準位，其中該第二準位大於該第一準位；在第(n-1)個時脈信號的致能時間中，該驅動信號被保持在不小於該第二準位的狀態；以及在該第n個時脈信號的致能時間中，該驅動信號被改變至一第三準位，其中該第三準位大於該第二準位。
  11. 如申請專利範圍第1項所述的移位暫存裝置，其中該參考高電壓為一直流高電壓。
  12. 一種顯示裝置，包括：一顯示面板；以及一移位暫存裝置，包括多級彼此串接在一起的移位暫存器，根據多個時脈信號分別輸出一掃描信號至該顯示面板，其中第n級移位暫存器根據第n個時脈信號輸出該掃描信號，且包括：一驅動電晶體，其閘極端接收一驅動信號，其第一端接收該第n個時脈信號，其第二端輸出該第n級移位暫存器的掃描信號；一上拉電路，受控於該驅動信號並耦接一參考高電壓，用以輸出給第(n+2)級移位暫存器的該驅動電晶體的驅動信號，其中該上拉電路用以在該第n個時脈信號的致能時間中基於該參考高電壓開始上拉該第(n+2)級移位暫存器的驅動信號；一下拉控制電晶體，耦接該上拉電路且受控於第(n+4)級移位暫存器的掃描信號，用以控制該上拉電路停止輸出給該第(n+2)級移位暫存器的驅動信號；以及一上拉控制電晶體，受控於第(n-2)級移位暫存器的掃描信號，其第一端耦接該上拉電路，其第二端耦接一參考低電壓，其中n為大於或等於3的整數。
TW108104637A 2019-02-12 2019-02-12 移位暫存裝置與顯示裝置 TWI680463B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108104637A TWI680463B (zh) 2019-02-12 2019-02-12 移位暫存裝置與顯示裝置
CN201910832250.4A CN110459163B (zh) 2019-02-12 2019-09-04 移位暂存装置与显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108104637A TWI680463B (zh) 2019-02-12 2019-02-12 移位暫存裝置與顯示裝置

Publications (2)

Publication Number Publication Date
TWI680463B true TWI680463B (zh) 2019-12-21
TW202030738A TW202030738A (zh) 2020-08-16

Family

ID=68490636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108104637A TWI680463B (zh) 2019-02-12 2019-02-12 移位暫存裝置與顯示裝置

Country Status (2)

Country Link
CN (1) CN110459163B (zh)
TW (1) TWI680463B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757981B (zh) * 2020-11-19 2022-03-11 友達光電股份有限公司 驅動電路
TWI770999B (zh) * 2021-05-12 2022-07-11 友達光電股份有限公司 電壓調變電路及其操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150294733A1 (en) * 2013-08-09 2015-10-15 Boe Technology Group Co., Ltd. Shift register cell, shift register, gate driver and display panel
US20170117341A1 (en) * 2015-10-21 2017-04-27 Boe Technology Group Co., Ltd. Array Substrate, Display Panel and Display Device
US20180218660A1 (en) * 2016-05-13 2018-08-02 Boe Technology Group Co., Ltd. Shift register, gate driving circuit and display apparatus
US20190012518A1 (en) * 2016-09-22 2019-01-10 Boe Technology Group Co., Ltd. Fingerprint Identification Panel and A Method for Driving the Same, and Display Apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8068577B2 (en) * 2009-09-23 2011-11-29 Au Optronics Corporation Pull-down control circuit and shift register of using same
TWI497377B (zh) * 2012-07-18 2015-08-21 Au Optronics Corp 用於光感應觸控面板的移位暫存器
CN102982846B (zh) * 2012-07-18 2016-01-20 友达光电股份有限公司 用于光感应触控面板的移位暂存器
TWI539434B (zh) * 2014-08-15 2016-06-21 友達光電股份有限公司 移位暫存器
TWI563514B (en) * 2015-06-05 2016-12-21 Au Optronics Corp Shift register circuit
TWI588699B (zh) * 2015-10-13 2017-06-21 友達光電股份有限公司 感測顯示裝置及其移位暫存器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150294733A1 (en) * 2013-08-09 2015-10-15 Boe Technology Group Co., Ltd. Shift register cell, shift register, gate driver and display panel
US20170117341A1 (en) * 2015-10-21 2017-04-27 Boe Technology Group Co., Ltd. Array Substrate, Display Panel and Display Device
US20180218660A1 (en) * 2016-05-13 2018-08-02 Boe Technology Group Co., Ltd. Shift register, gate driving circuit and display apparatus
US20190012518A1 (en) * 2016-09-22 2019-01-10 Boe Technology Group Co., Ltd. Fingerprint Identification Panel and A Method for Driving the Same, and Display Apparatus

Also Published As

Publication number Publication date
CN110459163A (zh) 2019-11-15
TW202030738A (zh) 2020-08-16
CN110459163B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
US10002675B2 (en) Shift register unit, gate driving circuit and driving method, and display apparatus
EP3214616B1 (en) Goa unit and drive method, goa circuit, and display device
KR102121248B1 (ko) Goa 회로
KR101599351B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR101761414B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
TWI445309B (zh) 閘極位移暫存器及具有該暫存器之顯示裝置
TWI520493B (zh) 移位暫存電路以及削角波形產生方法
US20190066617A1 (en) Shift Register Unit, Gate Driving Circuit and Driving Method Thereof
KR101768485B1 (ko) 쉬프트 레지스터
WO2018153063A1 (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
KR101384283B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100555528B1 (ko) Ａｓｇ 박막 액정 표시 장치 패널의 게이트 라인을구동하는 클럭 신호 및 반전 클럭 신호 전압 레벨을제어하는 레벨 쉬프터 회로 및 전압 레벨 제어 방법
WO2018076665A1 (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
TW201643849A (zh) 感測顯示裝置及其移位暫存器
KR101639496B1 (ko) 시프트 레지스터, 게이트 구동 회로, 어레이 기판, 및 디스플레이 디바이스
WO2017113447A1 (zh) 栅极驱动电路及显示装置
WO2019223336A1 (zh) 显示装置、栅极驱动电路、移位寄存器及其控制方法
KR20090004201A (ko) 액정 표시 장치 및 그의 구동 방법
KR20080081822A (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
TW201535975A (zh) 閘極驅動電路
EP3611719A1 (en) Shift register unit, grating drive circuit and driving method therefor
WO2018161527A1 (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
TWI680463B (zh) 移位暫存裝置與顯示裝置
WO2019033818A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
TWI559276B (zh) 移位暫存電路