TWI678703B - Ｔｄｄｂ滲透電流誘導電熔絲結構及其編程方法 - Google Patents
Ｔｄｄｂ滲透電流誘導電熔絲結構及其編程方法 Download PDFInfo
- Publication number
- TWI678703B TWI678703B TW107125508A TW107125508A TWI678703B TW I678703 B TWI678703 B TW I678703B TW 107125508 A TW107125508 A TW 107125508A TW 107125508 A TW107125508 A TW 107125508A TW I678703 B TWI678703 B TW I678703B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- electric fuse
- redundant
- fuse
- tddb
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000005325 percolation Methods 0.000 title claims description 10
- 230000004044 response Effects 0.000 claims abstract description 21
- 230000015556 catabolic process Effects 0.000 claims abstract description 18
- 230000036962 time dependent Effects 0.000 claims abstract description 13
- 230000008878 coupling Effects 0.000 claims abstract description 11
- 238000010168 coupling process Methods 0.000 claims abstract description 11
- 238000005859 coupling reaction Methods 0.000 claims abstract description 11
- 230000008595 infiltration Effects 0.000 claims abstract description 10
- 238000001764 infiltration Methods 0.000 claims abstract description 10
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000035515 penetration Effects 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 9
- 125000000205 L-threonino group Chemical group [H]OC(=O)[C@@]([H])(N([H])[*])[C@](C([H])([H])[H])([H])O[H] 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000002950 deficient Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101100409194 Rattus norvegicus Ppargc1b gene Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fuses (AREA)
Abstract
一種電熔絲結構，包括：電路，具有可操作地耦接該電路至電源的電熔絲；以及冗餘電路，響應該電熔絲的斷開而可操作地耦接該電源；其中，該電熔絲響應遷移穿過該電熔絲的鄰近該電路的時間相關介電擊穿(TDDB)滲透電流而斷開。本發明還揭示編程這樣的電熔絲結構的方法。
Description
本文中所揭示的發明主題關於自觸發半導體電熔絲。尤其，本文中所述的各種態樣關於時間相關介電擊穿(time-dependent dielectric breakdown；TDDB)滲透電流誘導電熔絲結構及其編程(programming)方法。
傳統上，電可編程熔絲(或電熔絲；e-fuse)被整合於半導體積體電路(integrated circuit；IC)中作為各端子訪問墊(access pad)之間的導電材料(例如，金屬、多晶矽等)鏈(或條)。熔絲的電阻初始為低，且在電路術語中通常被稱為“閉合”。當在第一端子與第二端子之間施加足夠大的電流(Ifuse)時，鏈(link)中的金屬元素被電遷移走或鏈被熱破壞，從而將電熔絲的電阻改變至較高的水平，在電路術語中通常被稱為“斷開(open)”。此技術通常被稱為編程電熔絲。傳統上，通過使用獨立的感測電路來確定熔絲是否已被編程。
在先進技術中，例如，在20奈米節點及以下，通常利用標準鰭式場效電晶體(fin-shaped field effect transistor；FinFET)流程中的後端工藝(back-end-of-line；BEOL)或中間工藝(middle-of-line；MOL)薄金屬膜或通孔(via)結構結合額外的遮罩及製程步驟來形成電熔絲。這些傳統電熔絲使用自對準矽化物材料(也稱為自對準矽化物)。此自對準矽化物完全由通過使用前驅體金屬及退火步驟被轉化為矽化物的矽基材料形成。不過，此自對準矽化物需要高電流水平來編程(或熔斷)該電熔絲。而且，編程(或熔斷)該電熔絲所需的這些高電流水平通常由附加至包含該電熔絲的結構的熔斷電流供應器提供。因此，若在現場的裝置中發生電熔絲電路故障，則該裝置通常需要被退回給製造商進行修理。
本發明揭示時間相關介電擊穿(TDDB)滲透電流誘導電熔絲結構及其編程方法。在本發明的第一態樣中，一種電熔絲結構包括：電路，包括可操作地耦接該電路至電源的電熔絲；以及冗餘電路，響應該電熔絲的斷開而可操作地耦接該電源；其中，該電熔絲響應遷移穿過該電熔絲的鄰近該電路的時間相關介電擊穿(TDDB)滲透電流而斷開。
本發明的第二態樣包括一種編程電熔絲結構的方法，該方法包括：響應遷移穿過電熔絲的鄰近電路的時間相關介電擊穿(TDDB)滲透電流而斷開該電路的該電熔絲，該電熔絲可操作地耦接該電路至電源；以及響應該電熔絲的該斷開而耦接冗餘電路至該電源。
100‧‧‧電熔絲電路
105‧‧‧電源
110‧‧‧電路
115、125‧‧‧電熔絲
120、450、460、470‧‧‧冗餘電路
200、400‧‧‧電熔絲結構
210‧‧‧缺陷點
220、320、420‧‧‧閘極
230、330‧‧‧接觸
240、340、440‧‧‧溝槽矽化物
M1‧‧‧第一金屬層
M2‧‧‧第二金屬層
n‧‧‧數目
V0‧‧‧通孔層或零通孔層
V1‧‧‧第一通孔層
從下面結合附圖所作的關於本發明的各種態樣的詳細說明將更容易理解本發明的這些及其它特徵，該些附圖顯示本發明的各種實施例，其中：第1圖顯示具有含電熔絲電路及冗餘電路(該兩個電路都與電源供應耦接)的電熔絲結構。
第2圖顯示從缺陷點至電熔絲的時間相關介電擊穿(TDDB)滲透電流的行進路徑。
第3圖顯示零通孔層通孔V0未對準，以減小形成斷路所需的臨界值功率(Pthres)。
第4圖顯示具有多個含電熔絲冗餘電路的電熔絲結構。
要注意的是，本發明的附圖並一定按比例繪製。該些附圖意圖僅顯示本發明的典型態樣，因此不應當被視為限制本發明的範圍。在該些附圖中，類似的附圖標記表示該些附圖之間類似的元件。
本文中所揭示的發明主題關於自觸發半導體電熔絲。更具體地說，本文中所述的各種態樣關於時間相關介電擊穿(TDDB)滲透電流誘導電熔絲結構及其編程方法。
如上所述，傳統電熔絲需要高電流水平來編程(或熔斷)該電熔絲，且這樣的電流通常由附加至包含該電熔絲的結構的熔斷電流供應器提供。因此，若在現場 的裝置中發生電熔絲電路故障，則該裝置通常需要被退回給製造商進行修理。
與這樣的傳統電熔絲結構相反，依據本發明的實施例的電熔絲結構使用直接由該電熔絲結構本身內的TDDB事件供應的熔斷電流。這樣的“自激活”或“自觸發”電熔絲可被設計成單獨的邏輯及記憶體單元(memory cell)，從而電路內的缺陷單元可被關閉，而仍允許其餘的及/或冗餘的單元繼續它們的功能。因此，依據本發明的實施例的電熔絲結構既不需要輔助熔斷電流供應器來編程(或斷開)該電熔絲，也不需要輔助感測電路來確定該電熔絲是否已被編程(或斷開)，以及是否需要激活一個或多個冗餘單元。而且，對於本發明的電熔絲結構，由於缺陷單元可被自動關閉，因此無需製造商修理故障部分。此外，且有點令人驚訝的是，本發明的此類電熔絲結構也從電路故障率減小獲益。
第1圖顯示電熔絲電路100，包括：電路110，包括可操作地耦接電路110至電源105的電熔絲115；以及冗餘電路120，用於響應電熔絲115的斷開而可操作地耦接電源105。電熔絲115響應遷移穿過電熔絲115的鄰近電路110的時間相關介電擊穿(TDDB)滲透電流而斷開。冗餘電路120可包括電熔絲125。
本發明的電熔絲結構可包括任意數目n(或多個)冗餘電路。當存在多個冗余電路時，該些冗餘電路響應順序的電熔絲斷開而被順序激活。
第2圖顯示電熔絲結構200，以顯示從缺陷點210至通孔層V0中的電熔絲的該時間相關介電擊穿(TDDB)滲透電流的行進路徑(箭頭)。更具體地說，該TDDB滲透電流產生於缺陷點210，在所示例子中，其鄰近閘極220，遷移至閘極220，沿閘極220流動並流至毗鄰接觸230，接著沿接觸230流動並流至該電熔絲。當該TDDB滲透電流遷移穿過該電熔絲時，該電熔絲斷開。在第2圖中，閘極220兩側具有溝槽矽化物240，接觸230通過通孔層V0與第一金屬層M1連接，且M1與第一通孔層V1接觸。
所述TDDB滲透電流具有值(單位為安培)Ipercolation(或Iperc)。Ipercolation與斷開該電熔絲(也就是，形成斷路)所需的臨界值功率(Pthres)相關，傳統上將該關係表示如下Pthres=V * Ipercolation=V2/R或者表示如下Ipercolation=Pthreshold/V其中，Pthres以瓦為單位，V是以伏特為單位的電壓，且R是以歐姆(Ω)為單位的電阻。在本發明的一些實施例中，Pthres在從約0.00001瓦至約0.01瓦的範圍內。在本發明的各種實施例中，V在從約0.3伏特至約6.5伏特的範圍內。在本發明的其它實施例中，Pthres在從約0.0001瓦至約0.001瓦的範圍內。在本發明的其它實施例中，V在從約0.8伏特至約1.9伏特的範圍內。
從上面的等式可確定，隨著電阻增加，Pthres 減小。還要注意的是，電阻隨著關鍵尺寸在每個新的技術節點(見例如技術節點10奈米(nm)、技術節點7奈米等)中降低而增加。因此，本發明的電熔絲結構的適用性隨著技術節點進步而增加。不過，在較老的技術節點中，用於降低Pthres的機制是可取的。
第3圖中顯示用於降低Pthres的一種機制。更具體地說，第3圖顯示零通孔層(例如，V0)通孔的故意未對準。通過故意未對準，該通孔覆蓋面積可顯著較小，因此更容易使TDDB滲透電流引起斷路(需要較小的功率來熔化該通孔)。不過，應當注意的是，在此情況下必須使用電遷移短長度效應，以防止未對準通孔的電性/機械故障。與第2圖類似，340表示溝槽矽化物，320表示閘極，330表示接觸，V0表示零通孔層、V1表示第一通孔層，以及M1表示第一金屬層。
如上所述，本發明的電熔絲結構可包括任意數目冗餘電路。不同於第1圖至第3圖，第4圖顯示具有多個含電熔絲冗餘電路450/460/470的電熔絲結構400。冗餘電路450/460/470分別通過第一通孔層V1與第二金屬層M2耦接。V0與M1如上面關於第2圖所定義那樣。冗餘電路450/460/470分別包含閘極420、接觸430以及位於閘極420兩側的溝槽矽化物440。
除本發明的電熔絲結構的適用性隨著技術節點進步而增加的優點以外，發明人發現了另外的優點，例如改進的相繼擊穿時間及電壓等。
更具體地說，依據本發明的電熔絲結構具有改進的變化性。換句話說，依據本發明的電熔絲結構由於相繼較低的變化性而呈現相繼改進的擊穿時間。這意味著可獲得多個量級的生命週期提升。
要注意的是，依據本發明的電熔絲結構不僅改進故障時間，而且也改進擊穿電壓。這使該電熔絲結構的該冗餘電路與該電路相比具有較大的TDDB可靠性，其中，該冗餘電路包括多個冗餘電路，各後續冗餘電路與先前冗餘電路相比將具有較大的TDDB可靠性。
依據上述，使用本發明的電熔絲結構的裝置領域的故障率應當被顯著減小，即使在每個TDDB故障沒有100%電熔絲編程(或斷開)成功率。而且，即使僅部分實例導致該電熔絲被TDDB滲透電流觸發，產品故障率仍會被顯著減小。換句話說，TDDB故障率可僅通過採用本發明的電熔絲結構來降低。
依據本發明的實施例的電熔絲結構使裝置獲得低於百萬分之一(1ppm；part per million)的故障率。因此，針對本發明的實施例的電熔絲結構的可能應用是在對可靠性具有極高要求的中央處理單元(central processing unit；CPU)及加速處理單元(accelerated processing unit；APU)(例如，包括CPU及圖像處理單元(graphics processing unit；GPU)的APU)中。對可靠性也具有極高要求的另一種可能應用是自動汽車(autonomous automobile)。
使用本發明的電熔絲結構的其它可能最終產 品可為包括積體電路晶片的任意產品，關於範圍從玩具及其它低端應用直至具有顯示器、鍵盤或其它輸入裝置以及中央處理器的先進電腦產品。製造者可以原始晶圓形式(也就是，作為具有多個未封裝晶片的單個晶圓)、作為裸晶片，或者以封裝形式分配積體電路晶片。在後一種情況中，該晶片設于單晶片封裝件中(例如塑料承載件，其具有附著至主機板或其它更高層次承載件的引腳)或者多晶片封裝件中(例如陶瓷承載件，其具有單面或雙面互連或嵌埋互連)。在任何情況下，接著將該晶片與其它晶片、分立電路元件、和/或其它信號處理裝置整合，作為(a)中間產品例如主機板的部分，或者作為(b)最終產品的部分。
除了本文中所揭示的電熔絲結構以外，本發明還關於編程電熔絲結構的方法。本發明的一種方法包括響應遷移穿過電熔絲的鄰近電路的時間相關介電擊穿(TDDB)滲透電流而斷開該電路的該電熔絲，該電熔絲可操作地耦接該電路至電源，以及響應該電熔絲的該斷開而耦接冗餘電路至該電源。
本發明的方法中所述的TDDB滲透電流具有如上定義的值Ipercolation(Iperc)。依據本發明的方法中所述的冗餘電路可包括多個冗餘電路。若存在多個冗餘電路，則本發明的方法還可包括響應順序的電熔絲斷開而順序耦接該冗餘電路至該電源。
如上關於本發明的電熔絲結構所述，當該冗餘電路僅包括一個電路時，該冗餘電路與該電路相比具有 較大的TDDB可靠性，以及當該冗餘電路包括多個冗余電路時，該多個冗餘電路的後續冗餘電路與該多個冗餘電路的先前電路相比具有較大的TDDB可靠性。
本發明的方法還可包括，在所述通過該TDDB滲透電流斷開該電熔絲之前，通過向該電熔絲結構施加足以引起該電熔絲結構內的多個電路的故障的電壓來向該電熔絲結構施加應力。換句話說，包含依據本發明的電熔絲結構的裝置還可在製造設備經歷“預燒(burn-in)”過程。儘管這樣的預燒可促進通過BEOL或MOL薄金屬膜所形成的電熔絲的TDDB可靠性，但可能降低通過前端工藝(front-end-of-line；FEOL)薄金屬膜所形成的電熔絲的TDDB可靠性。
不過，本發明的方法既不需要向電路施加輔助熔斷電流來斷開電熔絲，也不需要採用輔助感測電路來確定電熔絲是否已被斷開。這裡沒有輔助熔斷電流及輔助感測電路的原因是該電熔絲結構的上述“自觸發”或“自激活”本質。更具體地說，依據本發明的實施例編程電熔絲結構的方法使用直接由該電熔絲結構本身內的TDDB事件供應的熔斷電流。這意味著不需要輔助熔斷電流來斷開(或熔斷)缺陷單元的電路的電熔絲，從而關閉該缺陷單元，因為TDDB滲透電流執行此工作。這也意味著不需要輔助感測電路來確定電熔絲是否已被斷開以及冗餘電路是否需要被激活，因為該冗餘電路經配置以響應該電熔絲斷開而自動激活。
依據上述特徵，在TDDB擊穿後，無需將裝置退回給製造商進行修理，從而允許本發明的編程方法發生於該裝置本身內(也就是，自我修復)，同時仍允許裝置的其餘部分操作。
本文中所使用的術語僅是出於說明特定實施例的目的，並非意圖限制本發明。除非上下文中另外明確指出，否則本文中所使用的單數形式“一”、“一個”以及“該”也意圖包括複數形式。另外，應當理解，術語“包括”、“包含”用於本說明書中時表明所述特徵、整體、步驟、操作、元件和/或組件的存在，但不排除存在或添加一個或多個其它特徵、整體、步驟、操作、元件、組件，和/或其群組。
這裡在說明書及申請專利範圍書各處所使用的近似語言可用以修飾任意量化表達，可允許該量化表達變動而不會導致與其相關的基本功能的改變。因此，由一個或多個術語例如“約”及“基本上”修飾的值不限於所指定的精確值。在至少一些情況下，該近似語言可對應用以測量該值的儀器的精度。在這裡以及說明書及申請專利範圍各處，範圍限制可組合和/或互換，這樣的範圍被識別並包括包含於其中的所有子範圍，除非上下文或語言另外指出。應用於一範圍的特定值的“約”適用於兩個值，且除非另外依賴於測量該值的儀器的精度，否則可表示所述值的+/-10%。
隨附的申請專利範圍中的所有方式或步驟加 功能元素的相應結構、材料、動作及等同意圖包括結合具體請求保護的其它請求保護的元素執行該功能的任意結構、材料或動作。本發明的說明用於示例及說明目的，而非意圖詳盡無遺或限於所揭露形式的揭露。許多修改及變更將對於本領域的普通技術人員顯而易見，而不背離本發明的範圍及精神。該些實施例經選擇及說明以最佳解釋本發明的原理及實際應用，並使本領域的普通技術人員能夠理解本發明針對各種實施例具有適合所考慮的特定應用的各種變更。
Claims (15)
- 一種電熔絲結構，包括：電路，包括可操作地耦接該電路至電源的電熔絲；以及冗餘電路，響應該電熔絲的斷開而可操作地耦接該電源；其中，該電熔絲響應遷移穿過該電熔絲的鄰近該電路的時間相關介電擊穿(TDDB)滲透電流而斷開，其中，該冗餘電路進一步包括多個冗餘電路，該多個冗餘電路響應順序的電熔絲斷開而被順序激活，以及其中，該多個冗餘電路的後續冗餘電路與該多個冗餘電路的先前冗餘電路相比具有較大的TDDB可靠性。
- 如申請專利範圍第1項所述的電熔絲結構，其中，該冗餘電路與該電路相比具有較大的TDDB可靠性。
- 如申請專利範圍第1項所述的電熔絲結構，其中，該TDDB滲透電流具有值(Ipercolation)：Ipercolation=Pthreshold/V其中，Pthreshold是足以斷開該電熔絲的功率且在從約0.00001瓦至約0.01瓦的範圍內，以及V是該電路的電壓且在從約0.3伏特至約6.5伏特的範圍內。
- 如申請專利範圍第1項所述的電熔絲結構，其中，該電熔絲結構不需要輔助熔斷電流供應器來斷開該電熔絲。
- 如申請專利範圍第1項所述的電熔絲結構，其中，該電熔絲結構不需要輔助感測電路來確定該電熔絲是否已被斷開。
- 一種編程電熔絲結構的方法，該方法包括：響應遷移穿過電熔絲的鄰近電路的時間相關介電擊穿(TDDB)滲透電流而斷開該電路的該電熔絲，該電熔絲可操作地耦接該電路至電源；響應該電熔絲的該斷開而耦接冗餘電路至該電源，其中，該冗餘電路進一步包括多個冗餘電路；以及響應順序的電熔絲斷開而順序耦接該多個冗餘電路至該電源，其中，該多個冗餘電路的後續冗餘電路與該多個冗餘電路的先前冗餘電路相比具有較大的TDDB可靠性。
- 如申請專利範圍第6項所述的方法，其中，該冗餘電路與該電路相比具有較大的TDDB可靠性。
- 如申請專利範圍第6項所述的方法，其中，該電熔絲的該斷開不包括施加輔助熔斷電流於該電路並穿過該電熔絲。
- 如申請專利範圍第6項所述的方法，其中，該方法不採用輔助感測電路來確定該電熔絲是否已被斷開。
- 如申請專利範圍第6項所述的方法，其中，該TDDB滲透電流具有足以斷開該電熔絲的值(Ipercolation)：Ipercolation=Pthrcshold/V其中，Pthreshold是足以斷開該電熔絲的功率且在從約0.00001瓦至約0.01瓦的範圍內，以及V是該電路的電壓且在從約0.3伏特至約6.5伏特的範圍內。
- 如申請專利範圍第6項所述的方法，進一步包括，在所述通過該TDDB滲透電流斷開該電熔絲之前：通過向該電熔絲結構施加足以引起該電熔絲結構內的多個電路的故障的電壓來向該電熔絲結構施加應力。
- 一種包括電熔絲結構並設於晶片上的中央處理單元(CPU)，該電熔絲結構包括：電路，包括可操作地耦接該電路至電源的電熔絲；以及冗餘電路，響應該電熔絲的斷開而可操作地耦接該電源；其中，該電熔絲響應遷移穿過該電熔絲的鄰近該電路的時間相關介電擊穿(TDDB)滲透電流而斷開；其中，該冗餘電路進一步包括多個冗餘電路，該多個冗餘電路響應順序的電熔絲斷開而被順序激活，且該多個冗餘電路的後續冗餘電路與該多個冗餘電路的先前冗餘電路相比具有較大的TDDB可靠性。
- 如申請專利範圍第12項所述的CPU，其中，該CPU具有小於百萬分之一(1ppm)的故障率。
- 一種加速處理單元(APU)，包括申請專利範圍第12項的該CPU以及設於晶片上的圖形處理單元(GPU)。
- 如申請專利範圍第14項所述的APU，其中，該APU具有小於百萬分之一(1ppm)的故障率。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/685,667 US20190066812A1 (en) | 2017-08-24 | 2017-08-24 | Tddb percolation current induced e-fuse structure and method of programming same |
| US15/685,667 | 2017-08-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201913683A TW201913683A (zh) | 2019-04-01 |
| TWI678703B true TWI678703B (zh) | 2019-12-01 |
Family
ID=65435551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107125508A TWI678703B (zh) | 2017-08-24 | 2018-07-24 | Ｔｄｄｂ滲透電流誘導電熔絲結構及其編程方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20190066812A1 (zh) |
| CN (1) | CN109427737B (zh) |
| TW (1) | TWI678703B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11257757B2 (en) * | 2019-09-17 | 2022-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having fuse array and method of making the same |
| US10957642B1 (en) | 2019-09-20 | 2021-03-23 | International Business Machines Corporation | Resistance tunable fuse structure formed by embedded thin metal layers |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030071315A1 (en) * | 2001-10-17 | 2003-04-17 | Jack Zezhong Peng | Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric |
| CN101702005A (zh) * | 2009-10-28 | 2010-05-05 | 上海宏力半导体制造有限公司 | 与时间相关电介质击穿的并行测试电路 |
| CN102447468A (zh) * | 2010-09-30 | 2012-05-09 | 台湾积体电路制造股份有限公司 | 耐高压驱动器 |
| US20120196434A1 (en) * | 2004-06-29 | 2012-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | E-fuse Structure Design in Electrical Programmable Redundancy for Embedded Memory Circuit |
| CN103033728A (zh) * | 2011-10-08 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 经时击穿矩阵测试电路及测试方法 |
| US20170200508A1 (en) * | 2016-01-08 | 2017-07-13 | Sidense Corp. | Puf value generation using an anti-fuse memory array |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321168B1 (ko) * | 1998-06-30 | 2002-05-13 | 박종섭 | 앤티퓨즈를갖는리던던시회로의리페어회로 |
| US7531886B2 (en) * | 2006-07-06 | 2009-05-12 | International Business Machines Corporation | MOSFET fuse programmed by electromigration |
| US9971530B1 (en) * | 2016-11-09 | 2018-05-15 | Sandisk Technologies Llc | Storage system and method for temperature throttling for block reading |
-
2017
- 2017-08-24 US US15/685,667 patent/US20190066812A1/en not_active Abandoned
-
2018
- 2018-07-24 TW TW107125508A patent/TWI678703B/zh not_active IP Right Cessation
- 2018-08-23 CN CN201810966032.5A patent/CN109427737B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030071315A1 (en) * | 2001-10-17 | 2003-04-17 | Jack Zezhong Peng | Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric |
| US20120196434A1 (en) * | 2004-06-29 | 2012-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | E-fuse Structure Design in Electrical Programmable Redundancy for Embedded Memory Circuit |
| CN101702005A (zh) * | 2009-10-28 | 2010-05-05 | 上海宏力半导体制造有限公司 | 与时间相关电介质击穿的并行测试电路 |
| CN102447468A (zh) * | 2010-09-30 | 2012-05-09 | 台湾积体电路制造股份有限公司 | 耐高压驱动器 |
| CN103033728A (zh) * | 2011-10-08 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 经时击穿矩阵测试电路及测试方法 |
| US20170200508A1 (en) * | 2016-01-08 | 2017-07-13 | Sidense Corp. | Puf value generation using an anti-fuse memory array |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201913683A (zh) | 2019-04-01 |
| US20190066812A1 (en) | 2019-02-28 |
| CN109427737A (zh) | 2019-03-05 |
| CN109427737B (zh) | 2023-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7232711B2 (en) | Method and structure to prevent circuit network charging during fabrication of integrated circuits | |
| US7153712B1 (en) | Electrically-programmable integrated circuit fuses and sensing circuits | |
| JP5253522B2 (ja) | Ｍｏｓｆｅｔフューズ素子を有する集積回路 | |
| US7737528B2 (en) | Structure and method of forming electrically blown metal fuses for integrated circuits | |
| TWI609476B (zh) | 半導體裝置 | |
| US8178942B2 (en) | Electrically alterable circuit for use in an integrated circuit device | |
| TWI678703B (zh) | Ｔｄｄｂ滲透電流誘導電熔絲結構及其編程方法 | |
| US8736020B2 (en) | Electronic anti-fuse | |
| JP2000011684A (ja) | 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置 | |
| US20120146710A1 (en) | Fuse Device | |
| JP5435713B2 (ja) | 半導体装置の製造方法、製造プログラム、及び半導体装置 | |
| US8847350B2 (en) | Metal-via fuse | |
| US7915949B2 (en) | Implementing eFuse resistance determination before initiating eFuse blow | |
| US9842802B2 (en) | Integrated circuit device featuring an antifuse and method of making same | |
| US7890893B2 (en) | Design structure for semiconductor on-chip repair scheme for negative bias temperature instability | |
| CN103000614A (zh) | 半导体器件部件及方法 | |
| US9293414B2 (en) | Electronic fuse having a substantially uniform thermal profile | |
| US9337144B2 (en) | E-fuse structure with methods of fusing the same and monitoring material leakage | |
| JP2010266254A (ja) | 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置 | |
| JP2012527768A (ja) | 集積回路のための電気的に切断される金属ヒューズの構造体及びその形成方法 | |
| US20160343719A1 (en) | Interposers for integrated circuits with one-time programming and methods for manufacturing the same | |
| JP2008016812A (ja) | 半導体検査装置および半導体集積回路の検査方法 | |
| CN105762137B (zh) | 熔丝结构以及其监控方式 | |
| TW202312528A (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |