TWI677910B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI677910B
TWI677910B TW107113297A TW107113297A TWI677910B TW I677910 B TWI677910 B TW I677910B TW 107113297 A TW107113297 A TW 107113297A TW 107113297 A TW107113297 A TW 107113297A TW I677910 B TWI677910 B TW I677910B
Authority
TW
Taiwan
Prior art keywords
guard ring
electrode
active region
semiconductor device
voltage
Prior art date
Application number
TW107113297A
Other languages
English (en)
Other versions
TW201843719A (zh
Inventor
高橋新之助
Shinnosuke Takahashi
青池将之
Masayuki Aoike
Original Assignee
日商村田製作所股份有限公司
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司, Murata Manufacturing Co., Ltd. filed Critical 日商村田製作所股份有限公司
Publication of TW201843719A publication Critical patent/TW201843719A/zh
Application granted granted Critical
Publication of TWI677910B publication Critical patent/TWI677910B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種能使漏電流降低的半導體裝置。配置於半導體基板上的半導體層包含活性區域與在俯視時包圍活性區域的元件分離區域。在活性區域形成有場效電晶體。彼此分離的複數個保護環電極經由元件分離區域對活性區域的電位造成影響。在半導體層、場效電晶體以及保護環電極上形成有層間絕緣膜。形成於層間絕緣膜上的保護環連接配線對複數個保護環電極進行相互電連接。

Description

半導體裝置
本發明係關於一種包含形成於半導體基板的場效電晶體的半導體裝置。
在下述專利文獻1中公開了一種包含有成為低失真、低損耗的高頻用開關的場效電晶體的半導體裝置。在專利文獻1中公開的半導體裝置包含基板、元件形成區域、元件分離區域、以及基板電壓施加電極。在元件形成區域形成有場效電晶體，場效電晶體包含異質結、閘極電極、源極電極以及汲極電極。基板電壓施加電極形成於元件分離區域的表面，連續地包圍場效電晶體的複數個邊。通過將正電壓施加於基板電壓施加電極，從而能使截止時的電容降低。
在下述的非專利文獻1中，公開了對於GaAs基板上的MESFET，若在基板上施加負的偏壓，則汲極電流減少。而且說明了提高汲極電壓時的汲極電流的恢復是因為通過碰撞電離生成的空穴補償了通道-基板介面處的負空間電荷。
在下述的非專利文獻2中，公開了對以下情況進行調查的結果：對於形成在不同基板上的FET，從形成於FET的側面的活性區域上的電極，在基板上施加負電壓，汲極電流的減少量不同。示出了若使背柵電壓降低(若使負電壓的絕對值增大)，則汲極電流減少的情況。
[先前技術文獻]
[專利文獻]
[專利文獻1]美國專利第7579634號公報
[非專利文獻]
[非專利文獻1]：The Reduction of Backgating in GaAs MESFET’s by Impact Ionization, IEEE ELCTRON DEVICE LETTERS, Vol. 11, No. 10, October 1990
[非專利文獻2]：A CPMPARATIVE STUDY OF GaAs MESFET BACKGATING, Brigham Young University Provo, Utah 84602, GaAs IC symposium
形成有FET的半導體基板通常降低至接地電位。若在專利文獻1中公開的半導體裝置的半導體基板降低至接地電位的狀態下，將正電壓施加於基板電壓施加電極，則在基板電壓施加電極與半導體基板之間產生漏電流。
本發明的目的是提供一種能使漏電流降低的半導體裝置。
本發明的第1觀點的半導體裝置，具有：半導體層，該半導體層配置於半導體基板上，並且包含第1活性區域與在俯視時包圍所述第1活性區域的元件分離區域；第1場效電晶體，該第1場效電晶體形成在所述第1活性區域；複數個保護環電極，該複數個保護環電極彼此分離並且經由所述元件分離區域對所述第1活性區域的電位造成影響；層間絕緣膜，該層間絕緣膜形成在 所述半導體層、所述第1場效電晶體以及所述保護環電極上；以及保護環連接配線，該保護環連接配線形成在所述層間絕緣膜上，並且將複數個所述保護環電極相互電連接。
由於保護環電極被分離成複數個，因此與保護環電極沒有斷開且連續配置的構成相比，保護環電極與半導體層的接觸面積變小。其結果，能使保護環電極與基板之間的漏電流減小。
本發明的第2觀點的半導體裝置，除了第1觀點的半導體裝置的構成以外，還具有以下特徵：所述保護環電極配置於所述元件分離區域上。
施加於元件分離區域上的保護環電極的電壓經由元件分離區域對第1活性區域的電位造成影響。
本發明的第3觀點的半導體裝置，除了第1觀點的半導體裝置的構成以外，還具有以下特徵：所述保護環電極配置於第2活性區域上，該第2活性區域在俯視時隔著所述元件分離區域與所述第1活性區域相鄰。
施加於第2活性區域上的保護環電極的電壓經由第2活性區域與元件分離區域對第1活性區域的電位造成影響。
本發明的第4觀點的半導體裝置，除了第1觀點至第3觀點的半導體裝置的構成以外，還具有以下特徵：所述第1場效電晶體包含源極電極、汲極電極以及閘極電極，在所述第1場效電晶體的源極電極上，施加有相對於所述半導體基板的基板電位為正的電壓，而且，該半導體裝置還具有保護環電壓施加構造，該保護環電壓施加構造將相對於所述基板電位為正的電壓施加於所述保護環電極。
通過將相對於基板電位為正的電壓施加於保護環電極，從而能將第1活性區域內的半導體層的電位向正側提高。其結果，能抑制由於基板偏壓效應導致的汲極電流的減少。
本發明的第5觀點的半導體裝置，除了第4觀點的半導體裝置的構成以外，還具有以下特徵：所述保護環電壓施加構造將所述保護環電極連接至所述閘極電極。
在閘極電極上施加有高於源極電極的電壓的場效電晶體的情況下，通過將保護環電極連接至閘極電極，從而能將高於源極電壓的電壓施加於保護環電極。由此，能提高抑制由於基板偏壓效應導致的汲極電流的減少的效果。例如，在閘極電壓高於源極電壓的條件下使用的增強型的場效電晶體中，這種連接構成特別有效。
本發明的第6觀點的半導體裝置，除了第4觀點的半導體裝置的構成以外，還具有以下特徵：所述保護環電壓施加構造將所述保護環電極連接至所述第1場效電晶體的源極電極或汲極電極。
在源極電極或汲極電極上施加有高於閘極電極的電壓的場效電晶體的情況下，通過將保護環電極連接至源極電極或汲極電極，從而能將高於閘極電壓的電壓施加於保護環電極。由此，能提高抑制由於基板偏壓效應導致的汲極電流的減少的效果。例如，在耗盡型場效電晶體中，在閘極電壓低於源極電壓的條件下使用的情況較多。在閘極電壓低於源極電壓的條件下使用的耗盡型的場效電晶體中，上述的構成特別有效。
本發明的第7觀點的半導體裝置，除了第5觀點或第6觀點的半導體裝置的構成以外，還具有以下特徵：所述保護環電壓施加構造包含由電阻比所述保護環電極連接配線高的導電材料形成的部分。
通過使保護環電壓施加構造的電阻值變高，從而能使保護環電極與基板之間的漏電流減小。
本發明的第8觀點的半導體裝置，除了第4觀點至第6觀點的半導體裝置的構成以外，還具有以下特徵：所述半導體層包含經由所述元件分離區域與所述第1活性區域相鄰配置的第3活性區域，在所述第3活性區域上形成有在源極電極施加有與所述基板電位相等的電位的第2場效電晶體，所述保護環電極包含在所述第1活性區域與所述第3活性區域之間的所述元件分離區域上偏向所述第1活性區域配置的部分。
保護環電極配置於比第3活性區域更靠近第1活性區域的位置，因此與第3活性區域內的半導體層的電位相比能對第1活性區域內的半導體層的電位造成更大的影響。由此，能減輕第1場效電晶體的基板偏壓效應，能抑制汲極電流的減少。在形成於第3活性區域內的第2場效電晶體的源極電極上施加與基板電位相等的電位，因此不會發生由於基板偏壓效應導致的汲極電流的減少。
本發明的第9觀點的半導體裝置，除了第1觀點至第8觀點的半導體裝置的構成以外，還具有以下特徵：所述保護環電極從至少2個彼此正交的方向包圍所述第1活性區域。
保護環電極從至少2個彼此正交的方向包圍所述第1活性區域，從而通過施加於保護環電極的電壓能有效地對第1活性區域內的半導體層的電位造成影響。
由於保護環電極被分離成複數個，因此與保護環電極沒有斷開且連續配置的構成相比，保護環電極與半導體層的接觸面積變小。其結果，能使保護環電極與基板之間的漏電流減小。
10‧‧‧半導體基板
12‧‧‧半導體層
13‧‧‧緩衝層
14‧‧‧電子供應層
15‧‧‧通道層
16‧‧‧肖特基閘極形成層
17‧‧‧接觸層
19‧‧‧通道層
21、21A、21B‧‧‧活性區域
22‧‧‧元件分離區域
23‧‧‧保護環電極
24、25‧‧‧活性區域
30‧‧‧場效電晶體
31‧‧‧閘極電極
31A‧‧‧閘極連接部
31B‧‧‧閘極指
32‧‧‧源極電極
33‧‧‧汲極電極
38‧‧‧基板電極
40‧‧‧層間絕緣膜
43‧‧‧保護環連接配線
44‧‧‧保護環電壓施加配線
44A、44C‧‧‧低電阻部分
44B‧‧‧高電阻部分
50‧‧‧場效電晶體
51‧‧‧閘極電極
52‧‧‧源極電極
53‧‧‧汲極電極
100‧‧‧基板
101‧‧‧緩衝層
102‧‧‧電子供應層
103‧‧‧通道層
104‧‧‧肖特基閘極形成層
105‧‧‧接觸層
108‧‧‧元件分離區域
109‧‧‧活性區域
110‧‧‧高電子遷移率電晶體(HEMT)
113‧‧‧閘極電極
114‧‧‧源極電極
115‧‧‧汲極電極
116‧‧‧基板電極
117‧‧‧保護環電極
圖1A係實施例1的半導體裝置的俯視圖，圖1B及圖1C分別是圖1A的一點鏈 線1B-1B及一點鏈線1C-1C處的剖面圖。
圖2A係實施例2的半導體裝置的俯視圖，圖2B是圖2A的一點鏈線2B-2B處的剖面圖。
圖3係實施例3的半導體裝置的剖面圖。
圖4係實施例4的半導體裝置的俯視圖。
圖5係實施例5的半導體裝置的俯視圖。
圖6係實施例6的半導體裝置的俯視圖。
圖7係實施例7的半導體裝置的俯視圖。
圖8A及圖8B分別係實施例8及其變形例的半導體裝置的俯視圖。
圖9係實施例9的半導體裝置的俯視圖。
圖10係實施例10的半導體裝置的俯視圖。
圖11係實施例11的半導體裝置的俯視圖。
圖12係實施例12的半導體裝置的俯視圖。
圖13係實施例13的半導體裝置的俯視圖。
圖14A是參考例1的半導體裝置的簡要剖面圖，圖14B是由增強型的HEMT構成源極跟隨器電路時施加到各電極的偏壓條件的示例的圖。
圖15A是參考例2的半導體裝置的簡要剖面圖，圖15B是示出閘極電壓Vg與汲極電流Id的關係的曲線圖，圖15C是示出將閘極電壓Vg固定時的汲極電壓Vd與汲極電流Id的關係的曲線圖。
在對本申請發明的實施例進行說明前，參照圖14A~圖15C對參考例的半導體裝置進行說明。
圖14A是參考例1的半導體裝置的簡要剖面圖。在由半絕緣性的 GaAs構成的基板100上，依次形成有緩衝層101、電子供應層102、通道層103、肖特基閘極形成層104、以及接觸層105。在這些半導體層上形成有元件分離區域108。
在被元件分離區域108包圍的活性區域109上，形成有高電子遷移率電晶體(HEMT)110。HEMT110包含閘極電極113、源極電極114、以及汲極電極115。在基板100的背面形成有基板電極116。
圖14B是由增強型的HEMT110(圖14A)構成源極跟隨器電路時的施加到各電極的偏壓條件的示例的圖。通過基板電極116接地，來將基板電位Vsub設定為0V。施加到汲極電極115的汲極電壓Vd與電源電壓Vcc相等。若在偏壓電路內使用HEMT110，則有時會產生如下狀態：施加到源極電極114的源極電壓Vs相對於基板電位Vsub為正。施加到閘極電極113的閘極電壓Vg為源極電壓Vs以上汲極電壓Vd以下。
若源極電壓Vs相對於基板電位Vsub為正，則實質上與相對於源極電極114在基板側施加負電位元的狀態等效。此時，由基板的負電位元對通道進行調製，閾值電壓變高。其結果，汲極電流Id減少(例如參照非專利文獻1、2)。上述的現象稱為基板偏壓效應或背柵效應。
圖15A是參考例2的半導體裝置的簡要剖面圖。除了圖14A所示的參考例1的半導體裝置的構成以外，在元件分離區域108上配置有保護環電極117。保護環電極117在俯視時連續地包圍活性區域109。通過將施加於保護環電極117的保護環電壓Vgr相對於基板電位Vsub設為正，從而能將活性區域109內的各半導體層的電位向正側提高。換言之，雖然由於施加到基板背面的實質上的負電位導致通道附近的導帶提高，並且片載流子濃度降低，但能通過施加保護環電壓Vgr來抑制該導帶的提高，能抑制載流子濃度的減少。由此，能減小基板側的實質上的負電位的影響(基板偏壓效應)。
為了確認將正的保護環電壓Vgr施加於保護環電極117時的效果，實際進行了評價實驗。以下，參照圖15B及圖15C對評價實驗的結果進行說明。
圖15B是表示閘極電壓Vg與汲極電流Id的關係的曲線圖。橫軸以任意單位表示閘極電壓Vg，縱軸以對數形式表示汲極電流Id。在將源極電壓Vs設為0V的條件下進行了評價實驗。圖15B的曲線圖中的粗實線表示基板電位Vsub=0V、即源極電極114的電位與基板電位Vsub相等時的測定結果。虛線表示將基板電位Vsub設為負電壓，保護環電極117設為懸浮狀態時的測定結果。細實線表示將基板電位Vsub設為與虛線時相同的負電壓，並將保護環電壓Vgr設為與閘極電壓Vg相等時的測定結果。
圖15C是表示將閘極電壓Vg固定時的汲極電壓Vd與汲極電流Id的關係的曲線圖。橫軸以任意單位表示汲極電壓Vd，縱軸以任意單位表示汲極電流Id。在將源極電壓Vs設為0V的條件下進行了評價實驗。圖15C的曲線圖中的粗實線表示基板電位Vsub=0V、即源極電極114的電位與基板電位Vsub相等時的測定結果。虛線表示將基板電位Vsub設為負電壓，保護環電極117設為懸浮狀態時的測定結果。細實線表示將基板電位Vsub設為與虛線時相同的負電壓，並將保護環電壓Vgr設為與閘極電壓Vg相等時的測定結果。
根據圖15B與圖15C所示的實驗結果，可知若將基板電位Vsub設為負的，則由於基板偏壓效應(背柵效應)導致汲極電流Id減少。可知在將基板電位Vsub設為負的，將與閘極電壓Vg相等的正電壓施加於保護環電極117(圖15A)的條件下，汲極電流Id的減小幅度變小，汲極電流Id進行恢復。由此，通過將保護環電壓Vgr相對於基板電位Vsub設為正的，能抑制汲極電流Id的減小。
將基板電位Vsub設為0V並將源極電壓Vs設為正的狀態與將源極電壓Vs設為0V並將基板電位Vsub設為負的狀態等效。通過上述評價實驗確認到：通過在將基板電位Vsub設為0V，將源極電壓Vs設為正的條件下，將正電壓施加於保護環電極117，從而能抑制汲極電流Id的減小。
[實施例1]
下面，參照圖1A、圖1B以及圖1C，對於實施例1的半導體裝置進行說明。
圖1A係實施例1的半導體裝置的俯視圖。圖1B及圖1C分別是圖1A的一點鏈線1B-1B及一點鏈線1C-1C處的剖面圖。在由半絕緣性的GaAs構成的半導體基板10上形成有半導體層12。半導體層12從下方依次包含緩衝層13、電子供應層14、通道層15、肖特基閘極形成層16以及接觸層17。緩衝層13例如由非摻雜的AlGaAs形成。電子供應層14與肖特基閘極形成層16例如由n型AlGaAs形成。通道層15例如由非摻雜的InGaAs形成。接觸層17例如由n型GaAs形成。
在俯視時，在半導體層12的一部分區域形成有元件分離區域22。元件分離區域22例如通過對硼(B)進行離子注入來形成。元件分離區域22包圍活性區域21。活性區域21具有長方形或正方形的平面形狀。在活性區域21形成有場效電晶體30。
場效電晶體30包含閘極電極31、源極電極32、汲極電極33、以及活性區域21內的半導體層12。閘極電極31配置於去除了接觸層17並且肖特基閘極形成層16露出的區域，閘極電極31與肖特基閘極形成層16進行肖特基接觸。在俯視時，配置於閘極電極31的兩側的源極電極32與汲極電極33經由接觸層17與肖特基閘極形成層16來歐姆連接至通道層15。由此，在實施例1中，使用高電子遷移率電晶體(HEMT)作為場效電晶體30。閘極電極31從活性區域21延伸至元件分離區域22上，閘極電極31在配置於元件分離區域22上的部分連接至上層的配線。閘極電極31例如具有Ni層與Au層的雙層構成。例如將AuGe合 金用於源極電極32與汲極電極33。
在元件分離區域22上，形成有彼此分離的複數個保護環電極23。在圖1A所示的示例中，形成有4個保護環電極23，保護環電極23在俯視時沿環繞著活性區域21的路徑進行配置，從四個方向包圍活性區域21。例如，在俯視時，4個保護環電極23分別平行地配置於活性區域21的4個邊。例如將AuGe合金用於保護環電極23。
在場效電晶體30、保護環電極23以及半導體層12上形成有層間絕緣膜40。例如將SiN用於層間絕緣膜40。在層間絕緣膜40上形成有複數個保護環連接配線43。保護環連接配線43經由形成於層間絕緣膜40的接觸孔對複數個保護環電極23之間進行電連接。
各保護環連接配線43從複數個保護環電極23中的一部分保護環電極23(在圖1A中沿著橫向延伸的保護環電極23)的兩端，沿著將該保護環電極23延長的延長線進行延伸。該延長線與另外2個保護環電極23(在圖1A中沿著縱向延伸的保護環電極23)交叉，在該交叉位置，保護環連接配線43與保護環電極23進行連接。
實施例1的半導體裝置具有用於將保護環電壓Vgr施加於保護環電極23的保護環電壓施加構造。從保護環連接配線43中的至少1個、例如圖1A的左上的保護環連接配線43起，保護環電壓施加配線44向左邊方向延伸。經由保護環電壓施加配線44在保護環電極23上施加有保護環電壓Vgr。保護環電壓施加配線44起到保護環電壓施加構造的作用。
保護環電極23經由元件分離區域22對活性區域21的電位造成影響。另外，雖然未在圖1A中示出，但在閘極電極31、源極電極32以及汲極電極33上也分別連接有形成在層間絕緣膜40上的配線。保護環連接配線43以及層間絕緣膜40上的其他配線例如包含下側的Ti層與上側的Au層這2層。
在半導體基板10的背面形成有基板電極38。例如能將Ti層與Au層的雙層構成用於基板電極38。基板電極38將基板電位Vsub施加於半導體基板10。
實施例1的半導體裝置能使用公知的半導體工藝來進行製作。例如，能將有機金屬化學氣相沉積(MOCVD)適用於半導體層12的各層的形成。能將剝離法適用於閘極電極31、源極電極32、汲極電極33、保護環電極23、保護環連接配線43等的形成。能將CVD適用於層間絕緣膜40的形成。
[實施例1的效果]
接著，對於實施例1的優異效果進行說明。能經由保護環電壓施加配線44在保護環電極23上施加保護環電壓Vgr。如圖14B所示，對於將基板電位Vsub設為接地電位並將施加於源極電極32的源極電壓Vs設為正的狀態(發現基板偏壓效果的狀態)進行研究。在實施例1中，通過將保護環電壓Vgr設為正，從而能將活性區域21內的半導體層12的電位向正側提高。由此，如圖15A~圖15C所示，能抑制由於基板偏壓效果所引起的汲極電流Id的減小。
而且，在實施例1中，藉由利用保護環連接配線43使複數個保護環電極23彼此連接，從而能在全部複數個保護環電極23上施加保護環電壓Vgr。保護環電極23並非沒有斷開且連續地包圍活性區域21，而是分離為複數個保護環電極23，因此能減小保護環電極23與元件分離區域22的接觸面積。由此，能使保護環電極23與半導體基板10之間、保護環電極23與源極電極32之間、以及保護環電極23與汲極電極33之間的漏電流減小。
此外，在實施例1中，4個保護環電極23從四個方向包圍長方形或正方形的活性區域21，與活性區域21的各邊平行地配置。保護環連接配線43配置於活性區域21的各邊的兩端的外側。若著眼於1個保護環電極23與配置於其延長線上的保護環連接配線43，則保護環電極23配置於比保護環連接配線43 更靠近活性區域21的位置。
配置於靠近活性區域21的位置的保護環電極23與配置於遠離活性區域21的位置的保護環電極23相比，能將形成有閘極電極31的正下方的通道的區域的電位更有效地向正側提高。反之，配置於遠離活性區域21的位置的保護環電極將通道區域的電位向正側提高的效果較低。在實施例1中，保護環電極23的斷開位置(配置有保護環連接配線43的位置)配置於遠離活性區域21的位置。因此，即使在活性區域21的周圍設置不配置保護環電極23的位置，使形成有通道的區域的電位提高的效果也幾乎不會降低。
在保護環電極23沒有斷開且連續地包圍活性區域21的構成中，利用剝離法形成保護環電極23時的剝離性惡化。例如，發生如下問題的可能性變高：在保護環電極23產生毛邊，或在由保護環電極23所包圍的區域中殘留抗蝕劑。在實施例1中，並非保護環電極23沒有斷開且連續地包圍活性區域21，因此能防止剝離性惡化。
接著，對於實施例1的各種變形例進行說明。在實施例1中，使用與歐姆接觸用的源極電極32與汲極電極33相同的材料作為保護環電極23，但也可以使用與閘極電極31相同的材料。此外，在實施例1中，將複數個保護環電極23各自的平面形狀設為沿著1根直線的形狀，但也可以根據與形成於半導體基板10的其他元件的布局關係，將保護環電極23的各個平面形狀設為其他形狀。例如，在圖1A中，也可以是設為沿著包含沿著縱向延伸的部分與沿著橫向延伸的部分的折線的平面形狀。而且，也可以設為包含沿著斜方向延伸的部分。
實施例1所示的保護環電極23的構成還能適用於在實施例1中形成的構成的HEMT以外的HEMET。例如，也可以僅在通道層15的下側與上側的一方配置n型AlGaAs層。也可以使用InGaAs以外的材料例如GaAs作為通道層 15。此外，在實施例1中，對GaAs類HEMT作為場效電晶體30進行示例，但實施例1所示的保護環電極23的構成還能適用於使用了其他材料的HEMT。例如還能適用於使用了InP基板的InP類HEMT、使用了SiC基板的GaN類HEMT、使用了Si基板的SiGe類HEMT等。另外，形成於半導體基板10上的半導體層12具有使用了化合物半導體的異質結。
在實施例1中，在層間絕緣膜40(圖1C)上直接形成保護環連接配線43，但也可以在層間絕緣膜40上形成聚醯亞胺等樹脂膜，在其上形成保護環連接配線43。
[實施例2]
下面，參照圖2A及圖2B，對於實施例2的半導體裝置進行說明。下面，對於與實施例1(圖1A、圖1B、圖1C)的半導體裝置共通的構成省略說明。
圖2A係實施例2的半導體裝置的俯視圖，圖2B是圖2A的一點鏈線2B-2B處的剖面圖。在實施例1中，保護環電極23配置於元件分離區域22上。在實施例2中，在隔著元件分離區域22與活性區域21相鄰的其他活性區域24上配置有保護環電極23。保護環電極23與活性區域24內的接觸層17進行歐姆接觸或肖特基接觸。
即使在實施方式2中，施加有保護環電壓Vgr的保護環電極23經由元件分離區域22對活性區域21的電位造成影響。此外，即使在實施例2中，也並非是保護環電極沒有斷開且連續地包圍活性區域21，而是由彼此分離的複數個保護環電極23包圍保護環電極23。因此，與實施例1同樣，能抑制漏電流的增加，並且能防止剝離性的惡化。
[實施例3]
下面，參照圖3，對於實施例3的半導體裝置進行說明。下面，對於與實施例1(圖1A、圖1B、圖1C)的半導體裝置共通的構成省略說明。在實施例1中，雖 然使用HEMT作為場效電晶體30，但在實施例3中，使用MESFET作為場效電晶體30。
圖3係實施例3的半導體裝置的剖面圖。形成於半導體基板10上的半導體層12從基板側依次包含緩衝層13、通道層19、以及接觸層17。緩衝層13、通道層19、以及接觸層17分別由非摻雜AlGaAs、n型GaAs、以及n型GaAs形成。閘極電極31與通道層19進行肖特基接觸，源極電極32與汲極電極33經由接觸層17歐姆連接至通道層19。
即使在使用MESFET作為場效電晶體30的情況下，能獲得與使用了HEMT的實施例1相同的效果。為了提高動作頻率，較佳為使用化合物半導體作為通道層19。
[實施例4]
下面，參照圖4，對於實施例4的半導體裝置進行說明。下面，對於與實施例1的半導體裝置(圖1A、圖1B、圖1C)共通的構成省略說明。
圖4係實施例4的半導體裝置的俯視圖。在實施例1中，沿著橫向延伸的保護環電極23在長度方向進行延長的延長線與沿著縱向延伸的保護環電極23交叉。沿著該延長線配置有保護環連接配線43。相對於此，在實施例4中，沿著縱向延伸的保護環電極23(圖4)比實施例1的沿著縱向延伸的保護環電極23(圖1A)更短。因此，沿著橫向延伸的保護環電極23的延長線與沿著縱向延伸的保護環電極23不交叉。
實施例4中，保護環連接配線43分別具有折彎成直角的L字形的平面形狀。保護環連接配線43分別由沿著在橫向上延伸的保護環電極23的延長線的部分、以及沿著在縱向上延伸的保護環電極23的延長線的部分構成。至少1個保護環連接配線43與保護環電壓施加配線44連續。
保護環連接配線43配置於與保護環電極23相比遠離活性區域21 的位置。即使將正電壓施加於配置在遠離活性區域21的位置的元件分離區域22上的保護環電極，將形成有通道的區域的電位向正側提高的效果也較低。在實施例4中，通過不在將形成有通道的區域的電位向正側提高的效果較低的區域配置保護環電極23，從而減小保護環電極23與元件分離區域22的接觸面積。由此，能夠提高減小漏電流的效果。
例如，較佳為，在將長方形或正方形的活性區域21的相對的2個邊延長後的2根延長線之間的區域，以從一方延長線到達另一方延長線的方式配置保護環電極23。較佳為，以對與活性區域21的4個邊對應的4個保護環電極23中彼此相鄰的保護環電極23進行連接的方式，來配置保護環連接配線43。
[實施例5]
下面，參照圖5，對實施例5的半導體裝置進行說明。下面，對於與實施例1的半導體裝置(圖1A、圖1B、圖1C)共通的構成省略說明。
圖5係實施例5的半導體裝置的俯視圖。在實施例5中，閘極電極31包含2個閘極指31B、以及連接複數個閘極指31B的閘極連接部31A。2個閘極指31B配置於活性區域21上，在其正下方分別形成有通道。閘極連接部31A配置於元件分離區域22上。通過2個閘極指31B來將活性區域21劃分成3個區域。在中央區域配置有源極電極32，在兩端的2個區域上分別配置有汲極電極33。
如實施例5那樣，即使在閘極電極31呈具有複數個閘極指31B的梳狀形狀的情況下，通過施加到保護環電極23的保護環電壓Vrg，也能將形成有通道的區域的電位向正側提高。由此，能與實施例1同樣地抑制汲極電流Id的減少。此外，在環繞活性區域21的路徑中，設置有未配置保護環電極23的部位，因此能減小漏電流。
[實施例6]
下面，參照圖6，對實施例6的半導體裝置進行說明。下面，對於與實施例 1的半導體裝置(圖1A、圖1B、圖1C)共通的構成省略說明。
圖6係實施例6的半導體裝置的俯視圖。在實施例6中，閘極電極31彎曲成蜿蜒狀。通過蜿蜒狀的閘極電極31，將活性區域21劃分成2個區域。在1個區域上配置有源極電極32，在另1個區域上配置有汲極電極33。在蜿蜒狀的閘極電極31的正下方形成具有蜿蜒狀的平面形狀的通道。
如實施例6那樣，即使在閘極電極31彎曲成蜿蜒狀的情況下，通過施加到保護環電極23的保護環電壓Vrg，也能將形成有通道的區域的電位向正側提高。由此，能與實施例1同樣地抑制汲極電流Id的減少。此外，在環繞活性區域21的路徑中，設置有未配置保護環電極23的部位，因此能減小漏電流。
[實施例7]
下面，參照圖7，對實施例7的半導體裝置進行說明。下面，對於與實施例1的半導體裝置(圖1A、圖1B、圖1C)共通的構成省略說明。
圖7係實施例7的半導體裝置的俯視圖。複數個保護環電極23從四個方向包圍2個活性區域21A、21B。2個活性區域21A、21B分別具有長方形或正方形的平面形狀。2個活性區域21A、21B隔著元件分離區域22排列配置在圖7的縱向上。在2個活性區域21A、21B之間的元件分離區域22上沒有配置保護環電極23。
著眼於1個活性區域21A，3個保護環電極23從3個方向(右方、上方、左方)包圍活性區域21A。這3個保護環電極23通過保護環連接配線43彼此連接。著眼於另1個活性區域21B，3個保護環電極23從3個方向(右方、下方、左方)包圍活性區域21B。這3個保護環電極23也通過保護環連接配線43彼此連接。
從右方包圍活性區域21A的保護環電極23與從相同的右方包圍另一個活性區域21B的保護環電極23配置於1根直線上，保護環連接配線43對兩 者進行連接。同樣，從左方包圍活性區域21A的保護環電極23與從相同的左方包圍另一個活性區域21B的保護環電極23配置於1根直線上，保護環連接配線43對兩者進行連接。
即使在實施例7中，也能與實施例1同樣地抑制汲極電流Id的減少，並且能減小漏電流。
接著，對於實施例7的變形例進行說明。在實施例7中，從右方包圍活性區域21A的保護環電極23與從相同的右方包圍另一個活性區域21B的保護環電極23通過保護環連接配線43進行連接。也可以使從右方包圍活性區域21A的保護環電極23與從相同的右方包圍另一個活性區域21B的保護環電極23連續來作為1個線狀圖案。同樣，也可以使從左方包圍活性區域21A的保護環電極23與從相同的左方包圍另一個活性區域21B的保護環電極23連續來作為1個線狀圖案。
[實施例8]
下面，參照圖8A、圖8B，對實施例8的半導體裝置進行說明。下面，對於與實施例1的半導體裝置(圖1A、圖1B、圖1C)共通的構成省略說明。
圖8A係實施例8的半導體裝置的俯視圖。在實施例8中，2個保護環電極23從彼此正交的2個方向(在圖8A中，右方與上方)包圍活性區域21。2個保護環電極23通過保護環連接配線43彼此連接。
圖8B係實施例8的變形例的半導體裝置的俯視圖。在該變形例中，3個保護環電極23從3個方向(在圖8B中，右方、上方以及下方)包圍活性區域21。3個保護環電極23通過2個保護環連接配線43彼此連接。
如實施例8(圖8A)及實施例8的變形例(圖8B)那樣，並非必須要從4個方向包圍活性區域21，也可以從2個方向或3個方向包圍活性區域21。即使是該構成，也能與實施例1同樣地抑制汲極電流Id的減少，並能減小漏電流。
[實施例9]
下面，參照圖9，對實施例9的半導體裝置進行說明。下面，對於與實施例1的半導體裝置(圖1A、圖1B、圖1C)共通的構成省略說明。
圖9係實施例9的半導體裝置的俯視圖。在實施例9中，在保護環電極23上施加閘極電壓Vg。保護環電極23由與源極電極32與汲極電極33相同的材料形成。至少1個保護環電極23經由保護環電壓施加配線44連接至閘極電極31。保護環電壓施加配線44由包含於與保護環連接配線43相同的配線層的配線構成。
在實施例9中，與實施例1及圖14B所示的第1比較例相同，在源極電極32上施加有相對於基板電位Vsub為正的源極電壓Vs。在場效電晶體30為增強型的情況下，在通常的動作狀態下，閘極電壓Vg高於源極電壓Vs。因此，能在保護環電極23上施加高於源極電壓Vs的電壓，能將活性區域21的電位向正側提高。
由此，能與實施例1同樣地抑制由於基板偏壓效應導致的汲極電流Id的減少。由此，能與實施例1同樣地抑制由於將正電壓施加於保護環電極23而產生的漏電流。實施例9的構成在場效電晶體30為增強型時，特別有效。
接著，對實施例9的變形例進行說明。在由與閘極電極31相同的材料形成保護環電極23的情況下，可以由連續的導電圖案來形成閘極電極31與保護環電極23。在此構成中，不存在閘極電極31與保護環電極23的明確的邊界。在本變形例中，用於將保護環電壓Vgr施加於保護環電極23的保護環電壓施加構造通過使閘極電極31的圖案與保護環電極23的圖案連續來實現。
[實施例10]
下面，參照圖10，對實施例10的半導體裝置進行說明。下面，對於與實施例9的半導體裝置(圖9)共通的構成省略說明。
圖10係實施例10的半導體裝置的俯視圖。在實施例9(圖9)中，閘極電極31與保護環電極23利用由與保護環連接配線43相同的材料形成的低電阻的保護環電壓施加配線44來進行連接。在實施例10中，保護環電壓施加配線44具有如下構成：電阻相對較低的部分44A、44C、以及由與它們相比電阻更高的導電材料來形成的高電阻部分44B串聯連接。低電阻部分44A、44C例如由與保護環連接配線43相同的材料來形成。高電阻部分44B由電阻率高於保護環連接配線43的材料例如氮化鋯等來形成。
接著，對實施例10的優異效果進行說明。在實施例10中，對閘極電極31與保護環電極23進行連接的保護環電壓施加配線44比實施例9的保護環電壓施加配線44的電阻更高。因此，能使從閘極電極31經由保護環電極23流過的漏電流減小。
接著，對於實施例10的變形例進行說明。在實施例10中，由低電阻部分44A、44C與高電阻部分44B構成保護環電壓施加配線44，但也可以僅由高電阻部分44B來構成。此外，實施例10中，將與保護環連接配線43相比電阻率更高的材料用於高電阻部分44B。也可以將相同的材料用於保護環連接配線43與保護環電壓施加配線44，並且使保護環電壓施加配線44比保護環連接配線43更細來代替該構成。通過該構成，也能使保護環電壓施加配線44的電阻值高於保護環連接配線43的電阻值。
[實施例11]
下面，參照圖11，對實施例11的半導體裝置進行說明。下面，對於與實施例9的半導體裝置(圖9)共通的構成省略說明。
圖11係實施例11的半導體裝置的俯視圖。在實施例9中，保護環電極23連接至閘極電極31。在實施例11中，保護環電極23經由保護環電壓施加配線44連接至源極電極32。保護環電壓施加配線44包含於與保護環連接配線43 相同的配線層，並且由與保護環連接配線43相同的材料形成。
在場效電晶體30為降低型的情況下，在閘極電壓Vg低於源極電壓Vs的狀態下使用的情況較多。在該情況下，通過將保護環電極23連接至源極電極32，從而與連接至閘極電極31的情況相比能將更高的電壓施加於保護環電極23。由此，能夠提高將活性區域21的電位向正側提高的效果。
接著，對實施例11的變形例進行說明。也可以通過將保護環電極23的1個圖案與源極電極32的圖案連續，來將保護環電極23連接至源極電極32。在本變形例中，用於將保護環電壓Vgr施加於保護環電極23的保護環電壓施加構造通過使保護環電極23的圖案與源極電極32的圖案連續來實現。
在實施例11中，將保護環電極23連接至源極電極32，但也可以將保護環電極23連接至汲極電極33。在一般的動作狀態下，汲極電壓Vd高於源極電壓Vs。通過將保護環電極23連接至汲極電極33，從而能將更高的電壓施加於保護環電極23。由此，能夠提高將活性區域21的電位向正側提高的效果。
然而，若將汲極電壓Vd施加於保護環電極23，則保護環電極23與半導體基板10之間的漏電流可能會增加。可以基於半導體裝置所要求的規格，來決定將保護環電極23連接至源極電極32，還是連接至汲極電極33。
[實施例12]
下面，參照圖12，對實施例12的半導體裝置進行說明。下面，對於與實施例11的半導體裝置(圖11)共通的構成省略說明。
圖12係實施例12的半導體裝置的俯視圖。在實施例11中，保護環電壓施加配線44(圖11)由與保護環連接配線43相同的低電阻材料形成。在實施例12中，與實施例10的保護環電壓施加配線44(圖10)相同，保護環電壓施加配線44包含相對的低電阻部分44A、44C以及由與它們相比電阻更高的材料來形成的高電阻部分44B。低電阻部分44A、44C與高電阻部分44B串聯連接。
接著，對實施例12的優異效果進行說明。在實施例12中，對閘極電極31與保護環電極23進行連接的保護環電壓施加配線44比實施例11的保護環電壓施加配線44(圖11)的電阻更高。因此，能提高使從源極電極32經由保護環電極23流過的漏電流減小的效果。
接著，對於實施例12的變形例進行說明。在實施例12中，由低電阻部分44A、44C與高電阻部分44B構成保護環電壓施加配線44，但也可以僅由高電阻部分44B來構成保護環電壓施加配線44。此外，實施例12中，將與保護環連接配線43相比電阻率更高的材料用於高電阻部分44B。也可以通過將相同的材料用於保護環連接配線43與保護環電壓施加配線44，並且使保護環電壓施加配線44比保護環連接配線43更細來代替該構成，從而提高保護環電壓施加配線44的電阻值。
[實施例13]
下面，參照圖13，對實施例13的半導體裝置進行說明。下面，對於與實施例1的半導體裝置(圖1A、圖1B、圖1C)共通的構成省略說明。
圖13係實施例13的半導體裝置的剖面圖。在活性區域21旁邊，經由元件分離區域22配置有另一個活性區域25。在活性區域21、25內分別形成有場效電晶體30、50。在活性區域21與活性區域25之間的元件分離區域22上，偏向活性區域21地配置有保護環電極23。而且，例如如圖1A所示，在活性區域21的周圍的元件分離區域22的其他區域上也配置有保護環電極23。從基板電極38將0V的基板電位Vsub施加於半導體基板10。
場效電晶體30包含閘極電極31、源極電極32以及汲極電極33，在源極電極32上施加有相對於基板電位Vsub為正的源極電壓Vs。相鄰的場效電晶體50包含閘極電極51、源極電極52以及汲極電極53，源極電極52的電位與基板電位Vsub相等。即，源極電壓Vs為0V。因此，在場效電晶體50上，不會發 生由於基板偏壓效應導致的汲極電流Id的減少。
接著，對實施例13的優異效果進行說明。在實施例13中，配置於活性區域21與活性區域25之間的元件分離區域22上的保護環電極23偏向活性區域21地進行配置。由此，能夠獲得優先將活性區域21內的半導體層12的電位向正側提高的效果。在另一個活性區域25內的場效電晶體50中，不會發生由於基板偏壓效應導致的汲極電流Id的減少，因此即使沒有獲得提高活性區域25內的半導體層12的電位的效果，也沒有影響。
上述各實施例為例示，當然能進行不同實施例所示的構成的局部替換或組合。對於由複數個實施例的相同的構成導致相同的作用效果，不再對每個實施例依次提及。而且，本發明並非限於上述實施例。例如，能進行各種變更、改良、組合等對於本技術領域中具有通常知識者而言是顯而易見的。

Claims (9)

  1. 一種半導體裝置，具有：半導體層，配置於半導體基板上，並且包含第1活性區域與在俯視時包圍所述第1活性區域的元件分離區域；第1場效電晶體，形成在所述第1活性區域；複數個保護環電極，彼此分離並且經由所述元件分離區域對所述第1活性區域的電位造成影響；層間絕緣膜，形成在所述半導體層、所述第1場效電晶體以及所述保護環電極上；以及保護環連接配線，形成在所述層間絕緣膜上，並且將複數個所述保護環電極相互電連接。
  2. 如請求項1所述之半導體裝置，其中，所述保護環電極配置於所述元件分離區域上。
  3. 如請求項1所述之半導體裝置，其中，所述保護環電極配置於第2活性區域上，該第2活性區域在俯視時隔著所述元件分離區域與所述第1活性區域相鄰。
  4. 如請求項1至3中任一項所述之半導體裝置，其中，所述第1場效電晶體包含源極電極、汲極電極以及閘極電極，在所述第1場效電晶體的源極電極上，施加有相對於所述半導體基板的基板電位為正的電壓，而且，該半導體裝置還具有保護環電壓施加構造，將相對於所述基板電位為正的電壓施加於所述保護環電極。
  5. 如請求項4所述之半導體裝置，其中，所述保護環電壓施加構造將所述保護環電極連接至所述閘極電極。
  6. 如請求項4所述之半導體裝置，其中，所述保護環電壓施加構造將所述保護環電極連接至所述第1場效電晶體的源極電極或汲極電極。
  7. 如請求項4所述之半導體裝置，其中，所述保護環電壓施加構造包含由電阻比所述保護環電極連接配線高的導電材料形成的部分。
  8. 如請求項4所述之半導體裝置，其中，所述半導體層包含經由所述元件分離區域與所述第1活性區域相鄰配置的第3活性區域，在所述第3活性區域上形成有在源極電極上施加有與所述基板電位相等的電位的第2場效電晶體，所述保護環電極包含在所述第1活性區域與所述第3活性區域之間的所述元件分離區域上偏向所述第1活性區域進行配置的部分。
  9. 如請求項1至3中任一項所述之半導體裝置，其中，所述保護環電極從至少2個彼此正交的方向包圍所述第1活性區域。
TW107113297A 2017-04-25 2018-04-19 半導體裝置 TWI677910B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017085762A JP2018186142A (ja) 2017-04-25 2017-04-25 半導体装置
JPJP2017-085762 2017-04-25

Publications (2)

Publication Number Publication Date
TW201843719A TW201843719A (zh) 2018-12-16
TWI677910B true TWI677910B (zh) 2019-11-21

Family

ID=63854719

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113297A TWI677910B (zh) 2017-04-25 2018-04-19 半導體裝置

Country Status (4)

Country Link
US (1) US10396148B2 (zh)
JP (1) JP2018186142A (zh)
CN (1) CN108735812B (zh)
TW (1) TWI677910B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692111B (zh) * 2018-12-19 2020-04-21 穩懋半導體股份有限公司 改良熱穩定性及蕭基行為的半導體結構
CN112164720A (zh) * 2020-10-09 2021-01-01 杨信佳 功率半导体装置
JPWO2022172625A1 (zh) * 2021-02-15 2022-08-18
CN113451393A (zh) * 2021-06-30 2021-09-28 深圳市时代速信科技有限公司 高电子迁移率晶体管及其制作方法
CN118136664B (zh) * 2024-05-07 2024-07-02 英诺赛科(苏州)半导体有限公司 一种半导体结构及其制备方法、半导体产品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819265A (zh) * 2005-01-17 2006-08-16 索尼株式会社 半导体装置及半导体装置的制造方法
CN106206700A (zh) * 2015-05-27 2016-12-07 丰田自动车株式会社 半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5816570B2 (ja) * 2011-05-27 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN102610635B (zh) * 2012-03-26 2014-04-02 大连理工大学 一种高密度缓变场限环结构及其制造工艺
JP6248392B2 (ja) * 2013-01-17 2017-12-20 富士電機株式会社 半導体装置
WO2014125626A1 (ja) * 2013-02-15 2014-08-21 トヨタ自動車株式会社 半導体装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819265A (zh) * 2005-01-17 2006-08-16 索尼株式会社 半导体装置及半导体装置的制造方法
CN106206700A (zh) * 2015-05-27 2016-12-07 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
CN108735812A (zh) 2018-11-02
US10396148B2 (en) 2019-08-27
US20180308926A1 (en) 2018-10-25
CN108735812B (zh) 2021-12-10
JP2018186142A (ja) 2018-11-22
TW201843719A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
TWI677910B (zh) 半導體裝置
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
TWI363424B (zh)
US7538394B2 (en) Compound semiconductor switch circuit device
JP6240898B2 (ja) 半導体装置
US8969973B2 (en) Multi-gate semiconductor devices
US9754932B2 (en) Semiconductor device
US20070102727A1 (en) Field-effect transistor
US9306558B2 (en) Field-effect transistor
JP5676766B2 (ja) 半導体装置
JP2010034282A (ja) 電界効果型トランジスタ
TWI737084B (zh) 半導體裝置
CN104425487A (zh) 半导体器件
US9842920B1 (en) Gallium nitride semiconductor device with isolated fingers
JP7398885B2 (ja) 窒化物半導体装置およびその製造方法
US10797129B2 (en) Field effect transistor structure having notched mesa
US8384137B2 (en) Semiconductor device
US20230307517A1 (en) Transistor
JP2013055188A (ja) 電界効果トランジスタ
JP5147169B2 (ja) スイッチ回路装置
CN118696416A (zh) 氮化物半导体装置
US8872282B2 (en) Semiconductor device
JP2007048900A (ja) 化合物半導体装置