TWI677040B - 積體電路及其多晶片狀態的偵測方法 - Google Patents

Abstract

一種積體電路及其多晶片狀態的偵測方法被提出。積體電路包括至少一晶片。至少一晶片具有堆疊狀態接腳以及忙碌接腳。至少一晶片依據堆疊狀態接腳的電壓狀態以對忙碌接腳施加一偏壓電壓。至少一晶片並偵測忙碌接腳上的指示電壓，並依據忙碌接腳上的指示電壓以判斷出該至少一晶片是否為多個。

Description

積體電路及其多晶片狀態的偵測方法

本發明是有關於一種積體電路，且特別是有關於一種積體電路的多晶片狀態的偵測方法。

在封裝技術的越發先進，以及製程微縮的困難度越來越高的情況之下，若要追求高密度記憶空間以及多晶片堆疊合封的封裝技術變成是另一種較低成本的選擇。然而堆疊的晶片中為了能夠讓每個獨立的晶片都能夠辨識到自身在堆疊中所處位置，因此通常必須多出多個接腳，透過將這些接腳依照每個晶片的位置接到不同的電壓準位，藉以辨識每個晶片所處的位置。然而若每個晶片的這些接腳都要分別連接至正確電壓準位，所需要的金屬導線的材料花費也是一項成本。因此，在低成本需求的狀況底下，有可能只選擇連接部分的接腳至單一特定準位，而節省其餘部分接腳對應的導線的經費。

在上述的結構下，習知技術中，第一層的晶片所對應的堆疊狀態接腳為浮接的狀態。如此，第一層的晶片將無法獲知所屬的積體電路是否僅具有單一晶片，或其為多個相互堆疊的晶片的其中之一。在此情況下，第一層的晶片無法對其中的記憶區塊進行有效的定址，發生操作上的困難。

本發明提供一種積體電路及其多晶片狀態的偵測方法，可有效偵測出積體電路中所包括的晶片是否為多個。

本發明的積體電路包括至少一晶片。至少一晶片具有堆疊狀態接腳以及忙碌接腳。至少一晶片依據堆疊狀態接腳的電壓狀態以對忙碌接腳施加一偏壓電壓。至少一晶片並偵測忙碌接腳上的指示電壓，依據忙碌接腳上的指示電壓以判斷出該至少一晶片是否為多個。

本發明的多晶片狀態的偵測方法包括：在至少一晶片中設置堆疊狀態接腳以及忙碌接腳，並使依據堆疊狀態接腳的電壓狀態以對忙碌接腳施加偏壓電壓；使至少一晶片偵測忙碌接腳上的指示電壓，並依據忙碌接腳上的指示電壓以判斷出至少一晶片是否為多個。

基於上述，本發明的積體電路使至少一晶片依據其堆疊狀態接腳的電壓狀態，來提供偏壓電壓到至少一晶片的忙碌接腳上。並且，透過偵測忙碌接腳上的指示電壓，可獲知積體電路中所包括的晶片為一個或多個，並執行相對應的動作。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示本發明一實施例的積體電路的示意圖。積體電路100包括相互堆疊的晶片IC0以及IC1。晶片IC0具有堆疊狀態接腳（包括子接腳A00、A01）以及忙碌接腳B0。晶片IC1則具有堆疊狀態接腳（包括子接腳A10、A11）以及忙碌接腳B1。在積體電路100中，晶片IC0為第一個晶片，因此晶片IC0上的子接腳A00、A01保持為浮接（float）的狀態，並未連接任何電壓準位。在另一方面，晶片IC1非為第一個晶片，晶片IC1上的子接腳A10、A11中的至少其中之一為非浮接的狀態，晶片IC1上的子接腳A10透過導線W1被連接至參考電壓VCCQ。

晶片IC0的忙碌接腳B0，在正常操作狀態下，用以傳送晶片IC0是否為忙碌的信號。以晶片IC0為動態隨機存取記憶體晶片為範例，當晶片IC0在正常操作狀態下，且內部正在執行記憶胞的刷新（refresh）或程式化（program）動作時，晶片IC0可透過忙碌接腳B0傳送出晶片IC0忙碌中而無法提供讀取的相關資訊。而值得注意的，當晶片IC0剛完成開機並進入初始狀態設定時間區間時，忙碌接腳B0對晶片IC0而言並非用以指示晶片IC0是否為忙碌。

在本發明實施例中，晶片IC0以及IC1的忙碌接腳B0以及B1分別透過導線W2及W3被共同連接至銲墊PD1，並在銲墊PD1產生指示電壓BUSY。值得注意的，指示電壓BUSY可在上述的初始狀態設定時間區間中被產生。

值得一提的，銲墊PD1可形成在積體電路100的封裝載體中的任一部位，沒有特定的限制。

具體來說明，基於晶片IC0的子接腳A00、A01的電壓狀態皆為浮接的狀態，晶片IC0可對忙碌接腳B0先短暫或持續施加一第一偏壓電壓。基於晶片IC1的子接腳A10、A11的電壓狀態分別為非浮接（等於參考電壓VCCQ）以及浮接的狀態，晶片IC1可對忙碌接腳B1持續施加一第二偏壓電壓。其中，第一偏壓電壓的電壓值可小於第二偏壓電壓的電壓值。在晶片IC0所提供的第一偏壓電壓的驅動能力小於晶片IC1所提供的第二偏壓電壓的驅動能力的條件下，指示電壓BUSY可以為介於上述的第二偏壓電壓與第一偏壓電壓間，並可接近上述第二偏壓電壓的電壓值。如此一來，晶片IC0透過判斷指示電壓BUSY的電壓值非為其所施加之第一偏壓電壓值，可獲知積體電路100具有多個互相堆疊的晶片。而晶片IC1可透過子接腳A10、A11的電壓狀態分別為非浮接（等於參考電壓VCCQ）以及浮接的狀態同樣可獲知積體電路100具有多個互相堆疊的晶片。

圖2繪示本發明另一實施例的積體電路的示意圖。積體電路200包括晶片IC0。晶片IC0具有堆疊狀態接腳（包括子接腳A00、A01）以及忙碌接腳B0。晶片IC0可在初始狀態設定時間區間，依據為浮接狀態的子接腳A00、A01，對忙碌接腳B0先短暫或持續施加第一偏壓電壓，在沒有其他晶片對銲墊PD1上的指示電壓BUSY進行拉扯的條件下，指示電壓BUSY的電壓值可實質上等於第一偏壓電壓的電壓值。如此一來，透過判斷指示電壓BUSY的電壓值，可獲知積體電路200中僅具有單一晶片。

圖3繪示本發明再一實施例的積體電路的示意圖。積體電路300包括晶片IC0、IC1、IC2以及IC3。晶片IC0具有堆疊狀態接腳（包括子接腳A00、A01）以及忙碌接腳B0；晶片IC1具有堆疊狀態接腳（包括子接腳A10、A11）以及忙碌接腳B1；晶片IC2具有堆疊狀態接腳（包括子接腳A20、A21）以及忙碌接腳B2；以及，晶片IC3具有堆疊狀態接腳（包括子接腳A30、A31）以及忙碌接腳B3。

為區別晶片IC0、IC1、IC2以及IC3堆疊位置，晶片IC0的子接腳A00、A01皆為浮接狀態；晶片IC1的子接腳A10透過導線W4耦接至參考電壓VCCQ，晶片IC1的子接腳A11則為浮接狀態；晶片IC2的子接腳A21透過導線W5耦接至參考電壓VCCQ，晶片IC2的子接腳A20則為浮接狀態；晶片IC3的子接腳A30、A31則分別透過導線W6、W7耦接至參考電壓VCCQ。

在另一方面，晶片IC0、IC1、IC2以及IC3上分別具有的忙碌接腳B0、B1、B2以及B3，分別透過導線W0、W1、W2以及W3耦接至銲墊PD1，並在銲墊PD1上產生指示電壓BUSY。在本實施例中，晶片IC0可在初始狀態設定時間區間依據電壓狀態為浮接的子接腳A00、A01來對忙碌接腳B0持續提供一第一偏壓電壓，晶片IC1、IC2以及IC3則在初始狀態設定時間區間依據至少其中之一的電壓狀態為非浮接的子接腳A10、A11、A20、A21、A30、A31來分別對忙碌接腳B1、B2以及B3持續提供一第二偏壓電壓。在晶片IC1、IC2以及IC3提供的第二偏壓電壓的驅動能力大於晶片IC0提供第一偏壓電壓的驅動能力時，指示電壓BUSY的電壓值將會偏向第二偏壓電壓。以第二偏壓電壓等於電源電壓VDD，第一偏壓電壓等於接地電壓（0V）為範例，當晶片IC1、IC2、IC3所提供的第二驅動能力為晶片IC0所提供的第一偏壓電壓的驅動能力的兩倍時，透過判斷指示電壓BUSY的電壓值實質上等於11/12VDD，晶片IC0~IC3均可以得知積體電路100中具有四個晶片IC0~IC3相互堆疊。另外，若偵測出的指示電壓實質上等於3/4VDD時，晶片IC0~IC1均可得知積體電路100中具有兩個晶片IC0、IC1相互堆疊。此外，若偵測到的指示電壓實質上等於0伏特時，晶片IC0即可得知積體電路100中僅包括一個晶片IC0。如此一來，透過判斷指示電壓的電壓值大小，來得知積體電路400中所包括的相互堆疊的晶片的數量。

圖4繪示本發明實施例的積體電路的實施細節的示意圖。積體電路400中包括第一晶片IC0以及第二晶片IC1。第一晶片IC0包括偏壓產生器電路411以及偵測電路412。偏壓產生器電路411耦接至堆疊狀態接腳（包括子接腳A00、A01），並耦接至忙碌接腳B0。偏壓產生器電路411偵測子接腳A00、A01的電壓狀態，並依據子接腳A00、A01的電壓狀態來對忙碌接腳B0施加第一偏壓電壓或第二偏壓電壓。其中，當子接腳A00、A01的電壓狀態皆為浮接時，偏壓產生器電路411可對忙碌接腳B0施加第一偏壓電壓。當子接腳A00、A01中至少其中之一的電壓狀態接為非浮接時，偏壓產生器電路411可對忙碌接腳B0施加第二偏壓電壓。

在另一方面，第二晶片IC1包括偏壓產生器電路421。偏壓產生器電路421耦接至子接腳A10、A11以及忙碌接腳B1。偏壓產生器電路421具有與偏壓產生器電路411相同的功能，並可依據子接腳A10、A11的電壓狀態，來對忙碌接腳B1施加第一偏壓電壓或第二偏壓電壓。

偵測電路412耦接至忙碌接腳B0，其中的忙碌接腳B0與B1透過導線W1相互連接。在初始狀態設定時間區間中，偏壓產生器電路411以及偏壓產生器電路421分別為忙碌接腳B0、B1施加不同的偏壓電壓，並相互拉扯以產生指示電壓。在此同時，偵測電路412可透過比較指示電壓以及參考電壓，來判斷出積體電路400中是否包括多個晶片相互堆疊。舉例來說明，當該指示電壓大於該參考電壓時，來判斷出積體電路400中包括多個晶片相互堆疊，當該指示電壓小於該參考電壓時，來判斷出積體電路400中包括1個晶片。並且，偵測電路412可透過判斷指示電壓的電壓值大小，來得知積體電路400中所包括的相互堆疊的晶片的數量。

第二晶片IC1中也可設置與偵測電路412相同的電路，並用以在當子接腳A10、A11的電壓狀態皆為浮接時，進行忙碌接腳B1上的指示電壓的偵測動作。相對的，在當子接腳A10、A11的電壓狀態非皆為浮接時，第二晶片IC1可透過判讀子接腳A10、A11的電壓狀態來獲知其在堆疊晶片中的位置。舉例來說明，以積體電路中具有四個相互堆疊晶片為範例，當子接腳A10非為浮接，且子接腳A11為浮接時，第二晶片IC1可以在直接鄰近於第一晶片IC0的第二位置上。當子接腳A10為浮接，且子接腳A11非為浮接時，第二晶片IC1可以位在較為遠離的第一晶片的第三位置上。當子接腳A10、A11均非為浮接時，第二晶片IC1可以位在最為遠離的第一晶片IC0的第四位置上。

當然上述的堆疊狀態接腳的電壓狀態與晶片設置的位置的關係沒有特定的限定，上述的說明只是說明用範例，沒有特別的限制。

圖5繪示本發明實施例的偏壓產生電路的實施方式的示意圖。偏壓產生電路500可包括第一電路510以及第二電路520。當偏壓產生電路500要對忙碌接腳B0施加第一偏壓電壓時，偏壓產生電路500可透過驅動信號DRV1以啟動第一電路510中的電晶體M1，並使電晶體M1通過電阻R1以對忙碌接腳B0提供第一偏壓電壓。相對的，在當偏壓產生電路500要對忙碌接腳B0施加第二偏壓電壓時，偏壓產生電路500可透過驅動信號DRV2以啟動第二電路520中的電晶體M2，並使電晶體M2直接對忙碌接腳B0提供第二偏壓電壓。

基於電阻R1的效應，偏壓產生電路500提供第一偏壓電壓的驅動能力可低於提供第二偏壓電壓的驅動能力。

圖5的實施方式僅只是範例，本領域具通常知識者可透過任意方式，來在不同條件下，依據不同的驅動能力來產生不同電壓值的偏壓電壓。例如，變更電晶體M1為長通道式的電晶體，或加大電晶體M2的通道寬長比，皆可調整產生偏壓電壓的驅動能力。

圖6繪示本發明實施例的多晶片狀態的偵測動作的波形圖。其中，積體電路依據信號CS#來執行動作。並在信號CS#提供的脈波P1後，依據時脈信號CK以及反向時脈信號CK#來針對積體電路中的記憶體執行存取動作。透過在時間區間TT1，外部的主機可利用資料信號DQ[7:0]以依序傳送命令CMD[7:0]以及位址ADR[31:24]、ADR[23:16]、ADR[15:8]以及ADR[7:0]至積體電路中的晶片。並且，在時間區間TT2中，外部的主機並利用資料信號DQ[7:0]以傳送寫入資料RG[15:8]以及RG[7:0]至積體電路中的晶片（例如為記憶體）。

在另一方面，積體電路中的晶片可驅動忙碌接腳上的指示電壓BUSY，並使指示電壓BUSY具有一個電壓準位。而透過偵測指示電壓BUSY的電壓準位，可以得知積體電路中的晶片堆疊狀態。舉例來說明，當積體電路中具有多個堆疊的晶片時，其中的第一晶片可在特定的時間區間中，依據皆為浮接的堆疊狀態接腳，以短暫的提供第一偏壓電壓以拉低指示電壓BUSY。另外，第二晶片則可持續的提供第二偏壓電壓以拉高指示電壓BUSY。當指示電壓BUSY的電壓準位在相對高的高電壓準位的狀態時，積體電路為具有多個晶片相互堆疊的狀態。相對的，當指示電壓BUSY的電壓準位在相對低的低電壓準位的狀態時，積體電路則為具有單一晶片的狀態。

圖7繪示本發明實施例的多晶片狀態的偵測方法的流程圖。在步驟S710中，在至少一晶片中設置堆疊狀態接腳以及忙碌接腳，並使至少一晶片在初始狀態設定時間區間中，依據堆疊狀態接腳的電壓狀態以對忙碌接腳施加偏壓電壓。在步驟S720中，在初始狀態設定時間區間中，使至少一晶片偵測忙碌接腳上的指示電壓，並依據忙碌接腳上的指示電壓以判斷出至少一晶片是否為多個。

關於上述步驟的實施細節，在前述的多個實施例及實施方式都有詳盡的說明，以下恕不多贅述。

綜上所述，本發明使晶片依據堆疊狀態接腳的電壓狀態來對忙碌接腳施加不同的偏壓電壓。透過偵測忙碌接腳上的指示電壓的電壓值大小，可有效判讀出積體電路是否具有多個晶片，並透過偵測堆疊狀態接腳的電壓狀態，可有效判讀出晶片在堆疊中的位置。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300、400‧‧‧積體電路

IC0、IC1、IC2、IC3‧‧‧晶片

410‧‧‧第一晶片

420‧‧‧第二晶片

A00、A01、A10、A11、A20、A21、A30、A31‧‧‧子接腳

B0、B1、B2、B3‧‧‧忙碌接腳

W1~W7‧‧‧導線

VCCQ‧‧‧參考電壓

PD1‧‧‧銲墊

411、421、500‧‧‧偏壓產生器電路

412‧‧‧偵測電路

510‧‧‧第一電路

520‧‧‧第二電路

DRV1、DRV2‧‧‧驅動信號

M1、M2‧‧‧電晶體

R1‧‧‧電阻

CS#‧‧‧信號

P1‧‧‧脈波

CK‧‧‧時脈信號

CK#‧‧‧反向時脈信號

DQ[7:0]‧‧‧資料信號

CMD[7:0]‧‧‧命令

ADR[31:24]、ADR[23:16]、ADR[15:8]、ADR[7:0]‧‧‧位址

RG[15:8]、RG[7:0]‧‧‧寫入資料

BUSY‧‧‧指示電壓

TT1、TT2‧‧‧時間區間

S710~S720‧‧‧多晶片狀態的偵測步驟

圖1繪示本發明一實施例的積體電路的示意圖。 圖2繪示本發明另一實施例的積體電路的示意圖。 圖3繪示本發明再一實施例的積體電路的示意圖。 圖4繪示本發明實施例的積體電路的實施細節的示意圖。 圖5繪示本發明實施例的偏壓產生電路的實施方式的示意圖。 圖6繪示本發明實施例的多晶片狀態的偵測動作的波形圖。 圖7繪示本發明實施例的多晶片狀態的偵測方法的流程圖。

Claims (15)

1. 一種積體電路，包括： 至少一晶片，具有一堆疊狀態接腳以及一忙碌接腳，該至少一晶片依據該堆疊狀態接腳的電壓狀態以對該忙碌接腳施加一偏壓電壓，該至少一晶片並偵測該忙碌接腳上的一指示電壓，依據該忙碌接腳上的該指示電壓以判斷出該至少一晶片是否為多個。
2. 如申請專利範圍第1項所述的積體電路，其中該至少一晶片依據比較該指示電壓以及一參考電壓以判斷出該至少一晶片是否為多個，當該指示電壓大於該參考電壓時，該至少一晶片的數量為多個，當該指示電壓小於該參考電壓時，該至少一晶片的數量為1個。
3. 如申請專利範圍第1項所述的積體電路，其中該至少一晶片在一初始狀態設定時間區間中依據該堆疊狀態接腳的電壓狀態以對該忙碌接腳施加該偏壓電壓。
4. 如申請專利範圍第1項所述的積體電路，其中該至少一晶片包括： 一第一晶片，具有一第一堆疊狀態接腳以及一第一忙碌接腳，依據該第一堆疊狀態接腳的電壓狀態以對該第一忙碌接腳施加一第一偏壓電壓；以及 至少一第二晶片，具有一第二堆疊狀態接腳以及一第二忙碌接腳，並依據該第二堆疊狀態接腳的電壓狀態以對該第二忙碌接腳施加一第二偏壓電壓，其中該第一忙碌接腳與該第二忙碌接腳相互耦接。
5. 如申請專利範圍第4項所述的積體電路，其中該第一堆疊狀態接腳為浮接狀態，該第一晶片對該第一忙碌接腳施加該第一偏壓電壓，其中該第二堆疊狀態接腳具有多個子接腳，該些子接腳的至少其中之一為非浮接狀態，該第二晶片對該第二忙碌接腳施加該第二偏壓電壓，該第一偏壓電壓與該第二偏壓電壓的電壓值不相同。
6. 如申請專利範圍第4項所述的積體電路，其中該第一偏壓電壓的驅動能力與該第二偏壓電壓的驅動能力不相同。
7. 如申請專利範圍第1項所述的積體電路，其中該至少一晶片依據該堆疊狀態接腳的電壓狀態來獲知該至少一晶片的堆疊位置。
8. 如申請專利範圍第1項所述的積體電路，其中該至少一晶片包括： 一偏壓產生電路，耦接該堆疊狀態接腳以及該忙碌接腳，依據該堆疊狀態接腳的電壓狀態以對該忙碌接腳施加該偏壓電壓。
9. 如申請專利範圍第1項所述的積體電路，其中該至少一晶片包括： 一偵測電路，耦接該忙碌接腳，依據該指示電壓來判斷出該至少一晶片是否為多個。
10. 一種多晶片狀態的偵測方法，包括： 在至少一晶片中設置一堆疊狀態接腳以及一忙碌接腳，依據該堆疊狀態接腳的電壓狀態以對該忙碌接腳施加一偏壓電壓；以及 使該至少一晶片偵測該忙碌接腳上的一指示電壓，並依據該忙碌接腳上的該指示電壓以判斷出該至少一晶片是否為多個。
11. 如申請專利範圍第10項所述的偵測方法，其中該至少一晶片依據比較該指示電壓以及一參考電壓以判斷出該至少一晶片是否為多個，其中當該指示電壓大於該參考電壓時，該至少一晶片的數量為多個，當該指示電壓小於該參考電壓時，該至少一晶片的數量為1個。
12. 如申請專利範圍第10項所述的偵測方法，其中依據該堆疊狀態接腳的電壓狀態以對該忙碌接腳施加該偏壓電壓的步驟包括： 在一初始狀態設定時間區間中依據該堆疊狀態接腳的電壓狀態以對該忙碌接腳施加該偏壓電壓。
13. 如申請專利範圍第10項所述的偵測方法，其中該至少一晶片包括一第一晶片以及至少一第二晶片，依據該堆疊狀態接腳的電壓狀態以對該忙碌接腳施加該偏壓電壓的步驟包括： 使該第一晶片依據一第一堆疊狀態接腳的電壓狀態以對一第一忙碌接腳施加一第一偏壓電壓；以及 使該至少一第二晶片依據一第二堆疊狀態接腳的電壓狀態以對一第二忙碌接腳施加一第二偏壓電壓，其中該第一忙碌接腳與該第二忙碌接腳相互耦接。
14. 如申請專利範圍第13項所述的偵測方法，其中使該第一晶片依據該第一堆疊狀態接腳的電壓狀態以對該第一忙碌接腳施加該第一偏壓電壓的步驟包括： 該第一堆疊狀態接腳為浮接狀態，使該第一晶片對該第一忙碌接腳施加該第一偏壓電壓；以及 使該至少一第二晶片依據該第二堆疊狀態接腳的電壓狀態以對該第二忙碌接腳施加該第二偏壓電壓的步驟包括： 該至少一第二晶片的多個子接腳的至少其中之一為非浮接狀態，使該第二晶片對該第二忙碌接腳施加該第二偏壓電壓， 其中該第一偏壓電壓與該第二偏壓電壓的電壓值不相同。
15. 如申請專利範圍第13項所述的偵測方法，其中該第一偏壓電壓的驅動能力與該第二偏壓電壓的驅動能力不相同。