TWI675422B - 用於改善ｆｉｎｆｅｔ效能之閘極裙氧化及其製造方法 - Google Patents

用於改善ｆｉｎｆｅｔ效能之閘極裙氧化及其製造方法 Download PDF

Info

Publication number
TWI675422B
TWI675422B TW107114682A TW107114682A TWI675422B TW I675422 B TWI675422 B TW I675422B TW 107114682 A TW107114682 A TW 107114682A TW 107114682 A TW107114682 A TW 107114682A TW I675422 B TWI675422 B TW I675422B
Authority
TW
Taiwan
Prior art keywords
gate
skirt
silicon
item
fins
Prior art date
Application number
TW107114682A
Other languages
English (en)
Other versions
TW201942978A (zh
Inventor
高群
克里斯多夫 納撒爾
史基爾哈 克瑞納莫斯
路畢 都米葛 安東尼歐 費瑞爾
約翰 史波爾
史哈伯 史德狄
貝絲 巴默特
阿布 扎狄恩
金平 劉
李泰正
爾吉 帕特沙諾
希斯爾 拉扎爾
輝 臧
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Application granted granted Critical
Publication of TWI675422B publication Critical patent/TWI675422B/zh
Publication of TW201942978A publication Critical patent/TW201942978A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一種用於控制在FinFET裝置內的閘極長度以提高功率效能的方法以及所產生之裝置。數個具體實施例包括：形成在複數個鰭片上方延伸的垂直閘極；沉積各自的氧化物層於該垂直閘極與該複數個鰭片之各自的交叉點處形成的複數個裙區上方；以及氧化各個氧化物層以形成複數個氧化閘極裙。

Description

用於改善FINFET效能之閘極裙氧化及其製造方法
本揭示內容係有關於鰭式場效電晶體(FinFET)裝置及其製造。特別是，本揭示內容有關於用於增加FinFET效能的氧化閘極裙。
電晶體的尺寸已持續被縮小以提高效能及減少耗電量。這已導致出現更有效率的可縮放電子裝置及增加的使用者經驗。不過，小型化也已增加製造裝置的複雜度。FinFET及其他多閘極裝置的製造商所面對的挑戰之一是最大化功率效能。可惜，裝置縮放及製程可能引進最小化交流電(AC)效能的缺陷。例如，金屬閘極在鰭片上方垂直延伸的長度在蝕刻期間可能無意中延伸。閘極的延伸長度導致閘極電容增加而限制交流電效能。
因此，亟須一種有受控閘極長度用以提高功率效能的FinFET裝置及其製造方法。
本揭示內容的一態樣為一種有增加功率效 能的FinFET裝置。
本揭示內容的另一態樣為一種用間隔件之第一及第二氧化部分及該間隔件形成鄰接於閘極之低介電部分來控制閘極長度在FinFET內的方法。
本揭示內容的附加態樣及其他特徵會在以下說明中提出以及部分在本技藝一般技術人員審查以下內容或學習本揭示內容的實施後會明白。按照隨附申請專利範圍的特別提示，可實現及得到本揭示內容的優點。
根據本揭示內容，有些技術效果部分可用一種方法達成，其包括：形成在複數個鰭片上方延伸的垂直閘極；沉積各自的氧化物層於該垂直閘極與該複數個鰭片之各自的交叉點處形成的複數個裙區上方；以及氧化各個氧化物層以形成複數個氧化閘極裙。
本揭示內容的數個態樣包括：形成沿著該垂直閘極之各側且鄰接該複數個氧化閘極裙的間隔件，其中該間隔件的有效面積包括該複數個氧化閘極裙的各自的面積。數個其他態樣包括該間隔件，其包括非晶矽(a-Si)、氧碳氮化矽(silicon oxycarbonitride,SiOCN)或碳氮化矽硼(silicoboron carbonitride,SiBCN)。另一態樣包括：用原子層沉積(ALD)或電漿增強式ALD沉積該各個氧化物層。
數個附加態樣包括：用以下方式氧化各氧化物層：施加前驅物至該複數個裙區用於與各個相應氧化物層反應，其中該前驅物包括：(N,N-二甲胺基)三甲基矽烷，(CH3)3SiN(CH3)2，乙烯基三甲氧基矽烷，三乙烯甲 氧基矽烷(CH2¼CH)3SiOCH3)，四(二甲胺基)矽烷Si(N(CH3)2)4，三(二甲胺基)矽烷(TDMAS)SiH(N(CH3)2)3，CH2¼CHSi(OCH3)3，以氧電漿作為反應物的二異丙基胺基矽烷(DIPAS)，和以臭氧作為反應物的雙(乙基-甲基-氨基)矽烷(BEMAS)。數個其他態樣包括該反應是在一反應室內在室溫至600℃的溫度發生且各個相應氧化物層暴露於一系列的前驅物持續20秒至4小時。數個附加態樣包括：該反應室以10瓦特至100瓦特的功率位準運作。數個其他態樣包括：該反應室以0毫托(mTorr)至1毫托的開閥壓力運作。另一態樣包括：形成由二氧化矽(SiO2)、氮氧化矽(SiON)或二氧化鈦(TiO2)組成的該氧化物層。數個附加態樣包括：形成與該複數個鰭片垂直的該垂直閘極，其中該垂直閘極包括a-Si、矽鍺(SiGe)或磊晶矽。
本揭示內容的另一態樣為一種裝置，其包括：複數個鰭片，形成於基板內；垂直閘極，經形成為在該複數個鰭片上方垂直地延伸；以及複數個氧化閘極裙，經形成為填入在該垂直閘極與該複數個鰭片之交叉點處形成的相應裙區。
該裝置的數個態樣包括：間隔件，經形成為沿著該垂直閘極之各側且鄰接該等複數個氧化閘極裙，其中該間隔件的有效面積包括該複數個氧化閘極裙的各自面積。另一態樣包括：由a-Si、SiOCN或SiBCN形成的該間隔件。其他態樣包括：沉積於該相應裙區中之各者上方的複數個氧化物層。另一態樣包括：用ALD或電漿增強式 ALD沉積的該氧化物層。另一態樣包括該氧化物層，其包括SiO2、SiON或TiO2。其他態樣包括：垂直於該複數個鰭片的該垂直閘極，且其中該垂直閘極包括a-Si、SiGe或磊晶矽。
本揭示內容的另一態樣為一種裝置，包括：間隔件的第一及第二氧化部分，形成於閘極之第一及第二裙區上方；以及該間隔件的低介電部分，經形成為鄰接該閘極和該間隔件的該第一及第二氧化部分，其中該第一及第二裙區形成在該閘極與各自的第一及第二鰭片的各自的交叉點處。
本揭示內容的數個態樣包括：形成該間隔件中由SiO2、SiON或TiO2組成的該第一及第二氧化部分。另一態樣包括：形成該間隔件中由a-Si、SiOCN或SiBCN組成的該低介電部分。
熟諳此藝者由以下詳細說明可明白本揭示內容的其他方面及技術效果，其中係僅以預期可實現本揭示內容的最佳模式舉例描述本揭示內容的具體實施例。應瞭解，本揭示內容能夠做出其他及不同的具體實施例，以及在各種明顯的方面，能夠修改數個細節而不脫離本揭示內容。因此，附圖及說明內容本質上應被視為圖解說明用而不是用來限定。
100‧‧‧FinFET裝置、裝置
101a-101c‧‧‧(金屬)閘極
102‧‧‧部分
103、103a-103c‧‧‧鰭片
104、106‧‧‧方向
105‧‧‧閘極裙區、金屬化閘極裙區、裙區
105a、105b‧‧‧閘極裙區
108‧‧‧乙二醇層
109‧‧‧部分
111a、111b‧‧‧間隔件區、區域
115‧‧‧氧化裙、氧化閘極裙
115a、115b‧‧‧氧化裙
117a、117b‧‧‧間隔件
119‧‧‧直線
121‧‧‧氧化物層
123‧‧‧基板
在此用附圖舉例說明而不是限定本揭示內容，圖中類似的元件用相同的元件符號表示，且其中： 第1A圖及第1B圖的俯視圖根據數個示範具體實施例示意圖示有複數個裙區的FinFET；第1C圖及第1D圖的俯視圖根據數個示範具體實施例示意圖示有用於填入複數個裙區之複數個氧化裙的FinFET；以及第1E圖的立體圖根據一示範具體實施例示意圖示有用於填入複數個裙區之複數個氧化裙的FinFET橫截面。
為了解釋，在以下的說明中，提出許多特定細節供徹底瞭解示範具體實施例。不過，顯然在沒有該等特定細節下或用等效配置仍可實施示範具體實施例。在其他情況下，眾所周知的結構及裝置用方塊圖圖示以免不必要地混淆示範具體實施例。此外，除非另有說明，在本專利說明書及申請專利範圍中表示成分、反應條件等等之數量、比例及數值性質的所有數字應被理解為在所有情況下可用措辭“約”來修飾。
本揭示內容針對且解決FinFET裝置內出現延伸閘極長度的問題，例如閘極裙。和直邊角落相反，閘極裙係指在裝置之金屬閘極與一或多個鰭片之交叉點(角落)附近形成裙狀突出物或凸部的物理特性。當出現閘極裙時，閘極的有效長度增加，這也導致閘極電容增加且限制交流電效能。
閘極裙通常在閘極反應性離子蝕刻(RIE)製 程期間形成，在此離子侷限於角落會產生RX孔洞(FIN通道的非所欲蝕刻)。若置之不理，閘極裙使裝置的預期運作及/或效能偏離預定設計規格。例如，當沉積金屬於鰭片上方以形成閘極時，裙區也金屬化，從而增加金屬閘極在鰭片上方的有效長度以及閘極的有效電容。偏離的閘極長度(例如，每奈米小到3%)也使從源極越過閘極到汲極的AC電路效能惡化。
可惜，減少閘極裙對半導體製造商而言是挑戰，特別是在多晶矽蝕刻期間。蝕刻需要按照規格來形成及/或圖案化鰭片或閘極，包括企圖移除閘極裙。不過，閘極裙的過度蝕刻可能引進主動閘極或鰭片的主動區孔洞(RX孔洞)，同時蝕刻不足導致蝕刻材料的殘餘積累。閘極裙也可能在後續製造期間造成下游的嚴重RX孔洞，就像在取代金屬閘極(RMG)程序的金屬閘極柱(metal gate via)執行期間一樣。再者，下游閘極洩漏可靠性問題可能起因於在絕單相位時脈製造(true-single-phase-clocking fabrication)期間出現的不適當崩潰電壓。
特別是，根據本揭示內容的數個具體實施例，藉由形成填入裝置之閘極裙區的氧化裙來解決上述問題。在此為了圖解說明，用FinFET裝置描述該等示範具體實施例。不過，所描述的示範裝置及方法可應用於任何單或多閘極電路的製造及/或設計。
根據本揭示內容之數個具體實施例的方法包括：形成在複數個鰭片上方延伸的垂直閘極。然後，氧 化形成在閘極與複數個鰭片之各自的交叉點處的複數個裙區中的每一個裙區，以填滿該複數個裙區中的每一個裙區。該等氧化閘極裙經形成為可填入該複數個裙區，藉此具有裙區的形狀。結果，被氧化閘極裙佔用的面積與間隔件之低介電部分的面積構成間隔件的有效面積。
此外，熟諳此藝者由以下實施方式可明白本揭示內容的其他態樣、特徵及技術效果，其中係僅以預期可實現本揭示內容的最佳模式舉例描述本揭示內容的具體實施例。本揭示內容能夠做出其他及不同的具體實施例，而且能夠修改其在各種不同方面的數個細節。因此，附圖及說明內容本質上應被視為圖解說明用而不是用來限定。
第1A圖至第1B圖的俯視圖根據數個示範具體實施例示意圖示有複數個裙區的FinFET。請參考第1A圖的俯視圖，FinFET裝置100包括有多個(金屬)閘極101a-101c(在此一起被稱為閘極101)形成於其上的多個鰭片103a-103c(在此一起被稱為鰭片103)。鰭片103可進一步包含乙二醇層(ethylene glycol layer)108，其用於隔絕鰭片103在製造期間的過度加熱劣化(excessive heat deterioration)。例如，乙二醇層108可具有合適的熱傳遞係數用於在形成閘極101期間隔絕鰭片103。鰭片103在基板(為求便於圖解說明而未圖示)內形成為向上延伸高出裝置100表面的結構。因此，該等鰭片提供最終形成多個垂直閘極101(亦即，作為閘極電極)於其上的架構。此外，可在鰭片103之間或四周形成磊晶層(為求便於圖解說明 而未圖示)用於FinFET裝置100的進一步發展。
在某些具體實施例中，閘極101由金屬製成，例如a-Si、SiGe或磊晶矽。或者，閘極101可由多晶矽形成為複晶閘極結構(polygate structure)。在此為了圖解說明，閘極101可屬於任一形式的閘極電極製造。此外，形成垂直延伸到鰭片103的閘極101，而產生用於支撐多個FinFET的多閘極裝置架構。例如，閘極101圖示為在多個陰影鰭片103a-103c(延伸方向106)上方朝方向104而延伸越過裝置100表面的無陰影區。照此，各閘極101主體的部分(例如，閘極101b的部分111)直接在各自的鰭片103c上方延伸，同時其他部分在各自的鰭片103b、103c之間延伸(例如，閘極101b的部分109)。
在某些具體實施例中，自其形成鰭片103的基板(為求便於圖解說明而未圖示)可為矽(Si)。用習知微影或蝕刻技術加工該基板以形成鰭片103。提供作為絕緣體的介電層(為求便於圖解說明而未圖示)也可形成於基板上面以提供裝置100表面。此外，蝕刻裝置100表面可蝕刻有線/圖標記，用於沿著表面以及在鰭片103上方指定複數個閘極101之布置。在蝕刻的情形下，該製程的執行可為例如乾式蝕刻、反應性離子蝕刻(RIE)、電漿蝕刻、離子束蝕刻、雷射燒蝕等等。
在某些實例中，可在早期階段的上述蝕刻製程期間形成一或多個閘極裙區105。例如，該等閘極裙區為形成在基板表面或其附近的彎曲區域或突出物(例如， 凸部)。
第1B圖的放大圖圖示第1A圖之FinFET裝置100的一部分102用於進一步描繪閘極裙區105。在第1B圖中，示範閘極裙區105a及105b(在此一起被稱為閘極裙區105)圖示成其各自出現在鰭片103a及103b的角落及/或與閘極101b的交叉點處。也圖示間隔件區111a及111b；沿著閘極101b兩側最終可形成低介電(低k)間隔件的開放區域。用來形成低k間隔件的材料可包含a-Si，SiOCN或SiBCN或適用於矽基裝置製造的任何其他材料。在此實例下，當間隔件形成在各自的區域111a及11b時，介電間隔件最終覆蓋及/或包含取決於閘極裙之尺寸的金屬化閘極裙區105。
儘管在該示範具體實施例中圖示成一致，然而各個閘極裙區105a及105b的尺寸在深度、大小、形狀等等可不同；最終各自導致閘極101接觸鰭片103a及103b的附加長度。例如，閘極由閘極裙引起的附加長度可由以下公式給出：閘極裙長度=閘極金屬長度+介電層長度
就小型微處理器設計而言，閘極裙長度可能以奈米測量。如前述，閘極裙長度(單位：奈米)的增量對應至閘極101b在FinFET裝置100運作期間之有效電容的增量。
第1C圖至第1D圖的俯視圖根據數個示範具體實施例示意圖示有用於填入複數個裙區之複數個氧化 裙的FinFET。氧化裙115對應至FinFET裝置100中用氧化物層填滿第1A圖之開放的閘極裙區105的區域。用ALD或電漿增強式ALD，在裙區105上方形成氧化物層，例如SiO2、SiON或TiO2。然後，執行電漿氧化以氧化裙區105。例如，將FinFET裝置100安置於反應室(為求便於圖解說明而未圖示)內，且暴露於前驅物，例如，(N,N-二甲胺基)三甲基矽烷，(CH3)3SiN(CH3)2，乙烯基三甲氧基矽烷，三乙烯甲氧基矽烷(CH2¼CH)3SiOCH3)，四(二甲胺基)矽烷Si(N(CH3)2)4，三(二甲胺基)矽烷(TDMAS)SiH(N(CH3)2)3，CH2¼CHSi(OCH3)3，以氧電漿作為反應物的二異丙基胺基矽烷(DIPAS)，和以臭氧作為反應物的雙(乙基-甲基-氨基)矽烷(BEMAS)，這些前驅物係藉由以例如10標準立方公分/分鐘(SCCM)至50SCCM之流率輸送例如10瓦特至100瓦特之功率位準至反應室持續60秒至4小時來產生。該等前驅物在反應室中也可維持在0毫托至1毫托的壓力。這導致薄氧化物膜緩慢地沉積於裙區105上方以產生氧化閘極裙115。
在一替代具體實施例中，該氧化製程可在多晶提拉程序(polycrystalline pulling procedure)或其他製造步驟期間執行。在提拉製程的情形下，修飾在基板及/或介電層內的多晶矽塊或多晶矽粒以優化裝置效能。依照此辦法，氧化物層在多晶矽的熔化或加壓期間可被氧化。照此，氧化裙115可形成為裝置製程的固有部分而不需要重大的附加步驟。
請參考第1D圖的放大圖圖示第1C圖之FinFET裝置100的一部分102用於進一步描繪氧化閘極裙115。根據該等示範具體實施例，間隔件117a及117b沿著閘極101b之兩側且鄰接氧化閘極裙115地延伸。照此，由第1A圖及第1B圖之閘極裙105形成的開口換成氧化閘極裙115以變成間隔件的有效面積之一部分。結果，用間隔件按照設計規格來維持閘極長度101而不是附加閘極裙長度。
第1E圖的立體圖根據一示範具體實施例示意圖示具有用於填入複數個裙區之複數個氧化裙的FinFET之橫截面。該橫截面對應至橫貫第1D圖的FinFET裝置100之部分102之放大圖的直線119。在此實施例中，間隔件117a及117b圖示成其與形成於氧化物層121上方的垂直閘極101b並排地形成，氧化物層121則擱在基板123上。再者，間隔件117a及117b經形成以與垂直閘極101b鄰接的方式延伸於鰭片103之間且於氧化裙115a及115b上方，從而包含及/或合併氧化裙115a及115b的面積作為間隔件117a及117b的有效面積之一部分。
吾等預期，本文的示範具體實施例可能涉及氧化裙115a及115b與各個間隔件117a及117b的任何鄰接取向。例如，閘極裙的高度或深度可能與圖示的不同(例如，可能不出現於氧化物層121及/或基板123的表面附近)，從而影響所施加之氧化劑的數量或填滿閘極裙所需的開放空間數量。該等示範具體實施例應用於氧化裙與較 低介電材料的任何鄰接布置，其中，氧化裙與較低介電材料變成實體及/或功能合併在一起。
描述於本文的示範製程在FinFET裝置的設計及製造提供數種優點。在一優點中，裝置的閘極裙區在製造期間氧化而不須附加步驟，以改善裝置的固有AC功率效能。作為另一優點，維持閘極金屬長度且有效地轉換/合併閘極裙區與低介電間隔件。在另一優點中，可排除在取代金屬閘極製程期間出現的RX孔洞及缺陷。應注意，提及於本文的示範技術可與任何已知互補金屬-氧化物-半導體(CMOS)加工流程整合。
根據本揭示內容之數個具體實施例所形成的裝置可用於各種工業應用，例如微處理器、智慧型手機、行動電話、手機、機上盒、DVD燒錄機及播放機、汽車導航、印表機及周邊設備、網路及電信設備，遊戲系統及數位相機。因此，本揭示內容在產業上可用於製造各種高度整合半導體裝置中之任一者。本揭示內容特別可應用於先進技術節點的半導體裝置，例如FinFET。
在以上說明中，用數個特定示範具體實施例來描述本揭示內容。不過，顯然仍可做出各種修改及改變而不脫離本揭示內容更寬廣的精神及範疇，如申請專利範圍所述。因此，本專利說明書及附圖應被視為圖解說明用而非限定。應瞭解，本揭示內容能夠使用各種其他組合及具體實施例且在如本文所述的本發明概念範疇內能夠做出任何改變或修改。

Claims (16)

  1. 一種製造鰭式場效電晶體裝置之方法，該方法包含：形成在複數個鰭片上方延伸的垂直閘極；各自沉積一氧化物層於該垂直閘極與該複數個鰭片之各自的交叉點處形成的複數個裙區的每一個上方；以及氧化各個氧化物層以形成複數個氧化閘極裙，其中，氧化各個氧化物層更包含施加前驅物至該複數個裙區用於與各個各自的氧化物層反應。
  2. 如申請專利範圍第1項所述之方法，更包含：沿著該垂直閘極之各側且以鄰接該複數個氧化閘極裙的方式形成間隔件，其中，該間隔件的有效面積包括該複數個氧化閘極裙的各自的面積。
  3. 如申請專利範圍第2項所述之方法，包含：形成由非晶矽(a-Si)、氧碳氮化矽(SiOCN)或碳氮化矽硼(SiBCN)組成的該間隔件。
  4. 如申請專利範圍第1項所述之方法，包含：用原子層沉積(ALD)或電漿增強式ALD沉積該各個氧化物層。
  5. 如申請專利範圍第1項所述之方法，其中，該等前驅物包括：(N,N-二甲胺基)三甲基矽烷，(CH3)3SiN(CH3)2，乙烯基三甲氧基矽烷，三乙烯甲氧基矽烷(CH2¼CH)3SiOCH3)，四(二甲胺基)矽烷Si(N(CH3)2)4，三(二甲胺基)矽烷(TDMAS)SiH(N(CH3)2)3， CH2¼CHSi(OCH3)3，以氧電漿作為反應物的二異丙基胺基矽烷(DIPAS)，和以臭氧作為反應物的雙(乙基-甲基-氨基)矽烷(BEMAS)。
  6. 如申請專利範圍第5項所述之方法，其中，該反應在反應室內在室溫至600℃的溫度發生且各個各自的氧化物層暴露於一系列的前驅物持續20秒至4小時。
  7. 如申請專利範圍第6項所述之方法，其中，該反應室以10瓦特至100瓦特的功率位準運作。
  8. 如申請專利範圍第6項所述之方法，其中，該反應室以0毫托(mTorr)至1毫托的開閥壓力運作。
  9. 如申請專利範圍第1項所述之方法，包含：形成由二氧化矽(SiO2)、氮氧化矽(SiON)或二氧化鈦(TiO2)組成的該氧化物層。
  10. 如申請專利範圍第1項所述之方法，包含：形成與該複數個鰭片垂直的該垂直閘極，其中，該垂直閘極包含非晶矽(a-Si)、矽鍺(SiGe)或磊晶矽。
  11. 一種鰭式場效電晶體裝置，包含：複數個鰭片，形成於基板內；垂直閘極，經形成為在該複數個鰭片上方垂直地延伸；複數個裙區，形成於該垂直閘極與該複數個鰭片之各自的交叉點處；各自的氧化物層，沉積於各個該複數個裙區上方；以及 複數個氧化閘極裙，經形成為填入該各自裙區，其中，施加前驅物至該複數個裙區用於與各個各自的氧化物層反應。
  12. 如申請專利範圍第11項所述之鰭式場效電晶體裝置，更包含：間隔件，經形成為沿著該垂直閘極之各側且鄰接該複數個氧化閘極裙，其中，該間隔件的有效面積包括該複數個氧化閘極裙的各自的面積。
  13. 如申請專利範圍第12項所述之鰭式場效電晶體裝置，其中，該間隔件由非晶矽(a-Si)、氧碳氮化矽(SiOCN)或碳氮化矽硼(SiBCN)形成。
  14. 如申請專利範圍第11項所述之鰭式場效電晶體裝置，其中，該氧化物層用原子層沉積(ALD)或電漿增強式ALD沉積。
  15. 如申請專利範圍第11項所述之鰭式場效電晶體裝置，其中，該氧化物層包含二氧化矽(SiO2)、氮氧化矽(SiON)或二氧化鈦(TiO2)。
  16. 如申請專利範圍第11項所述之鰭式場效電晶體裝置，其中，該垂直閘極垂直於該複數個鰭片，且其中，該垂直閘極包含非晶矽(a-Si)、矽鍺(SiGe)或磊晶矽。
TW107114682A 2018-04-02 2018-04-30 用於改善ｆｉｎｆｅｔ效能之閘極裙氧化及其製造方法 TWI675422B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/943,272 2018-04-02
US15/943,272 US20190305105A1 (en) 2018-04-02 2018-04-02 Gate skirt oxidation for improved finfet performance and method for producing the same

Publications (2)

Publication Number Publication Date
TWI675422B true TWI675422B (zh) 2019-10-21
TW201942978A TW201942978A (zh) 2019-11-01

Family

ID=67909863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114682A TWI675422B (zh) 2018-04-02 2018-04-30 用於改善ｆｉｎｆｅｔ效能之閘極裙氧化及其製造方法

Country Status (4)

Country Link
US (1) US20190305105A1 (zh)
CN (1) CN110349852B (zh)
DE (1) DE102019202857B4 (zh)
TW (1) TWI675422B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769821B2 (en) * 2020-05-15 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a corner spacer
CN114121678B (zh) * 2022-01-27 2022-04-29 广东省大湾区集成电路与系统应用研究院 一种finfet的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204264A1 (en) * 2015-01-14 2016-07-14 Jung-Gun You Semiconductor devices having gate structures with skirt regions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547586B2 (en) * 2006-06-02 2009-06-16 Northrop Grumman Corp Method of making a self aligned ion implanted gate and guard ring structure for use in a sit
KR20100039847A (ko) * 2007-06-15 2010-04-16 어플라이드 머티어리얼스, 인코포레이티드 기판 갭내에 희생 산화물 라이너를 형성시키기 위한 산소 ｓａｃｖｄ
JP2009231592A (ja) 2008-03-24 2009-10-08 Nec Electronics Corp 半導体装置の製造方法
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US9391202B2 (en) * 2013-09-24 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor device
US9812577B2 (en) * 2014-09-05 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US9299939B1 (en) * 2014-12-09 2016-03-29 International Business Machines Corporation Formation of CMOS device using carbon nanotubes
KR102400375B1 (ko) * 2015-04-30 2022-05-20 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204264A1 (en) * 2015-01-14 2016-07-14 Jung-Gun You Semiconductor devices having gate structures with skirt regions

Also Published As

Publication number Publication date
DE102019202857B4 (de) 2023-02-16
CN110349852A (zh) 2019-10-18
CN110349852B (zh) 2023-11-21
US20190305105A1 (en) 2019-10-03
TW201942978A (zh) 2019-11-01
DE102019202857A1 (de) 2019-10-02

Similar Documents

Publication Publication Date Title
US7655533B2 (en) Semiconductor device having reduced standby leakage current and increased driving current and method for manufacturing the same
CN103985711B (zh) 具有减少的寄生电容量的FinFET及其制造方法
US9153657B2 (en) Semiconductor devices comprising a fin
US6251764B1 (en) Method to form an L-shaped silicon nitride sidewall spacer
CN107591362B (zh) 半导体结构及其形成方法
TW201727830A (zh) 半導體裝置
CN101567320B (zh) 功率mos晶体管的制造方法
CN107481933B (zh) 半导体结构及其制造方法
CN108565287B (zh) 一种半导体结构及其制造方法
TWI675422B (zh) 用於改善ｆｉｎｆｅｔ效能之閘極裙氧化及其製造方法
CN106960875B (zh) 半导体装置及其制造方法
TWI525823B (zh) 積體電路裝置及其製造方法
CN111900088A (zh) 半导体器件及其形成方法
KR20070082921A (ko) 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법
US10593595B2 (en) Semiconductor structures
CN104681440A (zh) 一种半导体器件及其制备方法
US10522619B2 (en) Three-dimensional transistor
TW201926437A (zh) 溝槽式閘極金氧半場效電晶體的製造方法
KR100875170B1 (ko) 반도체 소자의 리세스 게이트 및 그의 형성 방법
CN111863963A (zh) 半导体器件及其形成方法
CN109994548B (zh) 半导体结构及其形成方法
TW202401819A (zh) 半導體器件及其製作方法
CN107623034B (zh) 一种半导体器件及制备方法、电子装置
TW202230451A (zh) 奈米結構場效應電晶體元件及其形成方法
KR100973264B1 (ko) 반도체 소자의 제조 방법