TWI663727B - 電晶體結構 - Google Patents

電晶體結構 Download PDF

Info

Publication number
TWI663727B
TWI663727B TW106122236A TW106122236A TWI663727B TW I663727 B TWI663727 B TW I663727B TW 106122236 A TW106122236 A TW 106122236A TW 106122236 A TW106122236 A TW 106122236A TW I663727 B TWI663727 B TW I663727B
Authority
TW
Taiwan
Prior art keywords
active metal
patent application
scope
item
metal lines
Prior art date
Application number
TW106122236A
Other languages
English (en)
Other versions
TW201841369A (zh
Inventor
李建興
張浩鈞
瑪哈德瓦 伊耶 納塔拉仁
Original Assignee
格羅方德美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德美國公司 filed Critical 格羅方德美國公司
Publication of TW201841369A publication Critical patent/TW201841369A/zh
Application granted granted Critical
Publication of TWI663727B publication Critical patent/TWI663727B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H01P1/184—Strip line phase-shifters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明所揭示內容一般係關於半導體結構，尤其係關於電晶體結構和製造方法。該結構包括主動金屬線，其由具有的寬度小於該等主動金屬線之寬度的電氣浮接金屬層隔開。

Description

電晶體結構
本發明所揭示內容一般係關於半導體結構，尤其係關於電晶體結構和製造方法。
對功率半導體裝置(例如雙載子接面電晶體(BJT)、金氧半導體場效電晶體(MOSFET)、閘流體、絕緣閘極雙載子電晶體(IGBT)等)而言，安全操作區域(safe operating area，簡稱SOA)定義為可預期該裝置操作而沒有自損傷的電壓和電流條件。舉例來說，若VD超過該SOA界限，則可損傷該裝置。藉由更具體的範例，在該SOA界限以外操作可由大量變化的電流分量引起，這導致造成該裝置損傷的電磁交互作用。許多因素可造成該裝置在該安全操作區域(SOA)界限(包括例如裝置尺寸、電流、金屬線位置等)以外操作。再者，異常SOA/電阻式行為可在對射頻(RF)和功率電晶體兩者而言為高VGin的情況下發生。
集膚效應和近接效應已知可實現裝置性能，例如使裝置可在該SOA界限以外進行。舉例來說，集膚效應是交流電流(AC)在導體內變得分布之傾向，使得該電流密度在該導體表面附近最大，並在該導體中隨著更大的深度而減少。該集膚效應造成該導體之有效電阻在該集膚深度較小的較高頻率下增加，因此縮減該導體之有效截面。對在相同方向上流動的電流而言，該等電流將群聚在兩邊；而對在不同方向上流動的電流而言， 該等電流將群聚在面向彼此的區域。
另一方面，承載交流電流的導體中的近接效應起因於流過一個或多個其他鄰近導體的電流。在該近接效應中，電流在該第一導體內之分布將約束於較小區域，從而導致電流群聚。這種群聚使得該電路之有效電阻增加，這會隨著頻率而增加。
在所揭示內容之態樣中，一種結構包含：主動金屬線，其由具有的寬度小於該等主動金屬線之寬度的電氣浮接金屬層隔開。
在所揭示內容之態樣中，一種結構包含：第一複數主動金屬線，其在第一佈線平面中；第二複數主動金屬線，其在第二佈線平面中；以及浮接金屬層，其位於該等第一複數主動金屬線與該等第二複數主動金屬線之間以防止集膚效應。
在所揭示內容之態樣中，一種結構包含：主動金屬線之一上部層；主動金屬線之一下部層，其橫向於該上部層；以及浮接金屬層之一籠形，其圍繞該上部層和該下部層中及該上部層與該下部層之間的該等主動金屬線。
100、100'‧‧‧裝置
100"‧‧‧結構
105‧‧‧主動金屬線
110‧‧‧主動金屬線
125‧‧‧絕緣體材料
130‧‧‧浮接金屬層
135‧‧‧第一佈線平面
135'‧‧‧第二佈線平面
135"‧‧‧佈線平面
160‧‧‧籠形配置
160'‧‧‧浮接金屬層
160"‧‧‧金屬貫孔
165‧‧‧模擬
W1、W2‧‧‧寬度
δ‧‧‧集膚深度
f‧‧‧頻率
μ‧‧‧磁導率
σ‧‧‧導電率
B‧‧‧施加場
J‧‧‧電流密度
本發明所揭示內容藉由本發明所揭示內容之示例性具體實施例之非限制性範例，參照該等所提及的複數圖式在接下來的實施方式中進行說明。
圖1A至圖1D顯示展露集膚效應和近接效應的金屬線之不同設置。
除了其他特徵之外，圖2A至圖2D顯示隔開金屬線的浮接金屬層，以及依據本發明所揭示內容之態樣的各自製程。
除了其他特徵之外，圖3顯示隔開單一平面中的金屬線的浮接金屬層，以及依據本發明所揭示內容之態樣的各自製程。
除了其他特徵之外，圖4顯示隔開不同平面中的金屬線的浮接金屬層，以及依據本發明所揭示內容之態樣的各自製程。
除了其他特徵之外，圖5顯示隔開主動線的浮接籠形結構，以及依據本發明所揭示內容之態樣的各自製程。
圖6顯示圖5之結構之模擬。
本發明所揭示內容一般係關於半導體結構，尤其係關於電晶體結構和製造方法。在具體實施例中，該等電晶體結構在該等安全操作性能界限內進行，這具優勢地在該等電晶體結構之正常操作期間防止功率MOS熔損發生。此外，文中所說明的該等電晶體結構依據該等電晶體結構之該等尺寸防止該安全操作區域(SOA)界限變化。
文中所說明的該等電晶體結構是由浮接金屬層組成，其防止否則將導致電磁交互作用的變化電流分量所引起的不需要行為。舉例來說，透過使用文中所說明的該等裝置中的該等浮接金屬層，該等電晶體結構將不會展露來自該等相鄰金屬線之該等電磁交互作用的電流群聚所引起的效應，例如將防止集膚效應和近接效應問題。
在具體實施例中，文中所說明的該等電晶體結構包括一定寬度(例如小於或等於將隔開該裝置之主動金屬線的集膚深度)之幾層金屬層。這些主動線可為例如用於該裝置之源極和汲極兩者的金屬層。舉例來說，該等金屬層可為隔開該等源極和汲極金屬線的浮接金屬層，由此防止該裝置中發生該等集膚效應和近接效應問題。在更具體的具體實施例中，隔開S/D金屬層的各種浮接金屬層之該等具體設置可相對於彼此橫向設置。
本發明所揭示內容之該等結構可使用若干不同的工具以若 干方式製造。不過，一般來說，該等方法和工具係用於形成尺寸為微米和奈米等級的結構。製造本發明所揭示內容之結構所採用的該等方法(即技術)，係從積體電路(IC)技術導入。舉例來說，該等結構建構在晶圓上，並在晶圓上方以光微影成像製程所圖案化的材料膜實現。特別是，該結構之製造使用三種基本建構模塊：(i)在基板上沉積材料薄膜、(ii)透過光微影成像在該等膜上方施加圖案化圖罩，以及(iii)對該圖罩選擇性地蝕刻該等膜。文中所說明的該等電晶體結構可透過後段製程(BEOL)實行，並到記錄互補金氧半導體(CMOS)製程之程序，而無需附加處理和圖罩步驟。
圖1A至圖1D顯示展露集膚效應和近接效應的金屬線之不同設置。除了其他範例之外，這些金屬線可在RF和功率電晶體裝置中實行。舉例來說，該等裝置可在功率管理積體電路(power management integrated circuit，簡稱PMIC)晶片中實行。在圖1A中，該等金屬線並排並聯設置，其中電流在相反方向上流動。在此範例中，該電流群聚和增加的電流分布顯示為處於面向邊緣。相對而言，在圖1B中，該等金屬線並排並聯設置，具有在相同方向上流動的電流。在此範例中，該電流群聚和增加的電流分布顯示為處於相反邊緣。在圖1C中，該等金屬線以堆疊配置並聯設置，其中電流在相反方向上流動。在此範例中，該電流群聚和增加的電流分布顯示為處於面向邊緣。相對而言，在圖1D中，以堆疊配置並聯設置的該等金屬線具有在相同方向上流動的電流。在此範例中，該電流群聚和增加的電流分布顯示為處於相反邊緣。
相較而言，除了其他特徵之外，圖2A至圖2D顯示隔開金屬線的浮接金屬層，以及依據本發明所揭示內容之態樣的各自製程。在具體實施例中，該等電氣浮接金屬層(即浮接金屬層130)可提供於以參考號碼105表示的源極與汲極金屬線之間(例如隔開)。更具體而言，主動金屬線是主動裝置之源極線和汲極線105。如在每個該等具體實施例中，浮接金屬層130將縮減該等金屬線105周圍的磁場，以及縮減電流群聚，例如無電流群 聚。電流群聚縮減進而將增加電流分布，從而有效地增加裝置性能並將該裝置維持在SOA界限內。
如圖2A至圖2D所示，該等源極和汲極金屬線105之配置分別類似於圖1A至圖1D所示者，例如以並聯或堆疊、並排設置。再者，類似於圖1A至圖1D，在該等源極和汲極金屬線105中流動的電流擇一在相同方向或不同方向上。然而，在圖2A至圖2D所示的該等具體實施例中，透過如文中所說明的該等浮接金屬層130之使用和定位，在該等主動金屬線之相鄰線(即該等源極和汲極金屬線105)之間防止與該集膚效應和近接效應相關的問題。亦即，透過使用該等浮接金屬層130，該電流密度將在該等金屬線105內更均勻，從而允許該裝置在該SOA界限內操作。這由如圖2A至圖2D所示的該等源極和汲極金屬線105中的均勻電流分布例示。
在具體實施例中，該等浮接金屬層130可由若干適合的材料製成。舉例來說，除了其他範例之外，該等電氣浮接金屬層(即該等浮接金屬層130)可由不同的導電材料(例如鋁、銅或鎢材料)組成。在具體實施例(例如圖2A和圖2B所例示的該等具體實施例)中，該等浮接金屬層130可由絕緣體材料125(例如SiO2)與該等源極和汲極金屬線105隔開。該等電氣浮接金屬層(即浮接金屬層130)具有的寬度(W2)，較佳為小於每條主動金屬線105之寬度(W1)。在更具體的範例中，該等浮接金屬層130之寬度W2小於或等於()每條金屬線105之集膚深度(δ)。集膚深度δ由方程式給定： 其中δ=集膚深度，f=頻率，μ=磁導率和σ=導電率。對f=1GHz而言，δ=2.8μm。
作為範例，若金屬線105之W1等於6μm，而且該等相鄰金屬線105之間的空間等於3μm，則由於W2可為小於或等於2.8μm，因此該等浮接金屬層130(例如該暫置金屬)可接合於該等金屬線105之間隔之間。在具體實施例中，W2可為在約1-2μm之範圍內的寬度；然而文中也設 想其他尺寸。應注意，一般來說寬度W1大於(>)δ。浮接金屬層130可縮減比沒有浮接金屬層130更多的施加場(B)，以防止來自每條金屬線105的干擾。
圖3顯示裝置100之部分剖面，其中金屬線105和浮接金屬層130在單一佈線平面(例如相同的金屬層135)中以交替方式設置。如先前所說明，該等金屬線105和該等浮接金屬層130可由絕緣體材料125隔開。在具體實施例中，金屬層135可作為用於該裝置之源極區域或汲極區域的平面。再次，每條金屬線105之寬度W1皆顯示為小於每層該等浮接金屬層130之寬度W2。
圖4例示裝置100'，具有該等橫向設置在隔開的佈線平面(例如不同的金屬層135、135')中的複數主動金屬線105、110。在具體實施例中，該等複數金屬線105可為連接到該源極的金屬線；而該等複數金屬線110可為連接到該汲極的金屬線。在替代性具體實施例中，該等複數金屬線105可為連接到該汲極的金屬線；而該等複數金屬線110可為連接到該源極的金屬線。或者，該等金屬線105可為具有電流流動穿越其間的任何主動金屬線。在這種陳述中，該等不同的金屬層135、135'相對於彼此堆疊，其中該等金屬線105、110由絕緣體材料(例如絕緣體材料125)與浮接金屬層130隔開。在具體實施例中，浮接金屬層130也可隔開相同平面中的該等個別金屬線105、110，從而導致法拉第籠形結構(參見例如圖5)。除了在該等金屬線105、110之間之外，於該等金屬層135、135'之間該浮接金屬層130之定位將防止該裝置中發生該等近接和集膚效應。此外，該等金屬層135、135'之橫向本質也可防止近接效應。
除了其他特徵之外，圖5顯示形成籠形結構的浮接金屬層，以及依據本發明所揭示內容之態樣的各自製程。更具體而言，圖5所示的結構100"包括複數金屬線105、110，其在不同的平面135、135'和135"中。在這種陳述中，該等金屬線105、110可為以籠形結構(即籠形配置160)設置 的浮接金屬線所隔開的源極和汲極金屬線，或如文中已說明的任何主動金屬線。如圖5所示，籠形配置160將隔開相同平面和分開平面中的主動金屬線105、110，從而消除該等集膚效應和近接效應兩者。又，主動金屬線105在表示為主動金屬線之上部層的佈線平面135"中，而主動金屬線110在表示為橫向於該上部層的主動金屬線之下部層的佈線平面135'中。如圖5所示，浮接金屬之籠形配置160圍繞該上部層中的該等主動金屬線105，以及該下部層中和該上部層與該下部層之間的該等主動金屬線110。這種籠形配置160可防止以堆疊配置的上部線105與下部線110之間的集膚效應和近接效應，而且也可防止相同佈線平面中的主動金屬線105、110之相鄰金屬線之間的集膚效應和近接效應。
仍參照圖5，在具體實施例中，籠形配置160除了可連接到該等金屬層160'、位於該等金屬線105、110之側面上的金屬貫孔160"之外，還包括電氣浮接金屬層(即金屬層160')，其位於該等金屬線105、110下方和上方。如在該等具體實施例任一者中，金屬層160'可為具有約1微米至約2微米(然而基於該等金屬線105、110之該等尺寸，文中也設想其他尺寸)厚度的平面金屬層。在更具體的具體實施例中，該等金屬層(例如浮接金屬層)可由小於或等於該等金屬線105、110之集膚深度的幾種小寬度金屬組成，以便防止該等較寬金屬線105、110中發生該集膚效應。更具體而言，該等金屬層160'之寬度和/或該等金屬貫孔160"之寬度可小於或等於出自該等主動金屬線105、110的各主動金屬之集膚深度。
仍參照圖5，該等金屬線105、110可依據工程設計規則和電氣規則指引進行設計，以強制該等不同的金屬層進入不同的方向，由此防止該近接效應。舉例來說，該等金屬線105、110可以相對於彼此的橫向配置進行設置。更具體而言，該等主動金屬線105、110係於彼此橫向的不同平面(例如平面135、135'和135")中的金屬線。此外，相同平面中的該等金屬線105、110可與該浮接金屬(例如金屬層160'和/或金屬貫孔160")隔 開，以防止相鄰金屬線所引起的近接效應。此外，在進一步具體實施例中，該等金屬層160'和該等金屬貫孔160"可在不同佈線平面上的該等主動金屬線(即該等金屬線105、110)之間。
據此，由於該等電氣浮接金屬層(即金屬層160'和該等金屬貫孔160")以圍繞該等不同佈線平面135、135'和135"中的該等主動金屬線105、110的籠形配置而設置，因此籠形配置160可防止該等集膚效應和該等近接效應兩者。更具體而言，在具體實施例中，浮接金屬層(例如該等金屬貫孔160")在第一佈線平面135中的該等第一複數主動金屬線105之間，並在第二佈線平面135'中的該等第二複數主動金屬線110之間，而且金屬層160'在該等第一複數主動金屬線105與該等第二複數主動金屬線110之間。亦即，籠形配置160包括金屬貫孔160"，其結合該上部層和該下部層中的該等主動金屬線105、110之間的該等浮接金屬層160'，圍繞該上部層中的該等主動金屬線105和該下部層中的該等主動金屬線110。該等金屬層160'和金屬貫孔160"可使用慣用的微影、蝕刻(反應性離子蝕刻(reactive ion etching，簡稱RIE))和沉積製程(例如化學氣相沉積製程)製造，接著由化學機械拋光(chemical mechanical polishing，簡稱CMP)製程去除任何殘餘的材料。
圖6例示圖5之結構之模擬165，其中去除該上部浮接層以圖像化顯示該等金屬線之電流分布。具體而言，圖6例示從該等結構(例如文中所說明的結構100")發生的以A/m2為單位的電流密度J減少。如圖6所示，慣用裝置之最大電流密度為文中所說明的該等結構之電流密度的近乎三倍。又，流過文中所說明的該等結構的該等電流與慣用結構相比，更均勻地分布(如該等佈線之均勻陰影所示)。與慣用結構之佈線中發生的電流群聚相較，這是由於在如文中所說明的該等佈線之該等邊緣處缺乏電流群聚。
如上述所說明的該(等)方法係用於製造積體電路晶片。該等 所得到的積體電路晶片可由該製造者以原始晶圓形式(即作為具有多個未封裝晶片的單一晶圓)、作為裸晶粒或以封裝形式分布。在該後者情況下，該晶片以單一晶片封裝(例如具有貼附於母板或其他更高層載體的引線的塑料載體)或以多晶片封裝(例如具有表面內連線或埋藏內連線任一者或兩者的陶瓷載體)進行封固。在任何情況下，該晶片隨後皆與其他晶片、分立電路元件和/或其他信號處理裝置整合，擇一作為(a)中間產品(例如母板)或(b)最終產品之一部分。該最終產品可為包括積體電路晶片的任何產品，範圍從玩具和其他低階應用到具有顯示器、鍵盤或其他輸入裝置和中央處理器的先進電腦產品皆包括。
本發明所揭示內容之該等各種具體實施例之該等說明已為了例示之目的而進行描述，但不欲為全面性或限於所揭示的該等具體實施例。許多修飾例和變化例對此領域一般技術者而言應為顯而易見，而不悖離該等所說明的具體實施例之範疇與精神。文中所使用的術語係選擇以最好地解說該等具體實施例之該等原理、對市場中所發現的技術的實際應用或技術改進，或讓此領域其他一般技術者能理解文中所揭示的該等具體實施例。

Claims (20)

  1. 一種半導體結構包含複數條主動金屬線，其由具有的一寬度小於該等主動金屬線之一寬度的電氣浮接金屬層隔開；其中該等主動金屬線包含在彼此橫向的不同平面中之金屬線。
  2. 如申請專利範圍第1項所述之結構，其中該等電氣浮接金屬層位於該等不同平面之間。
  3. 如申請專利範圍第1項所述之結構，其中該等主動金屬線是一主動裝置之源極線和汲極線。
  4. 如申請專利範圍第1項所述之結構，其中該等電氣浮接金屬層是由鎢、鋁或銅材料組成。
  5. 如申請專利範圍第1項所述之結構，其中該等電氣浮接金屬層之寬度小於或等於該等主動金屬線之一集膚深度。
  6. 如申請專利範圍第1項所述之結構，其中該等電氣浮接金屬層位於一相同佈線平面上的相鄰金屬線之間。
  7. 如申請專利範圍第1項所述之結構，其中該等電氣浮接金屬層位於不同佈線平面上的該等主動金屬線之間。
  8. 如申請專利範圍第1項所述之結構，其中該等電氣浮接金屬層以圍繞不同佈線平面上的該等主動金屬線的一籠形配置進行設置。
  9. 如申請專利範圍第1項所述之結構，其中該等電氣浮接金屬層係定位以防止該等主動金屬線之相鄰線之間的集膚效應和近接效應。
  10. 一種半導體結構，包含：第一複數主動金屬線，其在一第一佈線平面中；第二複數主動金屬線，其在一第二佈線平面中；以及浮接金屬層，其位於該等第一複數主動金屬線與該等第二複數主動金屬線之間以防止集膚效應。
  11. 如申請專利範圍第10項所述之結構，其中該第一佈線平面橫向於該第二佈線平面。
  12. 如申請專利範圍第10項所述之結構，其中該等第一複數主動金屬線和該等第二複數主動金屬線是一主動裝置之源極線和汲極線。
  13. 如申請專利範圍第10項所述之結構，其中該等浮接金屬層在該第一佈線平面中的該等第一複數主動金屬線之間，而且在該第二佈線平面中的該等第二複數主動金屬線之間。
  14. 如申請專利範圍第10項所述之結構，其中該等浮接金屬層之一寬度小於或等於該等第一複數主動金屬線之一集膚深度。
  15. 如申請專利範圍第10項所述之結構，其中該等浮接金屬層配置成一籠形。
  16. 如申請專利範圍第15項所述之結構，其中該等浮接金屬層圍繞該等第一複數主動金屬線和該等第二複數主動金屬線。
  17. 一種半導體結構，包含主動金屬線之一上部層；主動金屬線之一下部層，其橫向於該上部層；以及浮接金屬層之一籠形，其圍繞該上部層和該下部層中及該上部層與該下部層之間的該等主動金屬線。
  18. 如申請專利範圍第17項所述之結構，其中該籠形防止該等主動金屬線之一堆疊配置中的上部和下部線與一相同佈線平面中的該等主動金屬線之相鄰金屬線之間的集膚效應和近接效應。
  19. 如申請專利範圍第17項所述之結構，其中該籠形包括金屬貫孔，其結合該上部層和該下部層中的該等主動金屬線之間的該等浮接金屬層，圍繞該上部層和該下部層中的該等主動金屬線。
  20. 如申請專利範圍第17項所述之結構，其中該等浮接金屬層之浮接金屬具有小於或等於該等橫向主動金屬線之一集膚深度的一寬度。
TW106122236A 2017-03-30 2017-07-03 電晶體結構 TWI663727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/474,354 US10510663B2 (en) 2017-03-30 2017-03-30 Transistor structures having electrically floating metal layer between active metal lines
US15/474,354 2017-03-30

Publications (2)

Publication Number Publication Date
TW201841369A TW201841369A (zh) 2018-11-16
TWI663727B true TWI663727B (zh) 2019-06-21

Family

ID=63669819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122236A TWI663727B (zh) 2017-03-30 2017-07-03 電晶體結構

Country Status (3)

Country Link
US (2) US10510663B2 (zh)
CN (1) CN108666296B (zh)
TW (1) TWI663727B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056871B1 (en) * 2019-12-12 2021-07-06 Lear Corporation Vehicle interleaved busbars
US12015629B2 (en) * 2020-09-28 2024-06-18 Cisco Technology, Inc. Tailored network risk analysis using deep learning modeling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891686A (en) * 1988-04-08 1990-01-02 Directed Energy, Inc. Semiconductor packaging with ground plane conductor arrangement
US20120034774A1 (en) * 1997-04-08 2012-02-09 Anthony Anthony A Energy Conditioning Circuit Arrangement for Integrated Circuit
US20130082802A1 (en) * 2011-10-02 2013-04-04 International Business Machines Corporation Structure and compact modeling of variable transmission lines

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
US6534843B2 (en) * 2001-02-10 2003-03-18 International Business Machines Corporation High Q inductor with faraday shield and dielectric well buried in substrate
CN100341133C (zh) * 2004-10-28 2007-10-03 复旦大学 Pn结衬底隔离片上电感的优化设计方法
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US7352029B2 (en) * 2005-04-27 2008-04-01 International Business Machines Corporation Electronically scannable multiplexing device
US7852176B2 (en) * 2005-08-04 2010-12-14 The Regents Of The University Of California Tunable artificial dielectrics
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
JP2008118007A (ja) * 2006-11-07 2008-05-22 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US20080135087A1 (en) * 2007-05-10 2008-06-12 Rangappan Anikara Thin solar concentrator
US8193878B2 (en) * 2008-06-24 2012-06-05 International Business Machines Corporation Structure, structure and method for providing an on-chip variable delay transmission line with fixed characteristic impedance
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US20100225425A1 (en) * 2009-03-09 2010-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. High performance coupled coplanar waveguides with slow-wave features
JP5611574B2 (ja) * 2009-11-30 2014-10-22 株式会社東芝 抵抗変化メモリ及びその製造方法
JP5016151B2 (ja) * 2010-11-24 2012-09-05 パナソニック株式会社 抵抗変化型不揮発性記憶装置
US8760245B2 (en) * 2010-12-03 2014-06-24 International Business Machines Corporation Coplanar waveguide structures with alternating wide and narrow portions having different thicknesses, method of manufacture and design structure
US8405482B2 (en) * 2011-02-23 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including inductors
US8809956B2 (en) * 2011-10-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US20130322029A1 (en) * 2012-05-30 2013-12-05 Dror Hurwitz Multilayer electronic structure with integral faraday shielding
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US20140252542A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Method for an Inductor With Metal Dummy Features
US9059679B2 (en) * 2013-04-23 2015-06-16 International Business Machines Corporation Tunable interconnect structures, and integrated circuit containing the same
EP3051592A1 (en) * 2015-01-27 2016-08-03 Nxp B.V. Semiconductor device
WO2017026989A1 (en) * 2015-08-07 2017-02-16 Hewlett Packard Enterprise Development Lp Crossbar arrays for calculating matrix multiplication
US20180076134A1 (en) * 2016-09-15 2018-03-15 Xilinx, Inc. Integrated circuit with shielding structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891686A (en) * 1988-04-08 1990-01-02 Directed Energy, Inc. Semiconductor packaging with ground plane conductor arrangement
US20120034774A1 (en) * 1997-04-08 2012-02-09 Anthony Anthony A Energy Conditioning Circuit Arrangement for Integrated Circuit
US20130082802A1 (en) * 2011-10-02 2013-04-04 International Business Machines Corporation Structure and compact modeling of variable transmission lines

Also Published As

Publication number Publication date
CN108666296A (zh) 2018-10-16
TW201841369A (zh) 2018-11-16
US10510663B2 (en) 2019-12-17
US20180286801A1 (en) 2018-10-04
CN108666296B (zh) 2021-11-16
US20200027826A1 (en) 2020-01-23
US10833012B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
KR101247696B1 (ko) 고전압 레지스터
US7466028B1 (en) Semiconductor contact structure
US8680673B2 (en) Integrated heat pillar for hot region cooling in an integrated circuit
US10833012B2 (en) Transistor structures having electrically floating metal layers between active metal lines
US20190362977A1 (en) Semiconductor structures having low resistance paths throughout a wafer
US10714422B2 (en) Anti-fuse with self aligned via patterning
CN106558622B (zh) 一种用于esd防护的sti二极管
CN108962852B (zh) 半导体装置结构
US10886241B1 (en) Semiconductor package structure
CN107579066B (zh) 半导体装置及其制造方法
US10109600B1 (en) Crackstop structures
CN105023878B (zh) 集成电路及其使用的多晶体半导体电阻及制造方法
WO2022105639A1 (en) Topological semi-metal interconnects
US8895436B2 (en) Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone
KR20170058439A (ko) 후방측 변형 토폴로지를 갖는 반도체-온-절연체
TW201546989A (zh) 形成於半導體基底上之電感
US9780031B2 (en) Wiring structures
TW201836113A (zh) 扇出型封裝中的半導體結構
US9887132B2 (en) Method for forming semiconductor structure
US20230230958A1 (en) Embedded transistor devices