TW201836113A - 扇出型封裝中的半導體結構 - Google Patents

扇出型封裝中的半導體結構 Download PDF

Info

Publication number
TW201836113A
TW201836113A TW106116672A TW106116672A TW201836113A TW 201836113 A TW201836113 A TW 201836113A TW 106116672 A TW106116672 A TW 106116672A TW 106116672 A TW106116672 A TW 106116672A TW 201836113 A TW201836113 A TW 201836113A
Authority
TW
Taiwan
Prior art keywords
magnetic portion
transmission line
semiconductor
dielectric layer
semiconductor die
Prior art date
Application number
TW106116672A
Other languages
English (en)
Inventor
廖文翔
陳煥能
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201836113A publication Critical patent/TW201836113A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology

Abstract

一種扇出型封裝中的半導體結構，具有相鄰於半導體晶粒的一側的模製化合物。磁性結構設置於模製化合物上方、半導體晶粒上方及傳輸線周圍，傳輸線耦合至半導體晶粒的積體電路。磁性結構具有頂部磁性部分、底部磁性部分、第一側磁性部分及第二側磁性部分。第一側磁性部分及第二側磁性部分耦合至頂部磁性部分及底部磁性部分。第一側磁性部分及第二側磁性部分具有錐形側壁。

Description

扇出型封裝中的半導體結構
本發明實施例是有關於一種半導體結構(semiconductor arrangement)，且特別是有關於一種扇出型封裝中的半導體結構。
在半導體結構中，各種導電材料層通過介電層或非導電層而彼此分隔開。在所述介電層內或貫穿所述介電層形成有導電通孔，以選擇性地使不同導電層彼此耦合。傳輸線在一個或多個半導體結構中以類似方式耦合各電性元件。
本發明實施例的一種扇出型封裝中的半導體結構，具有相鄰於半導體晶粒的一側的模製化合物。磁性結構設置於模製化合物上方、半導體晶粒上方及傳輸線周圍，傳輸線耦合至半導體晶粒的積體電路。磁性結構具有頂部磁性部分、底部磁性部分、第一側磁性部分及第二側磁性部分。第一側磁性部分及第二側磁性部分耦合至頂部磁性部分及底部磁性部分。第一側磁性部分及第二側磁性部分具有錐形側壁。
以下公開內容提供用於實作所提供主題的不同特徵的許多不同的實施例或例子。以下闡述組件及構造的具體例子以簡化本公開內容。當然，這些僅為例子且不旨在進行限制。例如，以下說明中將第一特徵形成在第二特徵“之上”或第二特徵“上”可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本公開內容可能在各種例子中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下（beneath）”、“在...下面（below）”、“下部的（lower）”、“上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。裝置可具有其他取向（旋轉90度或其他取向），且本文中所用的空間相對性用語可同樣相應地進行解釋。
此處所揭露的實施例是採用具體用語進行揭露。其他實施例考慮到其他應用，此領域具有通常知識者在閱讀本揭露內容之後已經可以輕易地聯想到其他應用。值得注意的是，此處所揭露的實施例並無必要說明所有出現於結構中的元件或特徵。舉例而言，單個元件的複數型態可能於圖式中省略，例如單個元件的說明將足以傳達多個實施例中的不同樣態。此外，此處所討論的方法實施例可依照特定的順序進行；然而，其他方法實施例亦可依照任何一種符合邏輯的順序進行。
半導體晶粒形成於晶圓上，其中每一個晶粒可含有一個或多個積體電路，所述積體電路例如與記憶體、處理器或其他半導體元件中的至少一者相關。自晶圓切出半導體晶粒，並將半導體晶粒自晶圓移除。根據一個或多個實施例，通過鋸（例如，金剛石鋸）自晶圓切下半導體晶粒，且晶粒貼合膜（die attach film，DAF）用以在切割及移除製程期間保持半導體晶粒之間的相對位置。根據一個或多個實施例，鋸沿著晶圓上的切割道進行切割，以自晶圓移除半導體晶粒並使多個半導體晶粒彼此分離。根據一個或多個實施例，晶圓以及因此自晶圓移除的一個或多個半導體晶粒可包含矽、鍺、絕緣體上矽（silicon on insulator，SOI）或一個或多個磊晶層中的至少一者。
在一個或多個實施例中，將已知良好晶粒放置在載體上。根據一個或多個實施例，載體可為玻璃基底或其他材料。根據一個或多個實施例，僅將滿足一個或多個品質衡量指標且因此被稱為已知良好晶粒的半導體晶粒放置在載體上。通過僅將已知良好晶粒放置在載體上，可減緩良率的下降，這是因為在已知良好晶粒上形成的半導體結構不太可能因為形成於有缺陷的半導體晶粒上而使性能不合期望。
根據一個或多個實施例，與最初在晶圓上形成半導體晶粒時相比，在將半導體晶粒放置在載體上時，各半導體晶粒之間的空間量或距離量增加。根據一個或多個實施例，半導體晶粒之間的額外空間可能為僅將已知良好晶粒放置在載體上的功能，使得並非自晶圓獲得的所有半導體晶粒均可被轉移至載體。半導體晶粒之間的額外空間為對半導體晶粒進行電連接提供了更大餘地，從而提供扇出型封裝。
已知良好晶粒嵌入於載體上的材料（例如，模製化合物）中。在一個或多個實施例中，模製化合物形成於半導體晶粒之上及周圍。在一個或多個實施例中，將模製化合物的頂部部分移除以暴露出半導體晶粒的頂面。在一個或多個實施例中，在將模製化合物移除以暴露出半導體晶粒的頂面時，導電墊（有時稱為內連線）被暴露出。半導體晶粒之間的額外區域使得更多數目的輸入/輸出（I/O）信號線能夠自半導體晶粒的內連線扇出。除其他方面以外，數目增多的輸入/輸出信號線還增加了每一半導體晶粒的引腳數，因此使得能夠自每個半導體晶粒實現更多電連接、功能等。根據一個或多個實施例，半導體晶粒之間的額外區域使得被動裝置（例如，電感器及電容器）能夠形成於半導體晶粒之間的模製化合物之上，此可產生較低的基底信號損失，其中在被動裝置更靠近半導體基底或更靠近形成於基底上的其他組件而形成時可發生基底信號損失。
圖1是根據一個或多個實施例，可形成於半導體晶粒（例如，一個或多個上述晶粒）上的傳輸線1512的透視圖。傳輸線1512可耦合同一半導體晶粒上的兩個或更多個元件，或可將第一半導體晶粒上的一個或多個元件耦合至第二半導體晶粒上的一個或多個元件。在一個或多個實施例中，傳輸線將第一積體電路的第一元件耦合至第二積體電路的第二元件，例如移動裝置的處理器與所述移動裝置的記憶體之間的連接。根據一個或多個實施例，在圖1中，傳輸線1512沿z方向延伸進出頁面，且傳輸線1512的第一端耦合至導電內連線2702。傳輸線1512與內連線2702兩者可位於同一半導體晶粒上，或傳輸線1512可位於一個半導體晶粒上而內連線2702位於不同的半導體晶粒上。內連線2702可提供與半導體晶粒上一個或多個元件的耦合。
根據一個或多個實施例，傳輸線1512被一個或多個介電層1402及1602環繞，因此沿z方向延伸入頁面的某些傳輸線1512因被所述一個或多個介電層1402及1602遮蔽而無法在圖1中被看到。根據一個或多個實施例，磁性結構1904環繞傳輸線1512，其中所述一個或多個介電層1402及1602設置於傳輸線1512與磁性結構1904之間。根據一個或多個實施例，所述一個或多個介電層1402及1602使傳輸線1512與磁性結構1904電性隔離。根據一個或多個實施例，傳輸線1512的頂側1513相對於（例如，平行於）磁性結構1904的頂部磁性部分1902定位。根據一個或多個實施例，傳輸線1512的底側1515相對於（例如，平行於）磁性結構1904的底部磁性部分1302定位。根據一個或多個實施例，傳輸線1512的第一側1517面對磁性結構1904的第一側磁性部分1804。根據一個或多個實施例，傳輸線1512的第二側1519面對磁性結構1904的第二側磁性部分1806。在一個或多個實施例中，第一側磁性部分1804相對於傳輸線1512而與第二側磁性部分1806相對地定位。根據一個或多個實施例，所述一個或多個介電層1402及1602沿第一側磁性部分1804或第二側磁性部分1806中的至少一者的側壁形成，因此沿z方向延伸入頁面的某些第一側磁性部分1804及某些第二側磁性部分1806因被所述一個或多個介電層1402及1602遮蔽而無法在圖1中被看到。
圖2是根據一個或多個實施例，可形成於半導體晶粒（例如，一個或多個上述晶粒）上的半導體結構的示意圖。根據一個或多個實施例，在圖2中，磁性結構1904環繞傳輸線1512，且傳輸線1512耦合至第一積體電路2902，例如移動裝置的處理器。根據一個或多個實施例，傳輸線1512還耦合至電流放大器2900。在一個或多個實施例中，傳輸線1512耦合至電流放大器2900的第一電晶體2904。根據一個或多個實施例，電流放大器2900耦合至第二積體電路2908，例如移動裝置的記憶體。在一個或多個實施例中，電流放大器2900的第二電晶體2906耦合至第二積體電路2908。在一個或多個實施例中，第一積體電路2902、第二積體電路2908、電流放大器2900、傳輸線1512及磁性結構1904可位於同一半導體晶粒上。在一個或多個實施例中，第一積體電路2902、第二積體電路2908、電流放大器2900、傳輸線1512及磁性結構1904可各自位於不同半導體晶粒上。在一個或多個實施例中，第一積體電路2902、第二積體電路2908、電流放大器2900、傳輸線1512及磁性結構1904中的兩者或更多者可位於同一半導體晶粒上。
根據一個或多個實施例，磁性結構1904增大傳輸線1512的特性阻抗，例如阻抗的虛部（imaginary portion）。增大傳輸線1512的特性阻抗會減少電流放大器2900的電流消耗。減少電流放大器2900的電流消耗使得傳輸線1512的長度能夠縮短，其中傳輸線1512的長度縮短使得更多裝置能夠形成於同一區域或更小的區域上，此有助於實現減小電子裝置的大小的持續期望。根據一個或多個實施例，如圖1及圖2所示，傳輸線1512的長度沿z方向進行測量。在一個或多個實施例中，若使用磁性結構1904將特性阻抗自約50 Ω增大至約250 Ω，則電流放大器的電流消耗自約1.61毫安培（mA）降低至約322微安培（μA）。
在一個或多個實施例中，增大的特性阻抗根據以下方程式（1）出現。
(1)
在方程式（1）中，Zo是傳輸線1512的阻抗。j是虛數單位（imaginary unit）。ɷ是施加至傳輸線1512的電流的函數。L是由磁性結構1904產生的環繞傳輸線的磁場引起的電感。R是傳輸線的電阻。C是傳輸線1512、使磁性結構1904與傳輸線1512隔開的一個或多個介電層、以及磁性結構1904兩端的電容。G是使傳輸線1512與磁性結構1904隔開的所述一個或多個介電層1402及1602的電導。根據方程式（1），通過增大電感（L）或電阻（R）中的至少一者而增大阻抗（Zo）。在一個或多個實施例中，添加磁性結構1904會通過增大電感（L）而不增大電阻（R）來增大阻抗（Zo）。在一個或多個實施例中，增大傳輸線1512與基底之間的距離（例如，在基底包括地（ground）的情形中）會通過增大電感（L）而不增大電阻（R）來增大阻抗（Zo）。在一個或多個實施例中，通過減小傳輸線1512的傳輸線高度來增大電阻（R）。根據一個或多個實施例，如圖1及圖2所示，傳輸線1512的高度沿y方向進行測量。在一個或多個實施例中，與不具有磁性結構1904的不同半導體結構相比，具有環繞傳輸線1512的磁性結構1904的半導體結構具有增大的阻抗（Zo）而不具有增大的電阻（R）。在一個或多個實施例中，增大的電阻（R）需要增大的電流或功率，此可導致半導體結構的使用壽命與不具有增大的電阻的半導體結構相比縮短。可對積體電路的元件使用電阻為約50歐姆（Ω）或任意其他值的傳輸線。然而，電阻為約50歐姆（Ω）的傳輸線對於扇出型封裝中的射頻（radio frequency，RF）內連線而言可能是不太可取的，因為電流放大器2900因傳輸線的較低輸入阻抗及電流放大器的較高增益而可能會消耗相對高的電流量來與50歐姆匹配。可能需要更大且通常更昂貴的金屬氧化物半導體（metal oxide semiconductor，MOS）裝置來適應相對高的電流，其中增大電流會增大功率消耗。減小積體電路的大小及功率消耗通常是可取的，但此在需要較大的金屬氧化物半導體裝置及較高的電流消耗的情形中可能難以實現。
圖3至圖27說明根據一個或多個實施例，半導體結構在各種製造階段的剖視圖。在一個或多個實施例中，在半導體晶粒（例如，與扇出型封裝相關聯的一個或多個上述晶粒）上形成半導體結構。圖3說明其中已形成有一個或多個半導體晶粒（例如，移動處理器、記憶體等的半導體晶粒）的半導體晶圓102。第一導電墊204（例如，第一鋁墊）或第二導電墊210（例如，第二鋁墊）中的至少一者在半導體晶圓102內提供與積體電路的一個或多個元件的連接。
在一個或多個實施例中，在沿x方向或z方向中的至少一者進行測量時，第一導電墊204或第二導電墊210中的至少一者具有約50微米（μm）至約100微米的長度。在一個或多個實施例中，第一導電墊204或第二導電墊210中的至少一者包含一種或多種導電材料，例如鋁、銅、金、鎳、銀、錫等。根據一個或多個實施例，在晶圓102上形成一個或多個導電材料層，並將所述一個或多個導電材料層圖案化以形成第一導電墊204或第二導電墊210中的至少一者。
根據一個或多個實施例，在半導體晶圓102之上形成鈍化層206。在一個或多個實施例中，鈍化層206包含介電質，例如氧化物或氮化物中的至少一者。在一個或多個實施例中，鈍化層包含厚度為約1千埃（kÅ）至約3千埃的氧化物或厚度為約6千埃至約10千埃的氮化物中的至少一者，其中厚度在y方向上進行測量。根據一個或多個實施例，在晶圓102之上及第一導電墊204或第二導電墊210中的至少一者之上形成鈍化層206。根據一個或多個實施例，將光阻208圖案化並用作罩幕以使得鈍化層206的位於第一導電墊204或第二導電墊210中的至少一者之上的部分能夠例如利用蝕刻劑而被移除，以露出第一導電墊204或第二導電墊210中的至少一者。
圖4說明根據一個或多個實施例，移除經圖案化的光阻，並在鈍化層206、第一導電墊204及第二導電墊210之上形成晶種層302。根據一個或多個實施例，可通過濺鍍製程來形成晶種層302。在一個或多個實施例中，所述濺鍍製程使用包含錫或銅（Ti/Cu）中的至少一者的材料來形成晶種層302。在一個或多個實施例中，晶種層302的厚度為約500埃至約3.5千埃。根據一個或多個實施例，可例如在光刻界定及蝕刻製程之後自鈍化層206移除晶種層，以使得隨後在第一導電墊204之上界定第一晶種區402並且在第二導電墊210之上界定第二晶種區404，如圖5所示。
圖6說明根據一個或多個實施例，將第二光阻502圖案化以覆蓋鈍化層206，但在第一晶種區402之上界定第一區504並在第二晶種區404之上界定第二區506。根據一個或多個實施例，第一區504或第二區506中的至少一者具有約15微米至約25微米的高度510。根據一個或多個實施例，第一區504或第二區506中的至少一者具有約20微米至約30微米的寬度508。
圖7說明根據一個或多個實施例，用於在第一導電墊204之上的第一區504內自第一晶種區402生長第一通孔連接件602的電化學鍍製程606（例如，電化學鍍銅製程）。根據一個或多個實施例，電化學鍍製程606用於在第二導電墊210之上的第二區506內自第二晶種區404生長第二通孔連接件604。在一個或多個實施例中，第一通孔連接件602及第二通孔連接件604具有與第一區504及第二區506的高度510及寬度508對應的高度和寬度。
圖8說明根據一個或多個實施例，移除第二光阻並形成第一介電層704。根據一個或多個實施例，第一介電層704包含聚合物，例如聚苯并噁唑（PBO）。在一個或多個實施例中，使用將介電材料塗布於鈍化層206、第一通孔連接件602及第二通孔連接件604之上的旋轉塗佈製程702來形成第一介電層704。根據一個或多個實施例，第一介電層704例如在約100攝氏度（℃）至約150℃的溫度下固化。在一個或多個實施例中，第一介電層704將因固化而收縮。在一個或多個實施例中，第一介電層704具有約10微米至約20微米的厚度。
圖9說明根據一個或多個實施例，用於研磨晶圓102的後側的研磨製程802。在一個或多個實施例中，將研磨帶806施加於第一介電層704之上以使半導體結構在研磨製程802期間保持就位，或使用研磨帶806將半導體結構貼合至將使半導體結構抵靠研磨墊或其他研磨元件旋轉的機器。根據一個或多個實施例，研磨製程802移除晶圓102的一部分804。在一個或多個實施例中，作為研磨製程的結果，晶圓102的厚度自約750微米或任意其他厚度降低至約100微米至約250微米。
圖10說明根據一個或多個實施例，使第一半導體晶粒910自晶圓102分離。在一個或多個實施例中，使用晶粒鋸例如通過沿半導體晶圓102上的切割道進行切割而自半導體晶圓102切下第一半導體晶粒910。在一個或多個實施例中，例如通過沿第一切割區904進行切割而使第一半導體晶粒910與第二半導體晶粒910a（部分示出）分離，其中第一切割區904可對應於晶圓102上的第一切割道。在一個或多個實施例中，例如通過沿第二切割區906進行切割而使第一半導體晶粒910與第三半導體晶粒910b（部分地示出）分離，其中第二切割區906可對應於晶圓102上的第二切割道。在一個或多個實施例中，晶粒貼合膜902設置於一個或多個半導體晶粒的後側上。在一個或多個實施例中，在使半導體晶粒自晶圓102分離之前，將晶粒貼合膜施加至晶圓102的後側以在分離製程期間使晶粒保持就位。在一個或多個實施例中，晶粒貼合膜902包含樹脂、橡膠、彈性體、環氧樹脂、矽酮、丙烯酸樹脂、黏合劑、聚酯、乙烯樹脂、碳等中的一者或多者。
圖11說明根據一個或多個實施例，將已知良好第一半導體晶粒910放置於載體122上。儘管在圖11中說明了單個第一半導體晶粒910，但可將任意數目的已知良好晶粒放置於載體122上。儘管圖中未說明，但與將晶粒自晶圓切下並轉移至載體122之前晶粒之間的空間量相比，例如由於僅將已知良好晶粒轉移至載體122，因此載體122上的已知良好晶粒之間存在額外空間。晶粒之間的額外空間使得能夠自每一晶粒發出或扇出更多電性連接，因此提供扇出型封裝。根據一個或多個實施例，將後側保護絕緣體1004貼合至晶粒貼合膜902。根據一個或多個實施例，後側保護絕緣體1004包含介電材料，例如聚合物、PBO或其他介電材料。根據一個或多個實施例，在後側保護絕緣體1004與載體122之間形成光轉移熱轉換層1006。根據一個或多個實施例，光轉移熱轉換層1006用於將後側保護絕緣體1004黏附至載體122。根據一個或多個實施例，將光轉移熱轉換層1006暴露至紫外線會例如通過對光轉移熱轉換層1006加熱並使光轉移熱轉換層1006軟化而使得半導體結構能夠自載體122移除。根據一個或多個實施例，光轉移熱轉換層1006包含一種或多種熱塑性樹脂。
圖12說明根據一個或多個實施例，將模製化合物1102施加至後側保護絕緣體1004、第一介電層704、第一通孔連接件602及第二通孔連接件604上方。在一個或多個實施例中，將模製化合物1102作為液體通過分配或注射製程來施加，所述液體接著被固化為固體。在一個或多個實施例中，以約40微米至約60微米的上方厚度施加模製化合物1102。根據一個或多個實施例，模製化合物1102相鄰於第一半導體晶粒910的側面（例如，相鄰於半導體晶圓102的側面）形成。根據一個或多個實施例，模製化合物1102包含介電質或樹脂，例如填充有細粒矽石的環氧樹脂。根據一個或多個實施例，作為扇出型封裝製程的一部分而形成模製化合物1102。
圖13說明根據一個或多個實施例，用以移除模製化合物1102的一部分的移除製程1206。在一個或多個實施例中，移除製程1206包括晶圓研磨製程或化學機械研磨（chemical mechanical polishing，CMP）製程中的至少一者，以移除模製化合物1102的一部分。根據一個或多個實施例，移除製程1206暴露出第一通孔連接件602的頂面及第二通孔連接件604的頂面。根據一個或多個實施例，移除製程1206暴露出第一介電層704的頂面。根據一個或多個實施例，移除製程1206產生由模製化合物1102的未被移除製程1206移除的剩餘部分構成的第一模製化合物結構1202及第二模製化合物結構1204。
圖14說明根據一個或多個實施例，在第一模製化合物結構1202、第二模製化合物結構1204、第一介電層704、第一通孔連接件602及第二通孔連接件604之上形成第二介電層1304。在一個或多個實施例中，第二介電層1304具有約5微米至約25微米的厚度。根據一個或多個實施例，第二介電層1304包含聚合物，例如PBO聚合物。
根據一個或多個實施例，在第二介電層1304之上形成圖1所示磁性結構1904的底部磁性部分1302。根據一個或多個實施例，底部磁性部分1302具有約5微米至約40微米的厚度。根據一個或多個實施例，可執行各種成形製程（例如，沉積及圖案化）來形成底部磁性部分1302。在一個或多個實施例中，使用鎳（Ni）材料、鋅（Zn）材料或氧化銅鐵（Cu-Fe2 O4 ）材料中的至少一者執行旋轉塗佈製程來形成底部磁性部分1302。在一個或多個實施例中，旋轉塗佈製程沉積對應於約30%至約50%的Ni、約30%至約50%的Zn及約15%至約25% 的Cu-Fe2 O4 的材料。
在一個或多個實施例中，使用釔（Y）材料或氧化鉍鐵（Bi-Fe5 O12 ）材料中的至少一者執行旋轉塗佈製程來形成底部磁性部分1302。在一個或多個實施例中，旋轉塗佈製程沉積對應於約70%至約90%的Y及約15%至約25%的Bi-Fe5 O12 的材料。
在一個或多個實施例中，使用鎳（Ni）材料或鐵（Fe）材料中的至少一者執行電鍍沉積製程來形成底部磁性部分1302。在一個或多個實施例中，電鍍沉積製程沉積對應於約70%至約90%的Ni及約15%至約25%的Fe的材料。在一個或多個實施例中，所述材料具有相對低的磁滯現象（hysteresis）及相對高的磁導率（permeability）。
在一個或多個實施例中，使用鎳（Ni）材料或鐵（Fe）材料中的至少一者執行濺鍍製程來形成底部磁性部分1302。在一個或多個實施例中，濺鍍製程沉積對應於約70%至約90%的Ni及約15%至約25%的Fe的材料。
在一個或多個實施例中，使用鈷（Co）材料、鉭（Ta）材料或鋯（Zr）材料中的至少一者執行濺鍍製程來形成底部磁性部分1302。在一個或多個實施例中，濺鍍製程沉積對應於約90%至約93%的Co、約4%至約5%的Ta及約3%至約5%的Zr的材料。
圖15說明在底部磁性部分1302及第二介電層1304之上形成第三介電層1402。在一個或多個實施例中，通過旋轉塗佈製程形成第三介電層1402。根據一個或多個實施例，第三介電層1402包含聚合物，例如PBO聚合物。
圖16說明根據一個或多個實施例，形成第一重佈線（RDL）層1502及傳輸線1512。根據一個或多個實施例，第一重佈線層1502或傳輸線1512中的至少一者包含導電材料，例如銅、金、鋁、鎳、銀、錫或鈦/鎢（Ti/W）晶種電鍍銅中的至少一者。在一個或多個實施例中，例如通過圖案化及蝕刻而穿過第三介電層1402及第二介電層1304形成第一開口1508及第二開口1510，使得第一開口1508暴露出第一通孔連接件602的頂面且第二開口1510暴露出第二通孔連接件604的頂面。
在一個或多個實施例中，第一開口1508或第二開口1510中的至少一者具有錐形形狀，例如錐形側壁。根據一個或多個實施例，在界定第一開口1508的側壁中，遠離第一通孔連接件602的頂面的部位之間的距離大於靠近第一通孔連接件602的頂面的部位之間的距離。根據一個或多個實施例，在界定第二開口1510的側壁中,遠離第二通孔連接件604的頂面的部位之間的距離大於靠近第二通孔連接件604的頂面的部位之間的距離。
在一個或多個實施例中，第一重佈線層1502共形地形成於第三介電層1402之上以及第一開口1508及第二開口1510內，以接觸第一通孔連接件602的頂面及第二通孔連接件604的頂面。根據一個或多個實施例，將第一重佈線層1502圖案化以露出第三介電層1402的一部分，其中此部分將形成圖1所示磁性結構1904。
在一個或多個實施例中，第一重佈線層1502具有約4微米至約8微米的厚度。在一個或多個實施例中，形成導電材料層並將所述導電材料層圖案化，以建立傳輸線1512。在一個或多個實施例中，將罩幕或光阻圖案化以形成開口且在所述開口中形成導電材料以建立傳輸線1512，並在形成傳輸線1512之後移除經圖案化的罩幕或光阻。
圖17說明根據一個或多個實施例，在第一重佈線層1502之上、第三介電層1402之上及傳輸線1512之上形成第四介電層1602。在一個或多個實施例中，通過旋轉塗佈製程形成第四介電層1602。根據一個或多個實施例，第四介電層1602包含聚合物，例如PBO聚合物。
圖18說明根據一個或多個實施例，穿過第四介電層1602及第三介電層1402形成第一開口1702及第二開口1704，使得通過第一開口1702及第二開口1704暴露出底部磁性部分1302的頂面。在一個或多個實施例中，第一開口1702或第二開口1704中的至少一者具有錐形形狀，例如錐形側壁。根據一個或多個實施例，在界定第一開口1702的側壁中,遠離底部磁性部分1302的部位之間的距離大於靠近底部磁性部分1302的部位之間的距離。根據一個或多個實施例，在界定第二開口1704的側壁中,遠離底部磁性部分1302的部位之間的距離大於靠近底部磁性部分1302的部位之間的距離。
圖19說明根據一個或多個實施例，在第一開口1702及第二開口1704內形成磁性材料，以形成圖1所示磁性結構1904的第一側磁性部分1804及第二側磁性部分1806。在一個或多個實施例中，第一側磁性部分1804或第二側磁性部分1806中的至少一者具有錐形側壁。根據一個或多個實施例，第一側磁性部分1804的遠離底部磁性部分1302的第一頂部部分寬於第一側磁性部分1804的靠近底部磁性部分1302的第一底部部分。根據一個或多個實施例，第二側磁性部分1806的遠離底部磁性部分1302的第二頂部部分寬於第二側磁性部分1806的靠近底部磁性部分1302的第二底部部分。
根據一個或多個實施例，第一側磁性部分1804相對於傳輸線1512而與第二側磁性部分1806相對地形成。根據一個或多個實施例，第一側磁性部分1804及第二側磁性部分1806耦合至底部磁性部分1302。在一個或多個實施例中，第一側磁性部分1804或第二側磁性部分1806中的至少一者的高度為約10微米至約2000微米。可執行各種成形製程來形成第一側磁性部分1804及第二側磁性部分1806。在一個或多個實施例中，可通過上述用於形成底部磁性部分1302的技術中的至少一者來形成第一側磁性部分1804或第二側磁性部分1806中的至少一者。在一個或多個實施例中，可利用上述用於形成底部磁性部分1302的材料中的至少一者來形成第一側磁性部分1804或第二側磁性部分1806中的至少一者。
圖20說明根據一個或多個實施例，在第四介電層1602、第一側磁性部分1804及第二側磁性部分1806之上形成圖1所示磁性結構1904的頂部磁性部分1902。根據一個或多個實施例，頂部磁性部分1902具有約5微米至約40微米的厚度。可執行各種成形製程來形成頂部磁性部分1902。在一個或多個實施例中，可通過上述用於形成底部磁性部分1302的技術中的至少一者來形成頂部磁性部分1902。在一個或多個實施例中，可利用上述用於形成底部磁性部分1302的材料中的至少一者來形成頂部磁性部分1902。
根據一個或多個實施例，磁性結構1904增大傳輸線1512的特性阻抗，例如阻抗的虛部。增大特性阻抗會降低功率，因為例如電性耦合至傳輸線1512的電流放大器或電流計所需的電流減少。
圖21說明根據一個或多個實施例，在第四介電層1602及磁性結構1904的頂部磁性部分1902之上形成第五介電層2002。根據一個或多個實施例，第五介電層2002包含聚合物，例如PBO聚合物。
圖22說明根據一個或多個實施例，形成第二重佈線層2104。根據一個或多個實施例，第二重佈線層2104包含導電材料，例如銅、金、鋁、銀、錫或鎳中的至少一者。在一個或多個實施例中，例如通過圖案化及蝕刻而穿過第五介電層2002及第四介電層1602形成第一開口2108及第二開口2110，使得第一開口2108及第二開口2110暴露出第一重佈線層1502的頂面。
在一個或多個實施例中，第一開口2108或第二開口2110中的至少一者具有錐形形狀，例如錐形側壁。根據一個或多個實施例，在界定第一開口2108的側壁中,遠離第一重佈線層1502的頂面的部位之間的距離大於靠近第一重佈線層1502的頂面的部位之間的距離。根據一個或多個實施例，在界定第二開口2110的側壁中,遠離第一重佈線層1502的頂面的部位之間的距離大於靠近第一重佈線層1502的部位之間的距離。
在一個或多個實施例中，第二重佈線層2104共形地形成於第五介電層2002之上以及第一開口2008及第二開口2110內，以接觸第一重佈線層1502的頂面。根據一個或多個實施例，將第二重佈線層2104圖案化以露出第五介電層2002的位於磁性結構1904之上的一部分。在一個或多個實施例中，第二重佈線層2104具有約4微米至約20微米的厚度。
圖23說明根據一個或多個實施例，在第二重佈線層2104之上及第五介電層2002之上形成第六介電層2102。在一個或多個實施例中，通過旋轉塗佈製程形成第六介電層2102。根據一個或多個實施例，第六介電層2102包含聚合物，例如PBO聚合物。
圖24說明根據一個或多個實施例，例如通過圖案化及蝕刻而穿過第六介電層2102形成第一頂部開口2302及第二頂部開口2304。圖25說明根據一個或多個實施例，在第一頂部開口2302內形成第一凸塊下金屬（under bump metallurgy，UBM）2402並在第二頂部開口2304內形成第二凸塊下金屬2404。根據一個或多個實施例，第一凸塊下金屬2402及第二凸塊下金屬2404由導電材料形成。根據一個或多個實施例，可在第六介電層2102之上以及第一頂部開口2302及第二頂部開口2304內形成導電材料共形層，並可將所述導電材料共形層圖案化以建立第一凸塊下金屬2402及第二凸塊下金屬2404。根據一個或多個實施例，第一凸塊下金屬2402或第二凸塊下金屬2404中的至少一者可具有約2微米至約20微米的厚度。根據一個或多個實施例，第一凸塊下金屬2402或第二凸塊下金屬2404中的至少一者可具有約300微米至約400微米的寬度。
圖26說明根據一個或多個實施例，在第一凸塊下金屬2402之上形成第一焊球2502，且在第二凸塊下金屬2404之上形成第二焊球2504。在一個或多個實施例中，第一焊球2502及第二焊球2504包含導電材料，例如鉛、鉍、銅、金、鋁、鎳、錫或銀中的至少一者。在一個或多個實施例中，第一焊球2502及第二焊球2504具有約300微米至約400微米的直徑。
根據一個或多個實施例，第一焊球2502通過第一凸塊下金屬2402、第二重佈線層2104、第一重佈線層1502、第一通孔連接件602及第一導電墊204提供與第一半導體晶粒910的電性耦合。根據一個或多個實施例，第二焊球2504通過第二凸塊下金屬2404、第二重佈線層2104、第一重佈線層1502、第二通孔連接件604及第二導電墊210提供與第一半導體晶粒910的電性耦合。
圖27說明根據一個或多個實施例，自載體122移除半導體結構。在一個或多個實施例中，穿過載體122將紫外線2602施加至光轉移熱轉換層1006。根據一個或多個實施例，來自紫外線2602的熱量會破壞光轉移熱轉換層1006，使得半導體結構可自載體122移除。
圖28說明磁性結構1904的剖視圖。圖28所示的剖視圖相對於圖3至圖27所示的剖視圖旋轉90度。圖28所示的剖視圖繪示在yz平面中穿過第一側磁性部分1804進行的切割。因此，圖28說明第一側磁性部分1804在yz平面中的一側。圖28說明根據一個或多個實施例，第一側磁性部分1804不需要為實心的。相反，一個或多個介電層（例如，1402及1602）的一些部分可存在於第一側磁性部分1804的各片段之間。為形成此片段式第一側磁性部分1804，圖18所示的第一開口1702將不在z方向上持續延伸。相反，將在所述一個或多個介電層中形成多個子開口，然後如參照圖19所述填充所述多個子開口以建立片段式第一側磁性部分1804。第一側磁性部分1804的片段並不僅限於圖28中所繪示，而是可具有任何大小、形狀、數目等。根據一個或多個實施例，第二側磁性部分1806也可具有片段式構造。根據一個或多個實施例，第一側磁性部分1804或第二側磁性部分1806中的至少一者的一個或多個片段耦合至頂部磁性部分1902及底部磁性部分1302。
圖29說明第一曲線圖3002、第二曲線圖3004、第三曲線圖3006及第四曲線圖3008，所述曲線圖繪製沿y軸的傳輸線1512（例如，銅傳輸線）的阻抗值相對於沿x軸的不同頻率的關係。實曲線表示使用磁性結構1904時的阻抗，而虛曲線表示不使用磁性結構1904時的阻抗。第一曲線圖3002具有第一阻抗值曲線3010，其對應於不使用磁性結構1904時傳輸線1512的微帶傳輸線（例如，銅傳輸線）型式。第一曲線圖3002具有第二阻抗值曲線3012，其對應於使用磁性結構1904時傳輸線1512的微帶傳輸線型式。第三曲線圖3006是第一曲線3010及第二曲線3012在第一曲線圖3002的第一放大區3018內的放大圖。第三曲線圖3006的第一對比區3022表明在使用磁性結構1904時，傳輸線1512的微帶傳輸線型式的阻抗在約200 MHz處自約170歐姆增大至約270歐姆，因此在低於約200 MHz的工作頻率下提供約83%的阻抗增幅。
第二曲線圖3004具有第三阻抗值曲線3014，其對應於不使用磁性結構1904時傳輸線1512的共面波導傳輸線型式（例如，銅傳輸線）。第二曲線圖3004具有第四阻抗值曲線3016，其對應於使用磁性結構1904時傳輸線1512的共面波導傳輸線型式。第四曲線圖3008是第三曲線3014及第四曲線3016在第二曲線圖3004的第二放大區3020內的放大圖。第四曲線圖3008的第二對比區3024表明在使用磁性結構1904時，傳輸線1512的共面波導傳輸線型式的阻抗在約200 MHz處自約125歐姆增大至約220歐姆，因此在低於約200 MHz的工作頻率下提供約55%的阻抗增幅。
根據一個或多個實施例，一種扇出型封裝中的半導體結構包括模製化合物，所述模製化合物相鄰於半導體晶粒的一側。在一個或多個實施例中，所述半導體結構包括磁性結構，所述磁性結構設置於所述模製化合物上方、所述半導體晶粒上方及傳輸線周圍，所述傳輸線耦合至所述半導體晶粒的積體電路。在一個或多個實施例中，所述磁性結構包括頂部磁性部分、底部磁性部分、第一側磁性部分及第二側磁性部分。在一個或多個實施例中，第一側磁性部分耦合至所述頂部磁性部分及所述底部磁性部分。在一個或多個實施例中，第二側磁性部分耦合至所述頂部磁性部分及所述底部磁性部分。在一個或多個實施例中，所述第一側磁性部分相對於所述傳輸線與所述第二側磁性部分相對。在一個或多個實施例中，所述第一側磁性部分或所述第二側磁性部分中的至少一者具有錐形側壁。
根據一個或多個實施例，所述第一側磁性部分界定出第一開口。根據一個或多個實施例，所述第一側磁性部分包含填充介電層內的第一開口的第一磁性材料。根據一個或多個實施例，所述第一側磁性部分的頂部寬度大於所述第一側磁性部分的底部寬度。根據一個或多個實施例，半導體結構包括第一介電層，設置於所述底部磁性部分與所述傳輸線之間。根據一個或多個實施例，半導體結構包括第二介電層，設置於所述頂部磁性部分與所述傳輸線之間。
根據一個或多個實施例，一種扇出型封裝中的半導體結構包括耦合至半導體晶粒的積體電路的傳輸線，其中晶粒貼合膜設置於所述半導體晶粒的後側上。在一個或多個實施例中，所述半導體結構包括磁性結構，所述磁性結構設置於介電層內並位於所述傳輸線周圍。在一個或多個實施例中，所述磁性結構包括頂部磁性部分、底部磁性部分、第一側磁性部分及第二側磁性部分。在一個或多個實施例中，第一側磁性部分耦合至所述頂部磁性部分及所述底部磁性部分。在一個或多個實施例中，第二側磁性部分耦合至所述頂部磁性部分及所述底部磁性部分。在一個或多個實施例中，所述第一側磁性部分相對於所述傳輸線與所述第二側磁性部分相對。在一個或多個實施例中，所述第一側磁性部分或所述第二側磁性部分中的至少一者具有錐形側壁。
根據一個或多個實施例，所述傳輸線耦合至電流放大器，所述電流放大器包括：第一電晶體，耦合至所述傳輸線；以及第二電晶體，耦合至所述第一電晶體且耦合至第二積體電路。根據一個或多個實施例，半導體結構包括：導電墊，耦合至所述半導體晶粒；通孔連接件，耦合至所述導電墊；第一通孔，耦合至所述通孔連接件；第一重佈線層，耦合至所述第一通孔；第二通孔，耦合至所述第一重佈線層；以及第二重佈線層，耦合至所述第二通孔且耦合至所述半導體結構的輸出。根據一個或多個實施例，半導體結構包括：第一介電層，所述通孔連接件形成於所述第一介電層內；第二介電層，所述第一通孔的底部部分形成於所述第二介電層內；以及第三介電層，所述第一通孔的頂部部分、所述磁性結構的所述底部磁性部分、所述磁性結構的所述第一側磁性部分的底部部分及所述磁性結構的所述第二側磁性部分的底部部分位於所述第三介電層內。根據一個或多個實施例，半導體結構包括：第四介電層，所述第二通孔的底部部分、所述磁性結構的所述第一側磁性部分的頂部部分及所述磁性結構的所述第二側磁性部分的頂部部分位於所述第四介電層內；以及第五介電層，所述第二通孔的頂部部分及所述磁性結構的所述頂部磁性部分形成於所述第五介電層內。根據一個或多個實施例，半導體結構包括：第六介電層，所述輸出形成於所述第六介電層內。根據一個或多個實施例，所述第一介電層、所述第二介電層、所述第三介電層、所述第四介電層、所述第五介電層或所述第六介電層中的至少一者包含聚合物。
根據一個或多個實施例，一種形成扇出型封裝中的半導體結構的方法包括在半導體晶粒上方及模製化合物上方形成磁性結構的底部磁性部分，其中所述模製化合物相鄰於所述半導體晶粒的一側。在一個或多個實施例中，所述形成半導體結構的方法包括在所述底部磁性部分之上形成穿過介電層的第一開口及第二開口，所述第一開口是相對於耦合至所述半導體晶粒的傳輸線的第一側形成，所述第二開口是相對於所述傳輸線的第二側形成。在一個或多個實施例中，所述形成半導體結構的方法包括使用磁性材料填充所述第一開口，以形成所述磁性結構的第一側磁性部分，所述第一側磁性部分耦合至所述底部磁性部分。在一個或多個實施例中，所述形成半導體結構的方法包括使用磁性材料填充所述第二開口，以形成所述磁性結構的第二側磁性部分，所述第二側磁性部分耦合至所述底部磁性部分。在一個或多個實施例中，形成半導體結構包括在所述第一側磁性部分及所述第二側磁性部分之上形成所述磁性結構的頂部磁性部分，所述頂部磁性部分耦合至所述第一側磁性部分及所述第二側磁性部分。
根據一個或多個實施例，形成扇出型封裝中的半導體結構的方法包括形成所述傳輸線，使得所述介電層接觸所述傳輸線的面對所述頂部磁性部分的頂側、所述傳輸線的面對所述底部磁性部分的底側、所述傳輸線的面對所述第一側磁性部分的第一側及所述傳輸線的面對所述第二側磁性部分的第二側中的至少一者。根據一個或多個實施例，形成扇出型封裝中的半導體結構的方法包括使用鎳材料、鋅材料或氧化銅鐵材料中的至少一者執行旋轉塗佈，以形成所述底部磁性部分、所述頂部磁性部分、所述第一側磁性部分或所述第二側磁性部分中的至少一者。根據一個或多個實施例，形成扇出型封裝中的半導體結構的方法包括使用釔材料或氧化鉍鐵材料中的至少一者執行旋轉塗佈，以形成所述底部磁性部分、所述頂部磁性部分、所述第一側磁性部分或所述第二側磁性部分中的至少一者。根據一個或多個實施例，形成扇出型封裝中的半導體結構的方法包括使用鎳材料或鐵材料中的至少一者執行電鍍沉積，以形成所述底部磁性部分、所述頂部磁性部分、所述第一側磁性部分或所述第二側磁性部分中的至少一者。根據一個或多個實施例，形成扇出型封裝中的半導體結構的方法包括使用鎳材料或鐵材料中的至少一者執行濺鍍製程，以形成所述底部磁性部分、所述頂部磁性部分、所述第一側磁性部分或所述第二側磁性部分中的至少一者。根據一個或多個實施例，形成扇出型封裝中的半導體結構的方法包括使用鈷材料、鉭材料或鋯材料中的至少一者執行濺鍍製程，以形成所述底部磁性部分、所述頂部磁性部分、所述第一側磁性部分或所述第二側磁性部分中的至少一者。
以上概述了幾個實施例的特徵以使所屬領域中的技術人員可更好地理解本發明實施例的各個方面。所屬領域中的技術人員應理解，其可容易地使用本發明實施例作為基礎來設計或修改其他製程及結構，以實現本文中介紹的實施例的相同目的及/或實現所述實施例的相同優點。所屬領域中的技術人員還應認識到，此種等效構造並不背離本發明實施例的精神及範圍，且其可在本文中作出各種變化、替代及更改，而此並不背離本發明實施例的精神及範圍。
本文中提供實施例的各種操作。闡述某些或所有所述操作時的次序不應被理解為暗示所述操作必須依照次序進行。應理解，替代次序也將具有本說明的有益效果。此外，應理解，並非所有操作均必須存在於本文中提供的每一實施例中。此外，應理解，在一個或多個實施例中，並非所有操作均是必要的。
應理解，在一個或多個實施例中，例如出於簡潔及便於理解的目的，本文中繪示的層、特徵、元件等是以相對於彼此的特定尺寸（例如，結構尺寸或取向）進行說明，且所述層、特徵、元件等的實際尺寸實質上不同於本文中所說明的尺寸。此外，存在各種技術用於形成本文中提及的層、特徵、元件等，例如蝕刻技術、植入技術、摻雜技術、旋轉塗佈技術、濺鍍技術（例如，磁控管或離子束濺鍍）、生長技術（例如，熱生長）或沉積技術（例如，化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、等離子體增強型化學氣相沉積（plasma enhanced chemical vapor deposition，PECVD）或原子層沉積（atomic layer deposition，ALD））。
此外，本文中使用“示例性”來指充當例子、實例、示例等，而未必指為有利的。本申請中使用的“或”旨在指包含的“或”而不是指排他的“或”。此外，本申請及隨附權利要求書中使用的“一（a及an）”通常理解為指“一個或多個”，除非另有指明或從上下文中清楚地表明指單數形式。此外，A及B中的至少一者等表述通常指A或B，或A與B兩者。此外，就使用“包含（includes）”、“具有（having、has）”、“帶有（with）”或其變型而言，這些用語旨在以類似於用語“包括（comprising）”的方式表示包含。此外，除非另有指明，否則“第一”、“第二”等並不旨在暗示時間方面、空間方面、次序等。確切來說，這些用語僅用作特徵、元件、專案等的識別字、名稱等。例如，第一元件及第二元件通常對應於元件A及元件B或兩個不同元件或兩個相同元件或同一元件。
此外，儘管已示出並相對於一種或多種實施方式闡述了本發明實施例，但所屬領域中的技術人員在閱讀及理解本說明書及附圖後將想到等效更改及修改形式。本發明實施例包括所有此類修改及更改形式，且僅受限於以下申請專利範圍的範圍。特別對於由上述元件（例如，元件、資源等）執行的各種功能而言，用於闡述此類元件的用語旨在對應於執行所述元件的指定功能（例如，功能上等效的）的任意元件（除非另有說明），即使所述元件在結構上不與所公開的結構等效。此外，儘管可能僅相對於若干實施方式中的一種實施方式公開了本發明實施例的特定特徵，但在針對任意給定或特定應用而言可能為期望的及有利的時，此特徵可與其他實施方式的一種或多種其他特徵進行組合。
102‧‧‧半導體晶圓
122‧‧‧載體
204‧‧‧第一導電墊
206‧‧‧鈍化層
208‧‧‧光阻
210‧‧‧第二導電墊
302‧‧‧晶種層
402‧‧‧第一晶種區
404‧‧‧第二晶種區
502‧‧‧第二光阻
504‧‧‧第一區
506‧‧‧第二區
508‧‧‧寬度
510‧‧‧高度
602‧‧‧第一通孔連接件
604‧‧‧第二通孔連接件
606‧‧‧電化學鍍製程
702‧‧‧旋轉塗佈製程
704‧‧‧第一介電層
802‧‧‧研磨製程
804‧‧‧晶圓的一部分
806‧‧‧研磨帶
902‧‧‧晶粒貼合膜
904‧‧‧第一切割區
906‧‧‧第二切割區
910‧‧‧第一半導體晶粒
910a‧‧‧第二半導體晶粒
910b‧‧‧第三半導體晶粒
1004‧‧‧後側保護絕緣體
1006‧‧‧光轉移熱轉換層
1102‧‧‧模製化合物
1202‧‧‧第一模製化合物結構
1204‧‧‧第二模製化合物結構
1206‧‧‧移除製程
1302‧‧‧底部磁性部分
1304‧‧‧第二介電層
1402‧‧‧第三介電層
1502‧‧‧第一重佈線層
1508‧‧‧第一開口
1510‧‧‧第二開口
1512‧‧‧傳輸線
1513‧‧‧傳輸線的頂側
1515‧‧‧傳輸線的底側
1517‧‧‧傳輸線的第一側
1519‧‧‧傳輸線的第二側
1602‧‧‧第四介電層
1702‧‧‧第一開口
1704‧‧‧第二開口
1804‧‧‧第一側磁性部分
1806‧‧‧第二側磁性部分
1902‧‧‧頂部磁性部分
1904‧‧‧磁性結構
2002‧‧‧第五介電層
2102‧‧‧第六介電層
2104‧‧‧第二重佈線層
2108‧‧‧第一開口
2110‧‧‧第二開口
2302‧‧‧第一頂部開口
2304‧‧‧第二頂部開口
2402‧‧‧第一凸塊下金屬
2404‧‧‧第二凸塊下金屬
2502‧‧‧第一焊球
2504‧‧‧第二焊球
2602‧‧‧紫外線
2702‧‧‧導電內連線/內連線
2900‧‧‧電流放大器
2902‧‧‧第一積體電路
2904‧‧‧第一電晶體
2906‧‧‧第二電晶體
2908‧‧‧第二積體電路
3002‧‧‧第一曲線圖
3004‧‧‧第二曲線圖
3006‧‧‧第三曲線圖
3008‧‧‧第四曲線圖
3010‧‧‧第一阻抗值曲線/第一曲線
3012‧‧‧第二阻抗值曲線/第二曲線
3014‧‧‧第三阻抗值曲線/第三曲線
3016‧‧‧第四阻抗值曲線/第四曲線
3018‧‧‧第一放大區
3020‧‧‧第二放大區
3022‧‧‧第一對比區
3024‧‧‧第二對比區
x、y、z‧‧‧方向軸
圖1是根據一個或多個實施例的半導體結構的透視圖。 圖2是根據一個或多個實施例的半導體結構的示意圖。 圖3至圖27是根據一個或多個實施例的半導體結構在各種製造階段的圖式。 圖28是根據一個或多個實施例的半導體結構的側視圖。 圖29是根據一個或多個實施例的用於說明傳輸線的阻抗的第一曲線圖、第二曲線圖、第三曲線圖及第四曲線圖。

Claims (1)

  1. 一種扇出型封裝中的半導體結構，包括： 模製化合物，相鄰於半導體晶粒的一側；以及 磁性結構，設置於所述模製化合物上方、所述半導體晶粒上方及傳輸線周圍，所述傳輸線耦合至所述半導體晶粒的積體電路，所述磁性結構包括： 頂部磁性部分； 底部磁性部分； 第一側磁性部分，耦合至所述頂部磁性部分及所述底部磁性部分；以及 第二側磁性部分，耦合至所述頂部磁性部分及所述底部磁性部分，其中 所述第一側磁性部分相對於所述傳輸線與所述第二側磁性部分相對；以及 所述第一側磁性部分或所述第二側磁性部分中的至少一者具有錐形側壁。
TW106116672A 2017-03-21 2017-05-19 扇出型封裝中的半導體結構 TW201836113A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/464,953 2017-03-21
US15/464,953 US10276518B2 (en) 2017-03-21 2017-03-21 Semiconductor arrangement in fan out packaging including magnetic structure around transmission line

Publications (1)

Publication Number Publication Date
TW201836113A true TW201836113A (zh) 2018-10-01

Family

ID=63581891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106116672A TW201836113A (zh) 2017-03-21 2017-05-19 扇出型封裝中的半導體結構

Country Status (3)

Country Link
US (2) US10276518B2 (zh)
CN (1) CN108630622A (zh)
TW (1) TW201836113A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3518280B1 (en) * 2018-01-25 2020-11-04 Murata Manufacturing Co., Ltd. Electronic product having embedded porous dielectric and method of manufacture

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780219A (en) * 1972-06-01 1973-12-18 Motorola Inc Signal processing circuit
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure
US5729047A (en) * 1996-03-25 1998-03-17 Micron Technology, Inc. Method and structure for providing signal isolation and decoupling in an integrated circuit device
US6528890B1 (en) * 1998-12-01 2003-03-04 Micron Technology, Inc. Circuit, method of adhering an integrated circuit device to a substrate, and method of forming a circuit
US7292091B1 (en) * 2000-10-11 2007-11-06 Silicon Laboratories Inc. Method and apparatus for reducing interference
JP2003187983A (ja) * 2001-12-17 2003-07-04 Ricoh Co Ltd 有機ｅｌトランジスタ
US8946873B2 (en) * 2007-08-28 2015-02-03 Micron Technology, Inc. Redistribution structures for microfeature workpieces
JP2012039073A (ja) * 2010-07-13 2012-02-23 Renesas Electronics Corp 半導体装置
US8405482B2 (en) * 2011-02-23 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including inductors
US10157876B2 (en) * 2012-10-19 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Method of forming inductor with conductive trace
WO2014132938A1 (ja) * 2013-02-28 2014-09-04 株式会社村田製作所 半導体装置
US9368454B2 (en) * 2013-10-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with shielding layer in post-passivation interconnect structure
US9377502B2 (en) * 2013-12-19 2016-06-28 Infineon Technologies Ag Testing of semiconductor devices and devices, and designs thereof

Also Published As

Publication number Publication date
US11728291B2 (en) 2023-08-15
US20190326235A1 (en) 2019-10-24
US20180277500A1 (en) 2018-09-27
CN108630622A (zh) 2018-10-09
US10276518B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
US11004809B2 (en) Chip package with antenna element
US11270965B2 (en) Semiconductor device with thin redistribution layers
KR20110106915A (ko) 쓰루-실리콘 비아들을 노출 및 접촉시키는 고-수율 방법
US20180166356A1 (en) Fan-out circuit packaging with integrated lid
US20120211884A1 (en) Wafer chip scale package connection scheme
US20190148277A1 (en) Fan-Out Package Structure and Method
US20190362977A1 (en) Semiconductor structures having low resistance paths throughout a wafer
US11942445B2 (en) Semiconductor device with conductive pad
US10886241B1 (en) Semiconductor package structure
TW201836113A (zh) 扇出型封裝中的半導體結構
US11063012B1 (en) Semiconductor structure having buffer under bump pad and manufacturing method thereof
CN220604679U (zh) 半导体元件结构
US20240128217A1 (en) Semiconductor device and manufacturing method thereof
US11417608B2 (en) Semiconductor device with EMI protection structure and method for fabricating the same
TW202414707A (zh) 半導體晶粒封裝及其形成方法
CN117410278A (zh) 半导体晶粒封装及其形成方法
TWI423407B (zh) 積體電路微模組
CN114078794A (zh) 半导体结构及其制造方法
CN110943066A (zh) 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
JP2006237216A (ja) 半導体装置およびそれが組み込まれた半導体装置集合体