TWI661518B - 接合電子元件的方法 - Google Patents

接合電子元件的方法 Download PDF

Info

Publication number
TWI661518B
TWI661518B TW107122665A TW107122665A TWI661518B TW I661518 B TWI661518 B TW I661518B TW 107122665 A TW107122665 A TW 107122665A TW 107122665 A TW107122665 A TW 107122665A TW I661518 B TWI661518 B TW I661518B
Authority
TW
Taiwan
Prior art keywords
circuit substrate
buffer layer
circuit
layer
top surface
Prior art date
Application number
TW107122665A
Other languages
English (en)
Other versions
TW202002186A (zh
Inventor
曾晨威
李宗樺
李少謙
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW107122665A priority Critical patent/TWI661518B/zh
Application granted granted Critical
Publication of TWI661518B publication Critical patent/TWI661518B/zh
Publication of TW202002186A publication Critical patent/TW202002186A/zh

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一種接合電子元件的方法包含下述操作。提供一線路基板,其具有頂表面及與頂表面相對的底表面。線路基板包含凹穴,其由底表面朝頂表面的方向凹陷,其中線路基板具有一厚度。形成第一緩衝層於封裝平台上,且第一緩衝層的厚度大於線路基板的厚度。形成第二緩衝層於治具上,且第二緩衝層的厚度大於線路基板的厚度。接著,放置線路基板於封裝平台與治具之間,其中底表面接觸第一緩衝層,治具固定線路基板之頂表面的外圍部分,且頂表面的外圍部分接觸第二緩衝層。然後,封裝電子元件於線路基板的頂表面上。

Description

接合電子元件的方法
本發明是有關於一種將電子元件接合至一基材的方法。
覆晶接合技術(Flip Chip Bonding Technology,簡稱FC)是一種將電子元件連接至承載板(carrier)的封裝技術,其主要是利用面陣列(area array)的方式,將多個焊接墊(pad)配置於電子元件之主動表面(active surface)上,並在焊接墊上形成凸塊(bump)或焊料球(solder ball),接著將電子元件翻覆(flip)之後,再透過這些凸塊或焊料球使電子元件表面之焊接墊分別電性(electrically)及結構性(structurally)連接至承載板上的接點(contact),使得電子元件可經由凸塊或焊料球而電性連接至承載板,再經由承載板之內部線路而電性連接至外界之電子裝置。
承載板(例如,線路基板)通常包含線路、凹穴、防焊層或通孔等結構,使得線路基板表面呈現高低起伏狀,其中又以凹穴結構造成的表面高低起伏最為顯著。一般而 言,凹穴結構為利用雷射或機械鑽孔等方式移除部份線路基板。當凹穴結構深度超過線路基板厚度的20%時,不但會降低線路基板的平整度外,更會降低線路基板的結構強度。除前述之結構外,造成線路基板表面呈現不平整狀的原因尚有製程公差等因素。在後續封裝電子元件裝製程中,若線路基板的平整度太差,常會發生空焊(free welding)等失效模式,進而影響產品良率。
本發明之一態樣是提供一種接合電子元件的方法,此方法可以改善結構強度不足或表面不平整之線路基板在封裝電子元件時所產生如空焊等的失效模式。
上述接合電子元件的方法包含以下操作:提供線路基板,其具有頂表面及與頂表面相對的底表面,線路基板包含凹穴,其由底表面朝頂表面的方向凹陷,其中線路基板具有一厚度;形成第一緩衝層於封裝平台上,且第一緩衝層的厚度大於線路基板的厚度;形成第二緩衝層於治具上,且第二緩衝層的厚度大於線路基板的厚度;接著,放置線路基板於封裝平台與治具之間,其中底表面接觸第一緩衝層,治具固定線路基板之頂表面的外圍部分,且頂表面的外圍部分接觸第二緩衝層;然後,封裝電子元件於線路基板的頂表面上。
根據本發明一實施方式,凹穴的深度為線路基板的厚度的20%至90%。
根據本發明一實施方式,在放置線路基板於封裝平台與治具之間的操作之後,更包含由治具提供一下壓力使線路基板的凹穴沒入第一緩衝層中。
根據本發明一實施方式,第一緩衝層及第二緩衝層的楊氏模量為0.01至6GPa。
根據本發明一實施方式,第一緩衝層包含合成橡膠、熱塑性彈性體或人造纖維。
根據本發明一實施方式,合成橡膠包含氟橡膠及氟矽橡膠。
根據本發明一實施方式,熱塑性彈性體包含聚醯胺系(TPE-E)彈性體及聚酯系(TBE-A)彈性體。
根據本發明一實施方式,人造纖維包含陶瓷纖維棉及玻璃纖維棉。
根據本發明一實施方式,形成第一緩衝層於封裝平台上的操作係藉由黏著、塗佈、印刷或噴塗進行。
根據本發明一實施方式,線路基板包含:絕緣基板、第一線路層、第二線路層、第一保護層以及第二保護層。絕緣基板具有一上表面以及與上表面相對之一下表面。第一線路層設置在絕緣基板的上表面。第二線路層設置在絕緣基板的下表面。第一保護層設置在絕緣基板的上表面且覆蓋第一線路層的一部分。第二保護層設置在絕緣基板的下表面且覆蓋第二線路層的一部分。
根據本發明一實施方式,在封裝電子元件的步驟中,電子元件接觸第一線路層。
10‧‧‧方法
20‧‧‧線路基板
20a‧‧‧頂表面
20b‧‧‧底表面
20t‧‧‧厚度
20p‧‧‧外圍部分
20E‧‧‧電子元件封裝區域
210‧‧‧絕緣基板
210a‧‧‧上表面
210b‧‧‧下表面
220‧‧‧凹穴
220d‧‧‧深度
230‧‧‧第一線路層
240‧‧‧第二線路層
250‧‧‧第一保護層
260‧‧‧第二保護層
270‧‧‧散熱元件
280‧‧‧電子元件
290‧‧‧導電通孔
310‧‧‧封裝平台
320‧‧‧第一緩衝層
320t‧‧‧厚度
410‧‧‧治具
412‧‧‧開口
420‧‧‧第二緩衝層
420t‧‧‧厚度
610‧‧‧電子元件
620‧‧‧封裝設備
P‧‧‧下壓力
A-A’‧‧‧線段
O112、O114、O116、O120、O130‧‧‧操作
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖繪示本發明一實施方式之封裝基板的方法的流程圖。
第2、3、4B、5和6圖繪示本發明之一實施方式之封裝基板方法中各製程階段的剖面示意圖。
第4A圖繪示本發明之一實施方式之第4B圖的上視圖。
為了使本揭示內容的敘述更加詳盡與完備,下文針對了本發明的實施態樣與具體實施例提出了說明性的描述;但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例,在有益的情形下可相互組合或取代,也可在一實施例中附加其他的實施例,而無須進一步的記載或說明。
在以下描述中,將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而,可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下,為簡化圖式,熟知的結構與裝置僅示意性地繪示於圖中。
本發明之一態樣是提供一種接合電子元件的方法,此方法可以改善結構強度不足或表面不平整之線路基板在封裝電子元件時所產生如空焊(free welding)等的失效 模式。第1圖繪示本發明一實施方式之封裝基板的方法10的流程圖。第2、3、4B、5和6圖繪示本發明之一實施方式之封裝基板方法中各製程階段的剖面示意圖。如第1圖所示,方法10包含操作O112、操作O114、操作O116、操作O120及操作O130。
在操作O112中,提供線路基板20,如第2圖所示。具體的說,線路基板20具有一頂表面20a以及與頂表面20a相對之一底表面20b。線路基板20包含一凹穴220由底表面20b朝頂表面20a的方向凹陷,且線路基板20具有一厚度20t。在某些實施方式中,凹穴220的深度220d為線路基板20的厚度20t的20%至90%,例如25%、30%、35%、40%、45%、55%、60%、65%、70%、75%、80%或85%。
請繼續參閱第2圖,在一實施方式中,線路基板20包含絕緣基板210、第一線路層230、第二線路層240、第一保護層250以及第二保護層260。絕緣基板210具有一上表面210a以及與上表面210a相對之一下表面210b。第一線路層230設置於絕緣基板210的上表面210a。第二線路層240設置於絕緣基板210的下表面210b。第一保護層250設置於絕緣基板210的上表面210a且覆蓋第一線路230層的一部分。第二保護層260設置於絕緣基板210的下表面210b且覆蓋第二線路240層的一部分。在一實施例中,絕緣基板210的材料可例如為玻璃、陶瓷、藍寶石或石英,但不以此為限。在另一實施例中,絕緣基板210的材料可例如為環氧樹脂(Epoxy)、聚醯亞胺(polyimide,PI)、聚苯二甲酸 乙二酯(polyethylene terephthalate,PET)和/或雙順丁烯二酸醯亞胺/三氮阱(Bismaleimide triazine,簡稱BT)。在一實施例中,第一線路層230和第二線路層240的材質例如可為銅或其他具導電性的材料,例如銀、鎳、錫或鋁等,但不限於此。在一實施例中,第一保護層250和第二保護層260的材質可為防焊材料。或者,第一保護層250和第二保護層260的材質可為有機材料、樹脂片(Prepreg)、玻璃纖維、ABF(Ajinomoto Build-up Film)薄膜或感光型介電材料(Photoimageable Dielectric,PID)等。舉例來說,樹脂可為環氧樹脂、酚醛樹脂、聚醯亞胺樹脂或聚四氟乙烯。可以理解的是,在第2圖中僅繪示分別形成在絕緣基板210之相對兩表面上的單層線路層,但是本發明並不侷限於此,在其他實施例中亦可藉由層壓(Lamination)、塗佈、旋塗或其他合適的製程來製作多層的介電層(圖未示),以及介電層之間的線路層。
請繼續參閱第2圖,在多個實施例中,線路基板20還可包含導電通孔290貫穿絕緣基板210。形成導電通孔290的方法包含,但不限於,可利用雷射鑽孔、機械鑽孔和/或化學鑽孔的方式從絕緣基板210的上表面210a穿透至下表面210b以形成通孔。接著,在通孔的內壁進行電鍍和/或沉積一導電薄層,以形成導電通孔290。導電通孔290可以跟第一線路層230與第二線路層240分開製作。在另一實施例中,導電通孔290亦可以跟第一線路層230與第二線路層240同時製作。在多個實施例中,線路基板20還可包含散熱 元件270或電子元件280設置於凹穴220中,以達到降低線路基板20的整體厚度與散熱的目的。散熱元件270或電子元件280可以在封裝操作(例如,填充封裝膠)之前或之後設置於凹穴220中。舉例來說,散熱元件270可以為絕緣散熱元件或金屬散熱元件。絕緣散熱元件可以包含添加氧化鋁粉體、其他金屬氧化物、石墨和/或石墨烯的環氧樹脂、陶瓷或上述之複合材料;金屬散熱元件可以包含鋁、銅、銀、錫或上述的合金。
在操作O114中,形成第一緩衝層320於封裝平台310上,如第3圖所示。具體的說,第一緩衝層320的厚度320t大於線路基板20的厚度20t。當後續將線路基板20固定在第一緩衝層320上時,透過一適當壓力可以使得第一緩衝層320完全填入線路基板20的凹穴220中。在某些實施方式中,封裝平台310可為由堅硬平坦的材質製成,例如不鏽鋼、工具鋼等,但不以此為限。在某些實施方式中,第一緩衝層320可以藉由黏著、塗佈、印刷或噴塗的方式形成在封裝平台310上。在多個實施例中,第一緩衝層320具耐熱性,且兼具彈性、可塑性等特性,例如第一緩衝層320可包含合成橡膠、熱塑性彈性體或人造纖維。舉例來說,合成橡膠包含氟橡膠及氟矽橡膠;熱塑性彈性體包含聚醯胺系(TPE-E)彈性體及聚酯系(TBE-A)彈性體;以及人造纖維包含陶瓷纖維棉及玻璃纖維棉。在一實施例中,第一緩衝層320的楊氏模量為0.01至6Gpa,例如可為0.05Gpa、0.1Gpa、0.2Gpa、0.3Gpa、0.4Gpa、0.5Gpa、0.6Gpa、0.7Gpa、 0.8Gpa、0.9Gpa、1Gpa、2Gpa、3Gpa、4Gpa或5Gpa。
在操作O116中,形成第二緩衝層420於治具410上,如第4B圖所示。具體的說,第二緩衝層420的厚度420t大於線路基板20的厚度20t。當後續將線路基板20固定在第一緩衝層320與第二緩衝層420之間時,藉由一適當壓力可以使得第二緩衝層420得以填補線路基板20之不平整的表面。在某些實施方式中,第二緩衝層420可以藉由黏著、塗佈、印刷或噴塗的方式形成在治具410上。在多個實施例中,第二緩衝層420的材料可以與第一緩衝層320的材料相同或不同。在一實施例中,第二緩衝層420的楊氏模量可以與第一緩衝層320的楊氏模量相同或不同。第4A圖繪示第4B圖的上視圖,亦即,第4B圖為第4A圖中沿著線段A-A’的剖面圖。如第4A圖所示,治具410為一具有中心開口412的框架,因此,形成在治具410上的第二緩衝層420也具有一中心開口412。在多個實施例中,治具410可以是一體成型的框架,也可以是由多個支柱連接而形成的框架。更詳細的說,治具410的中心開口412大小需至少暴露出線路基板20的電子元件封裝區域20E(標示在第5圖及第6圖中),以下將更詳細敘述。
在操作O120中,將線路基板20配置於封裝平台310與治具410之間,並由治具410提供一下壓力P,如第5圖所示。具體的說,線路基板20的底表面20b會接觸封裝平台310上的第一緩衝層320。治具410上的第二緩衝層420用以固定線路基板20之頂表面20a的外圍部分20p,且線路 基板20之頂表面20a的外圍部分20p接觸第二緩衝層420。之後,治具410提供一下壓力P,將線路基板20牢固地夾置在第一緩衝層320與第二緩衝層420之間。在某些實施方式中,治具410提供下壓力P之後,線路基板20之凹穴220會沒入第一緩衝層320中,並將線路基板20固定在第一緩衝層320與第二緩衝層420之間。可以理解的是,下壓力P可視不同製程條件而定,其範圍可由數KPa至數MPa不等。由於第一緩衝層320和第二緩衝層420具彈性及可塑性,使得第一緩衝層320和第二緩衝層420可填入線路基板20頂表面20a和底表面20b的不平整處與凹陷處,並對線路基板20提供支撐力,增加後續封裝製程的線路基板20的平整度,從而降低後續電子元件封裝不良的問題。請注意,治具410的中心開口412暴露出線路基板20的頂表面20a之一部分,此頂表面20a的露出部分包含至少一個電子元件封裝區域20E。
在操作O130中,將電子元件610配置於線路基板20的頂表面20a上,如第6圖所示。更具體的說,電子元件610經由治具410的中心開口412而固設在線路基板20之頂表面20a的露出部分上(例如,電子元件封裝區域20E)。在一實施方式中,電子元件610係焊接於線路基板20的頂表面20a上,並接觸線路基板20的第一線路層230。在一實施例中,電子元件610包含多個作為輸入/輸出(I/O)端之焊料球(Solder Ball),用以電性連接線路基板20。在多個實施例中,電子元件610例如可以是主動元件(active element) 或被動元件(passive elements)、數位電路或類比電路等積體電路的電子元件(electronic components)、微機電系統(Micro Electro Mechanical Systems,MEMS)、光電元件(opto electronic devices)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(physical sensor)、加速計(accelerators)、陀螺儀(gyroscopes)、射頻元件(RF circuits)、微制動器(micro actuators)、壓力感測器(pressure sensors)、表面聲波元件等,但不以此為限。在多個實施方式中,可使用如機器手臂的封裝設備620透過真空吸取或夾爪夾取的方式將一或多個電子元件610精準地放置在線路基板20的電子元件封裝區域20E。此外,封裝設備620還包含一加熱源(圖未示),使得電子元件610得以直接焊接於線路基板20上。
本發明係藉由在治具與線路基板之間和線路基板與封裝平台之間各別加入緩衝層,由於緩衝層具有彈性及可塑性等特性,透過施加一適當的均勻下壓力,緩衝層可填入線路基板表面的凹陷處,對線路基板提供支撐力,避免線路基板受力不均而變形,並增加封裝製程中線路基板的平整度。此外,本發明之具有凹穴結構的線路基板,可於凹穴結構中設置電子元件或散熱元件,以達到降低線路基板的整體厚度與散熱的目的。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (11)

  1. 一種接合電子元件的方法,包含以下操作:提供一線路基板,該線路基板具有一頂表面及與該頂表面相對之一底表面,該線路基板包含一凹穴由該底表面朝該頂表面的方向凹陷,其中該線路基板具有一厚度;形成一第一緩衝層於一封裝平台上,該第一緩衝層之一厚度大於該線路基板之該厚度;形成一第二緩衝層於一治具上,該第二緩衝層之一厚度大於該線路基板之該厚度;放置該線路基板於該封裝平台與該治具之間,其中該底表面接觸該第一緩衝層,該治具固定該線路基板之該頂表面的一外圍部分,且該頂表面之該外圍部分接觸該第二緩衝層;以及將一電子元件配置於該線路基板之該頂表面上。
  2. 如請求項1所述之方法,其中該凹穴之一深度為該線路基板之該厚度的20%至90%。
  3. 如請求項1所述之方法,在該放置該線路基板於該封裝平台與該治具之間的操作之後,更包含由該治具提供一下壓力使該線路基板之該凹穴沒入該第一緩衝層中。
  4. 如請求項1所述之方法,其中該第一緩衝層及該第二緩衝層的楊氏模量為0.01至6GPa。
  5. 如請求項1所述之方法,其中該第一緩衝層包含一合成橡膠、一熱塑性彈性體或一人造纖維。
  6. 如請求項5所述之方法,其中該合成橡膠包含氟橡膠及氟矽橡膠。
  7. 如請求項5所述之方法,其中該熱塑性彈性體包含聚醯胺系(TPE-E)彈性體及聚酯系(TBE-A)彈性體。
  8. 如請求項5所述之方法,其中該人造纖維包含陶瓷纖維棉及玻璃纖維棉。
  9. 如請求項1所述之方法,其中形成該第一緩衝層於該封裝平台上的操作係藉由黏著、塗佈、印刷或噴塗進行。
  10. 如請求項1所述之方法,其中該線路基板包含:一絕緣基板,具有一上表面以及與該上表面相對之一下表面;一第一線路層,設置於該絕緣基板之該上表面;一第二線路層,設置於該絕緣基板之該下表面;一第一保護層,設置於該絕緣基板之該上表面且覆蓋該第一線路層的一部分;以及一第二保護層,設置於該絕緣基板之該下表面且覆蓋該第二線路層的一部分。
  11. 如請求項10所述之方法,其中在該封裝該電子元件的步驟中,該電子元件接觸該第一線路層。
TW107122665A 2018-06-29 2018-06-29 接合電子元件的方法 TWI661518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107122665A TWI661518B (zh) 2018-06-29 2018-06-29 接合電子元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107122665A TWI661518B (zh) 2018-06-29 2018-06-29 接合電子元件的方法

Publications (2)

Publication Number Publication Date
TWI661518B true TWI661518B (zh) 2019-06-01
TW202002186A TW202002186A (zh) 2020-01-01

Family

ID=67764070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122665A TWI661518B (zh) 2018-06-29 2018-06-29 接合電子元件的方法

Country Status (1)

Country Link
TW (1) TWI661518B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201346985A (zh) * 2012-03-12 2013-11-16 Asahi Chemical Ind 模具、抗蝕積層體及其製造方法與凹凸結構體
TW201519329A (zh) * 2013-06-20 2015-05-16 Nitto Denko Corp 電子元件之密封方法、電子元件封裝體之製造方法及密封片
TW201732321A (zh) * 2016-03-11 2017-09-16 台達電子工業股份有限公司 擴散器、使用其的雷射光源模組與其製作方法
TW201812975A (zh) * 2016-08-29 2018-04-01 奧地利商Ev集團E塔那有限公司 用於對準基板之方法及裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201346985A (zh) * 2012-03-12 2013-11-16 Asahi Chemical Ind 模具、抗蝕積層體及其製造方法與凹凸結構體
TW201519329A (zh) * 2013-06-20 2015-05-16 Nitto Denko Corp 電子元件之密封方法、電子元件封裝體之製造方法及密封片
TW201732321A (zh) * 2016-03-11 2017-09-16 台達電子工業股份有限公司 擴散器、使用其的雷射光源模組與其製作方法
TW201812975A (zh) * 2016-08-29 2018-04-01 奧地利商Ev集團E塔那有限公司 用於對準基板之方法及裝置

Also Published As

Publication number Publication date
TW202002186A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
TWI700753B (zh) 晶片封裝體及其製造方法
TWI452661B (zh) 線路直接連接晶片之封裝結構
JP5161732B2 (ja) 半導体装置の製造方法
US8334591B2 (en) Semiconductor device and method of manufacturing the same
TW201545298A (zh) 晶片封裝體
JP6489965B2 (ja) 電子部品装置及びその製造方法
JP2009032823A (ja) 電子部品内蔵基板及びその製造方法
US9980371B2 (en) Printed wiring board
US20160126110A1 (en) Method for manufacturing three-dimensional integrated circuit
TWI482271B (zh) 一種具有雙層基板之影像感測器封裝結構及方法
JP2013105784A (ja) 光センサ装置およびその製造方法
JP2019220621A (ja) 半導体装置及びその製造方法
TWI661518B (zh) 接合電子元件的方法
US20080150128A1 (en) Heat dissipating chip structure and fabrication method thereof and package having the same
JP2010251346A (ja) 半導体装置の製造方法
TWI565008B (zh) 半導體元件封裝結構及其形成方法
JP4887170B2 (ja) 半導体装置の製造方法
US10998258B2 (en) Circuit carrier and manufacturing method thereof
CN110660679B (zh) 接合电子元件的方法
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
KR100730763B1 (ko) 다층 상호연결 구조를 갖는 기판 및 기판의 제조 방법
TWI512924B (zh) 基板結構及其製作方法
CN108074824B (zh) 一种半导体器件的制作方法
TW201618265A (zh) 具有密集封裝佈線的多晶片模組半導體晶片封裝
JP2007142128A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees