TWI653643B - 透明導電體結構及其製造方法 - Google Patents

透明導電體結構及其製造方法 Download PDF

Info

Publication number
TWI653643B
TWI653643B TW106142365A TW106142365A TWI653643B TW I653643 B TWI653643 B TW I653643B TW 106142365 A TW106142365 A TW 106142365A TW 106142365 A TW106142365 A TW 106142365A TW I653643 B TWI653643 B TW I653643B
Authority
TW
Taiwan
Prior art keywords
conductive pattern
transparent
amorphous
transparent conductive
shadow mask
Prior art date
Application number
TW106142365A
Other languages
English (en)
Other versions
TW201926367A (zh
Inventor
禹慶槿
楊志方
吳明坤
Original Assignee
富元精密科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富元精密科技股份有限公司 filed Critical 富元精密科技股份有限公司
Priority to TW106142365A priority Critical patent/TWI653643B/zh
Priority to CN201810058908.6A priority patent/CN109872833A/zh
Priority to JP2018224528A priority patent/JP6787979B2/ja
Application granted granted Critical
Publication of TWI653643B publication Critical patent/TWI653643B/zh
Publication of TW201926367A publication Critical patent/TW201926367A/zh

Links

Landscapes

  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明提供一種透明導電體結構,其包含:基板;位於基板上之第一透明導電圖案;位於第一透明導電圖案上之第二透明導電圖案;位於第一透明導電圖案及第二透明導電圖案之間以使第一透明導電圖案與第二透明導電圖案彼此絕緣之透明絕緣層;以及覆蓋第一透明導電圖案與第二透明導電圖案之消影層,該消影層包含:具有第一折射率且直接位於第二透明導電圖案上之第一消影層;以及具有大於第一折射率之第二折射率且位於第一消影層上之第二消影層,其中第一透明導電圖案及第二透明導電圖案係由以下方法形成:分別形成第一非晶導電膜及第二非晶導電膜於基板與透明絕緣層上;蝕刻第一非晶導電膜及第二非晶導電膜以形成第一非晶導電圖案及第二非晶導電圖案;以及結晶化第一非晶導電圖案及第二非晶導電圖案以形成第一透明導電圖案及第二透明導電圖案。

Description

透明導電體結構及其製造方法
本發明是關於一種透明導電體結構及其製造方法,特別是關於一種具有更佳之光學及電學特性之透明導電體結構及其製造方法。
近年來隨著光電產業發展,透明導電薄膜被廣泛的研究及使用。透明導電薄膜,顧名思義,為兼具透明性及導電性之薄膜,其在可見光波長範圍(400~800 nm)內具有80%以上的透光率且具有低於1×10 -3Ω-cm的電阻率。透明導電薄膜的材料大致可以分成薄金屬材料與透明導電氧化物。
包含薄金屬材料之透明導電薄膜因為膜層較薄,難以連續地形成於基板上,導致薄膜的電阻值升高,且其在空氣中容易氧化,使透明導電薄膜的電阻值發生變化,降低透明導電薄膜的可靠性。因此目前多使用包含透明導電氧化物之透明導電薄膜來代替包含薄金屬材料之透明導電薄膜,以提升透明導電薄膜的光學及電學特性與可靠性。
同時為進一步提升包含透明導電氧化物之透明導電薄膜的光學透明性及導電性,傳統上多以高溫形成結晶型透明導電氧化物。然而結晶型透明導電氧化物因為其結構特性而難以蝕刻,因此難以獲得精密之透明導電圖案。進一步地,結晶型透明導電氧化物雖然具有較高之光學透明度,但其並非完全透明,從而在堆疊多層而形成透明導電體之後,有可能被使用者觀察到。
綜上所述,需要一種精密之透明導電圖案以及具有較佳之光學透明度之透明導電體。
解決上述問題,本發明提供一種透明導電體結構,其包含:基板;位於基板上之第一透明導電圖案;位於第一透明導電圖案上之第二透明導電圖案;位於第一透明導電圖案及第二透明導電圖案之間以使第一透明導電圖案與第二透明導電圖案彼此絕緣之透明絕緣層;以及覆蓋第一透明導電圖案與第二透明導電圖案之消影層,該消影層包含:具有第一折射率且直接位於第二透明導電圖案上之第一消影層;以及具有大於第一折射率之第二折射率且位於第一消影層上之第二消影層。其中,第一透明導電圖案及第二透明導電圖案係由以下方法形成:分別形成第一非晶導電膜及第二非晶導電膜於基板與透明絕緣層上;蝕刻第一非晶導電膜及第二非晶導電膜以形成第一非晶導電圖案及第二非晶導電圖案;以及結晶化第一非晶導電圖案及第二非晶導電圖案以形成第一透明導電圖案及第二透明導電圖案。
較佳者,第一非晶導電膜及第二非晶導電膜可各獨立地包含ITO、IZO、SnO 2、ZnO、FTO、AZO或其任意組合。
較佳者,結晶化之步驟可對第一非晶導電圖案及第二非晶導電圖案進行熱處理。
較佳者,第一非晶導電膜及第二非晶導電膜之厚度可各獨立地為約100 nm至約200 nm。
較佳者,透明絕緣層可包含介電質材料。
較佳者,第二消影層可包含TiO 2、Nb 2O 5、SiN 4或其任意組合。
較佳者,第一消影層可包含SiO 2
本發明之另一態樣是提供一種透明導電體結構的製造方法,其包含:提供基板;形成第一非晶導電膜在基板上;蝕刻第一非晶導電膜以形成第一非晶導電圖案;結晶化第一非晶導電圖案以形成第一透明導電圖案;形成透明絕緣層於第一透明導電圖案上;形成第二非晶導電膜在透明絕緣層上;蝕刻第二非晶導電膜以形成第二非晶導電圖案;結晶化第二非晶導電圖案以形成第二透明導電圖案;形成消影層於第二透明導電圖案上。其中,消影層包含:具有第一折射率且直接位於第二透明導電圖案上之第一消影層;以及具有大於第一折射率之第二折射率且位於第一消影層上 之第二消影層。
較佳者,第一非晶導電膜及第二非晶導電膜之厚度可各獨立地形成為約100 nm至約200 nm。
較佳者,結晶化之步驟可對第一非晶導電圖案及第二非晶導電圖案進行熱處理。
藉由上述之透明導電體結構及其製造方法,本案所提供之透明導電體不但具有較精密之透明導電圖案,以減少短路或斷路等情形之發生,增加透明導電體之電學特性及可靠性,還具有較佳之光學特性,降低使用者觀察到透明導電體中之透明導電圖案之可能。
第1圖係為描繪本發明實施例之透明導電體結構的剖面示意圖。參照第1圖,透明導電體結構1包含基板11、位於基板11上之第一透明導電圖案13、位於第一透明導電圖案13上之第二透明導電圖案17、位於第一透明導電圖案13及第二透明導電圖案17之間之透明絕緣層15以及位於第二透明導電圖案17上之消影層19。
第2圖係為描繪本發明實施例之第一透明導電圖案13的平面示意圖。參照第2圖,第一透明導電圖案13包含彼此互相分離且以矩陣形式排列之多個第一本體131及第一連接部133,第一連接部133用於使各第一本體131在第一方向D1上彼此連接以形成多列在第一方向D1上延伸且在第二方向D2上彼此平行之透明導電圖案列。第一本體131及第一連接部133可各獨立地包含氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化錫(SnO 2)、氧化鋅(ZnO)、氟氧化錫(FTO)、氧化鋁鋅(AZO)或其任意組合,但不限於此。在一較佳實施例中,第一本體131及第一連接部133皆包含ITO。第一本體131及第一連接部133的厚度可彼此相同或不同。第3圖為對不同厚度之ITO膜進行光學模擬所得之結果。由第3圖可看出,當包含ITO之第一透明導電圖案13的厚度在125~165nm時,其在400~700nm之可見光波長範圍內的反射率最低,特別係厚度在145nm時,其最低反射率最集中於可見光波長範圍內。因此,第一本體131及第一連接部133可分別獨立地具有約50~200 nm,較佳為約100~185 nm,更佳為約125~165 nm,最佳為約145 nm之厚度。
第4圖係為描繪本發明實施例之第二透明導電圖案17的平面示意圖。參照第4圖,第二透明導電圖案17包含彼此互相分離且以矩陣形式排列之多個第二本體171以及第二連接部173,第二連接部173用於使各第二本體171在與第一方向D1相交之第二方向D2上彼此連接以形成多行在第二方向D2上延伸且在第一方向D1上彼此平行之透明導電圖案行。同時參照第1圖至第4圖,在一實施例中,從垂直於第一方向D1及第二方向D2所形成之面的上方觀察時,可以發現第一連接部131與第二連接部173彼此至少部分地重疊,而第一本體131與第二本體171彼此不重疊。第二本體171及第二連接部173可各獨立地包含氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化錫(SnO 2)、氧化鋅(ZnO)、氟氧化錫(FTO)、氧化鋁鋅(AZO)或其任意組合,但不限於此。在一較佳實施例中,第二本體171及第二連接部173皆包含ITO。第二本體171及第二連接部173的厚度可彼此相同或不同。類似於第一透明導電圖案13,當包含ITO之第二透明導電圖案17的厚度在125~165nm時,其在400~700nm之可見光波長範圍內的反射率最低,特別係厚度在145nm時,其最低反射率最集中於可見光波長範圍內。因此,第二本體171及第二連接部173可分別獨立地具有約50~200 nm,較佳為約100~185 nm,更佳為約125~165 nm,最佳為約145 nm之厚度。
再次參照第1圖,透明絕緣層15可直接或間接位於第一透明導電圖案13及第二透明導電圖案17之間。透明絕緣層15可為單層或具有多層之多層結構,透明絕緣層15可包含介電材料,其實例可包含有機光阻材料,包含但不限於(甲基)丙烯酸類光阻材料。在一實施例中,透明絕緣層15可具有約1.0~3.0μm之厚度以達到最佳之光學及絕緣效果。當透明絕緣層15的厚度小於1.0μm時,其絕緣效果不佳,而當透明絕緣層15的厚度大於3.0μm時,其光學效果不佳。
消影層19可直接位於第二透明導電圖案17上,且消影層19可包含具有第一折射率之第一消影層191及具有大於第一折射率之第二折射率之第二消影層193。如第1圖所示,第一消影層191可位於第二消影層193及第二透明導電圖案17之間,較佳者,第一消影層191係直接位於第二透明導電圖案17上。包含第一消影層191及第二消影層193之消影層19可藉由折射入射之光線,降低重疊或未重疊的第一連接部131與第二連接部173及/或未重疊之第一本體131及第二本體171被使用者觀察到的可能。在一實施例中,第一消影層191可包含SiO 2,第二消影層 193可包含折射率大於SiO 2之任意材料。在另一實施例中,第二消影層 193可包含TiO 2、Nb 2O 5、SiN 4或其任意組合,第一消影層191可包含折射率小於TiO 2、Nb 2O 5、SiN 4或其任意組合之任意材料。在一實施例中,第一消影層191可包含SiO 2,第二消影層 193可包含TiO 2、Nb 2O 5、SiN 4或其任意組合。
第5圖係為描繪本發明實施例之透明導電體結構的製造方法流程圖。本發明實施例之透明導電體結構的製造方法包含:提供基板之步驟S401、形成第一透明導電圖案之步驟S403、形成透明絕緣層之步驟S405、形成第一透明導電圖案之步驟S407以及形成消影層之步驟S409。以下將結合第1圖及第5圖詳述本發明實施例之透明導電體結構的製造方法流程。
步驟S401中提供之基板11可為一般使用於透明導電體結構之任何基板。基板11可為具有良好機械強度、熱穩定性、透明度、表面平坦度、易處理性及防水性之玻璃基板或透明塑膠基板。
步驟S403中,第一透明導電圖案13可藉由真空沉積、旋轉塗佈、濺鍍、蘭慕爾-布羅吉(LB)沉積、網版印刷等方法在基板11上形成厚度為約50 ~200 nm之第一非晶導電膜後,對第一非晶導電膜進行蝕刻製程以形成第一非晶導電圖案,然後對第一非晶導電圖案進行熱處理,使第一非晶導電圖案結晶化為包含第一本體131及第一連接部133之第一透明導電圖案13而形成。
第一非晶導電圖案的形成溫度與熱處理非晶導電圖案以使非晶導電圖案結晶化之溫度可依據用以形成第一非晶導電圖案的材料而變化。舉例而言,由於ITO在100℃以下之溫度成膜時,其成膜排列不規則,屬於非晶導電膜,在200℃以上之溫度成膜時,成膜排列整齊,具有良好的導電性,屬於多晶導電膜,而在100℃及200℃之間的溫度成膜時,所形成之膜的特性屬於非晶及多晶混合。因此,當第一透明導電圖案13包含ITO時,第一非晶導電圖案可以小於約100℃,較佳者,以約25℃至約50℃的溫度形成,而第一非晶導電圖案可以大於約200℃,較佳者,以約200℃至約250℃之溫度,進行約30分鐘至約1小時之熱處理而結晶化形成第一透明導電圖案。
接著進行步驟S405,在已結晶化之第一透明導電圖案13之上形成厚度為約1.0~3.0μm透明絕緣層15。透明絕緣層15可以與第一非晶導電膜相同之方法形成於第一透明導電圖案13上。
在形成透明絕緣層15之後,第二透明導電圖案17可以與步驟S403相同或相似之方法在步驟S407中形成於透明絕緣層15之上。第二透明導電圖案17可以真空沉積、旋轉塗佈、濺鍍、蘭慕爾-布羅吉(LB)沉積、網版印刷等方法在透明絕緣層15上形成厚度為約50 ~200 nm之第二非晶導電膜後,對第二非晶導電膜進行蝕刻製程以形成第二非晶導電圖案,接著對第二非晶導電圖案進行熱處理,使第二非晶導電圖案結晶化為包含第二本體171及第二連接部173之第二透明導電圖案17而形成。形成之第二透明導電圖案17之第二本體171與第一透明導電圖案13之第一本體131在垂直方向(垂直於第一方向D1及第二方向D2之方向)上不彼此重疊,而第二透明導電圖案17之第二連接部173與第一透明導電圖案13之第一連接部133在垂直方向上至少部分地彼此重疊。其中,第二非晶導電膜可包含與第一非晶導電膜相同或不同之材料,且以與第一非晶導電膜相同或不同之方法形成與第一非晶導電膜相同或不同之厚度。進一步地,可以與第一非晶導電圖案相同或不同之溫度對第二非晶導電圖案進行熱處理。
最後,於步驟S409中形成消影層19於第二透明導電圖案17上。再次參照第1圖,消影層19可藉由將具有第一折射率之第一消影材料形成為第二透明導電圖案17上之第一消影層191後,接著將具有大於第一折射率之第二折射率之第二消影材料形成為第一消影層191上之第二消影層193而形成。步驟S409中形成第一消影層191及第二消影層193之方法可與形成第一或第二非晶導電膜的方法相同或不同。第一消影層191可包含SiO 2但不限於此,第二消影層193可包含TiO 2、Nb 2O 5、SiN 4及其任意組合,但不限於此。第一消影層191的厚度可為約30~70nm,第二消影層193的厚度可為約10~30nm,當第一消影層191及第二消影層193的厚度在此範圍內時光學干涉效應最佳搭配。此步驟所形成之消影層19可使彼此部分重疊之第一透明導電圖案13與第二透明導電圖案17相對於使用者隱蔽,即藉由消影層19,不但可使使用者觀察不到第一透明導電圖案13之第一本體131與第二透明導電圖案17之第二本體171,還可使使用者觀察不到至少部分地彼此重疊之第一透明導電圖案13之第一連接部133與第二透明導電圖案17之第二連接部173。
步驟S407與步驟S409中之間可進一步包含形成用作為功能導電線路之金屬層於第二透明導電圖案17與消影層19之間之步驟。所述之金屬層可包含金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎢(W)、鐵(Fe)或其任意組合,但不限於此。除此之外,步驟S409之後可進一步包含於消影層上形成附加透明絕緣層之步驟以增加透明導電體的絕緣性。
透過上述步驟所獲得之透明導電體結構不但具有較低之電阻及較優良之圖案精細度,且可使至少部分地彼此重疊之第一透明導電圖案13與第二透明導電圖案17之光學特性提升。
以下為依據本發明實施例所述之方法,製備具有包含ITO之 第一透明導電圖案及第二透明導電圖案之透明導電體結構的實例。
實例
在玻璃基板上以真空磁控濺鍍法,在約50℃形成厚度為約140 nm之非晶ITO導電膜後,以乾/濕式蝕刻製程對非晶導電膜進行蝕刻以形成非晶ITO導電圖案,接著以約230℃的溫度對非晶ITO導電圖案進行約30分鐘之熱處理,以形成具結晶性之透明ITO導電圖案。
在所形成之透明ITO導電圖案上進一步以濕式黃光製程形成厚度為1.5~2.5μm 的包含甲基丙烯酸酯的透明光阻材料,之後再以真空磁控濺鍍法,在約50℃形成厚度為約140 nm之非晶ITO導電膜於透明絕緣層上後,以濕式黃光製程對非晶ITO導電膜進行蝕刻以形成非晶ITO導電圖案,接著以約230℃的溫度對非晶ITO導電圖案進行約30分鐘之熱處理,以形成另一個具結晶性之透明ITO導電圖案,接著直接在所述之另一個透明ITO導電圖案上由下至上地層疊其中包含SiO 2之厚度為40~60nm之第一消影層及其中包含Si 3N 4之厚度為10~20nm之第二消影層以形成透明導電體結構。
由以上可以看出依據本發明實施例製造之透明導電體結構可具有佳之電學及光學特性。
應理解的是本文描述的實施例應僅視為描述性觀念而非限制用途。各實施例的態樣或特徵之敘述通常應視為可用於其他實施例中相似的態樣或特徵。雖然本發明已參考圖式描述,然而所屬技術領域中具有通常知識者將理解的是,對本發明進行各種形式上及細節上的改變並不悖離下列申請專利範圍所界定範圍和精神。
1‧‧‧透明導電體結構
11‧‧‧基板
13‧‧‧第一透明導電圖案
15‧‧‧透明絕緣層
17‧‧‧第二透明導電圖案
19‧‧‧消影層
191‧‧‧第一消影層
193‧‧‧第二消影層
131‧‧‧第一本體
133‧‧‧第一連接部
171‧‧‧第二本體
173‧‧‧第二連接部
S401~S409‧‧‧步驟
D1、D2‧‧‧方向
第1圖係為描繪本發明實施例之透明導電體結構的剖面示意圖。
第2圖係為描繪本發明實施例之第一透明導電圖案的平面示意圖。
第3圖為對不同厚度之ITO膜進行光學模擬所得之結果。
第4圖係為描繪本發明實施例之第二透明導電圖案的平面示意圖。
第5圖係為描繪本發明實施例之透明導電體結構的製造方法流程圖。

Claims (10)

  1. 一種透明導電體結構,其包含: 一基板; 一第一透明導電圖案,位於該基板上; 一第二透明導電圖案,位於該第一透明導電圖案上; 一透明絕緣層,位於該第一透明導電圖案及該第二透明導電圖案之間以使該第一透明導電圖案與該第二透明導電圖案彼此絕緣;以及 一消影層,覆蓋該第一透明導電圖案與該第二透明導電圖案,該消影層包含: 一第一消影層,具有一第一折射率且直接位於該第二透明導電圖案上;以及 一第二消影層, 具有大於該第一折射率之一第二折射率且位於該第一消影層上, 其中該第一透明導電圖案及該第二透明導電圖案係由以下方法形成: 分別形成一第一非晶導電膜及一第二非晶導電膜於該基板與該透明絕緣層上; 蝕刻該第一非晶導電膜及該第二非晶導電膜以形成一第一非晶導電圖案及一第二非晶導電圖案;以及 結晶化該第一非晶導電圖案及該第二非晶導電圖案以形成該第一透明導電圖案及該第二透明導電圖案。
  2. 如申請專利範圍第1項所述之透明導電體結構,其中該第一非晶導電膜及該第二非晶導電膜各獨立地包含ITO、IZO、SnO 2、ZnO、FTO、AZO或其任意組合。
  3. 如申請專利範圍第1項所述之透明導電體結構,其中結晶化之步驟係對該第一非晶導電圖案及該第二非晶導電圖案進行熱處理。
  4. 如申請專利範圍第1項所述之透明導電體結構,其中該第一非晶導電膜及該第二非晶導電膜之厚度各獨立地為約50 nm至約200 nm。
  5. 如申請專利範圍第1項所述之透明導電體結構,其中該透明絕緣層包含一介電質材料。
  6. 如申請專利範圍第5項所述之所述之透明導電體結構,其中該第二消影層包含TiO 2、Nb 2O 5、SiN 4或其任意組合。
  7. 如申請專利範圍第6項所述之所述之透明導電體結構,其中該第一消影層包含SiO 2
  8. 一種透明導電體結構的製造方法,其包含: 提供一基板; 形成一第一非晶導電膜在該基板上; 蝕刻該第一非晶導電膜以形成一第一非晶導電圖案; 結晶化該第一非晶導電圖案以形成一第一透明導電圖案; 形成一透明絕緣層於該第一透明導電圖案上; 形成一第二非晶導電膜在該透明絕緣層上; 蝕刻該第二非晶導電膜以形成一第二非晶導電圖案; 結晶化該第二非晶導電圖案以形成一第二透明導電圖案;以及 形成一消影層於該第二透明導電圖案上, 其中該消影層包含: 一第一消影層,具有一第一折射率且直接位於該第二透明導電圖案上;以及 一第二消影層, 具有大於該第一折射率之一第二折射率且位於該第一消影層上。
  9. 如申請專利範圍第8項所述之透明導電體結構的製造方法,其中該第一非晶導電膜及該第二非晶導電膜之厚度各獨立地形成為約50 nm至約200 nm。
  10. 如申請專利範圍第9項所述之透明導電體結構的製造方法,其中結晶化之步驟係對該第一非晶導電圖案及該第二非晶導電圖案進行熱處理。
TW106142365A 2017-12-04 2017-12-04 透明導電體結構及其製造方法 TWI653643B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106142365A TWI653643B (zh) 2017-12-04 2017-12-04 透明導電體結構及其製造方法
CN201810058908.6A CN109872833A (zh) 2017-12-04 2018-01-22 透明导电体结构及其制造方法
JP2018224528A JP6787979B2 (ja) 2017-12-04 2018-11-30 透明導電体構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106142365A TWI653643B (zh) 2017-12-04 2017-12-04 透明導電體結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI653643B true TWI653643B (zh) 2019-03-11
TW201926367A TW201926367A (zh) 2019-07-01

Family

ID=66590763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142365A TWI653643B (zh) 2017-12-04 2017-12-04 透明導電體結構及其製造方法

Country Status (3)

Country Link
JP (1) JP6787979B2 (zh)
CN (1) CN109872833A (zh)
TW (1) TWI653643B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603886A (zh) 2012-08-31 2015-05-06 Lg化学株式会社 导电结构及其制造方法
TW201605641A (zh) 2014-05-02 2016-02-16 Konica Minolta Inc 透明導電性薄膜
TW201628021A (zh) 2005-08-12 2016-08-01 坎畢歐科技公司 以奈米線爲主之透明導體
TW201705154A (zh) 2015-07-16 2017-02-01 傑聖科技股份有限公司 透明導電結構以及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090063946A (ko) * 2007-12-14 2009-06-18 삼성코닝정밀유리 주식회사 산화인듐주석 타겟 및 이를 이용한 투명 도전막의 제조방법
US20110132455A1 (en) * 2009-12-03 2011-06-09 Du Pont Apollo Limited Solar cell with luminescent member
JP2012203701A (ja) * 2011-03-25 2012-10-22 Dainippon Printing Co Ltd タッチパネル部材、透明電極層付き基板、基板積層型タッチパネル部材、および、上記タッチパネル部材または上記基板積層型タッチパネル部材を用いた座標検出装置
CN102736760B (zh) * 2011-04-11 2015-12-02 富创得科技股份有限公司 触控面板单面结构及其制作方法
JP5763417B2 (ja) * 2011-05-24 2015-08-12 ジオマテック株式会社 静電容量型入力装置用電極基板及び静電容量型入力装置
TWI459530B (zh) * 2011-08-04 2014-11-01 Rtr Tech Technology Co Ltd 觸控感測結構及其製造方法
CN102999196B (zh) * 2011-09-09 2016-04-06 宸鸿科技(厦门)有限公司 触控堆叠结构
JP5923951B2 (ja) * 2011-12-02 2016-05-25 大日本印刷株式会社 タッチパネルセンサ基板およびその基板の製造方法
WO2013183234A1 (ja) * 2012-06-06 2013-12-12 パナソニック株式会社 透明電極およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201628021A (zh) 2005-08-12 2016-08-01 坎畢歐科技公司 以奈米線爲主之透明導體
CN104603886A (zh) 2012-08-31 2015-05-06 Lg化学株式会社 导电结构及其制造方法
TW201605641A (zh) 2014-05-02 2016-02-16 Konica Minolta Inc 透明導電性薄膜
TW201705154A (zh) 2015-07-16 2017-02-01 傑聖科技股份有限公司 透明導電結構以及其形成方法

Also Published As

Publication number Publication date
JP6787979B2 (ja) 2020-11-18
CN109872833A (zh) 2019-06-11
JP2019102457A (ja) 2019-06-24
TW201926367A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
TWI299573B (en) Liquid crystal display array substrate and its manufacturing method
US8546199B2 (en) Method of manufacturing transparent transistor with multi-layered structures
KR102211863B1 (ko) 터치 패널 및 터치 패널의 제조 방법
WO2017054265A1 (zh) 一种低电阻透明导电薄膜及其制备方法
CN107482039B (zh) 一种柔性触控母板及制备方法、柔性触控基板、触控面板
TWM472245U (zh) 觸控面板
WO2014153870A1 (zh) 阵列基板、显示装置及制作方法
TWI458100B (zh) 薄膜電晶體結構及其製造方法
CN105118836B (zh) 具有导电平坦层的阵列基板及其制备方法
CN105144045A (zh) 导电结构及其制造方法
TWI627564B (zh) 觸控面板及其製造方法
JP2007101622A (ja) 表示用電極膜および表示用電極パターン製造方法
TWI402569B (zh) 觸控面板之製造方法
US20240047863A1 (en) Manufacturing method of metal mesh, thin film sensor and manufacturing method thereof
CN109979882B (zh) 一种内嵌式触控面板阵列基板及其制造方法
KR20090066245A (ko) 투명전도막 및 이의 제조방법
TWI402570B (zh) 觸控面板製造方法
WO2022193099A1 (zh) 金属网格的制备方法、薄膜传感器及其制备方法
TWI653643B (zh) 透明導電體結構及其製造方法
TWI614651B (zh) 觸控面板及其製造方法
CN101118881A (zh) 像素结构的制作方法
TW201610794A (zh) 網狀導電圖案的製作方法以及觸控面板
JP7114446B2 (ja) 導電性フィルム、および、そのパターニング方法
KR20180093339A (ko) 터치 센서 및 이의 제조 방법
WO2021248537A1 (zh) 基板及其制备方法、显示面板