JP2019102457A - 透明導電体構造及びその製造方法 - Google Patents

透明導電体構造及びその製造方法 Download PDF

Info

Publication number
JP2019102457A
JP2019102457A JP2018224528A JP2018224528A JP2019102457A JP 2019102457 A JP2019102457 A JP 2019102457A JP 2018224528 A JP2018224528 A JP 2018224528A JP 2018224528 A JP2018224528 A JP 2018224528A JP 2019102457 A JP2019102457 A JP 2019102457A
Authority
JP
Japan
Prior art keywords
conductive pattern
transparent
refractive index
transparent conductive
index matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018224528A
Other languages
English (en)
Other versions
JP6787979B2 (ja
Inventor
慶槿 禹
Qing Jin Yu
慶槿 禹
志方 楊
zhi fang Yang
志方 楊
明坤 呉
Meikon Go
明坤 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Buwon Prec Sciences Co Ltd
Buwon Precision Sciences Co Ltd
Original Assignee
Buwon Prec Sciences Co Ltd
Buwon Precision Sciences Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Buwon Prec Sciences Co Ltd, Buwon Precision Sciences Co Ltd filed Critical Buwon Prec Sciences Co Ltd
Publication of JP2019102457A publication Critical patent/JP2019102457A/ja
Application granted granted Critical
Publication of JP6787979B2 publication Critical patent/JP6787979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】高精度の透明導電パターン及び改善された光透過性を有する透明導電体構造を提供する。【解決手段】本発明の透明導電体構造は、基板と、基板上に設置される第一透明導電パターンと、第一透明導電パターン上に設置される第二透明導電パターンと、第一と第二透明導電パターンを絶縁するように第一と第二透明導電パターンの間に設置される透明絶縁層と、第一と第二透明導電パターンを覆い、第一及び第二屈折率整合層を含む屈折率整合層とを備え、第一屈折率整合層は第一屈折率を有し、且つ直接に第二透明導電パターン上に設置され、第二屈折率整合層は第一屈折率より大きい第二屈折率を有し、且つ第一屈折率整合層上に設置される。【選択図】図1

Description

本発明は一種の透明導電体構造及びその製造方法に関わり、特に改善された光学的・電気的特性を有する透明導電体構造及びその製造方法に関わる。
ここ数年、光電産業の発展に伴い、透明導電薄膜は広く研究、使用されている。透明導電薄膜は、名前の通り、光透過性及び導電性を兼ね備える薄膜であり、可視光波長領域(400〜800nm)において光透過率が80%以上、且つ1×10−3Ω・cm未満の抵抗率を有する。透明導電薄膜の材料は、薄い金属材料と透明導電性酸化物とに分けている。
薄い金属材料を含む透明導電薄膜の膜厚が薄く、基板上に連続的に形成することは難しいので、薄膜の抵抗値が高くなり、且つ大気中で容易に酸化されて薄膜の抵抗値が変化するため、透明導電薄膜の安定性が低下する。そのため、透明導電膜の光学的・電気的特性の安定性を向上させるために、薄い金属材料を含む透明導電膜の代わりに、透明導電性酸化物を含む透明導電膜が用いられることが多い。
同時に、透明導電性酸化物を含む透明導電膜の光透過性及び導電性を更に向上させるために、高温で結晶性透明導電性酸化物を形成することが一般的な処理である。しかし、結晶性透明導電性酸化物はその構造的特性により、エッチングが難しいため、高精度の透明導電パターンを得ることが困難である。また、結晶性透明導電性酸化物は高い光透過性を有するものが、完全に透明ではないため、複数の層を積層して透明導電体を形成した後も、使用者に観察される可能性がある。
上述のように、高精度の透明導電パターン及び改善された光透過性を有する透明導電体が望まれている。
上記問題を解決するために、本発明は一種の透明導電体構造を提供する。本発明は、基板と、第一透明導電パターンと、第二透明導電パターンと、透明絶縁層と、屈折率整合層とを備える透明導電体構造であって、第一透明導電パターンは基板上に設置され、第二透明導電パターンは第一透明導電パターン上に設置され、透明絶縁層は、第一透明導電パターンと第二透明導電パターンを絶縁するように第一透明導電パターンと第二透明導電パターンの間に設置され、屈折率整合層は第一透明導電パターンと第二透明導電パターンを覆い、且つ第一屈折率整合層及び第二屈折率整合層を備え、第一屈折率整合層は第一屈折率を有し、且つ直接に第二透明導電パターン上に設置され、第二屈折率整合層は第一屈折率より大きい第二屈折率を有し、且つ第一屈折率整合層上に設置される。そのうち、第一透明導電パターン及び第二透明導電パターンは以下の方法により形成される。第一非晶質導電膜及び第二非晶質導電膜を基板及び透明絶縁層上にそれぞれ形成し、第一非晶質導電膜及び第二非晶質導電膜をそれぞれエッチングして第一非晶質導電パターン及び第二非晶質導電パターンを形成し、第一非晶質導電パターン及び第二非晶質導電パターンをそれぞれ結晶化して第一透明導電パターン及び第二透明導電パターンを形成する。
より好ましくは、第一非晶質導電膜及び第二非晶質導電膜のそれぞれは、ITO、IZO、SnO、ZnO、FTO、AZOのうちの一つまたは任意の組み合わせを含む。
より好ましくは、結晶化ステップは、第一非晶質導電パターン及び第二非晶質導電パターンに対して熱処理を実行する。
より好ましくは、第一非晶質導電膜及び第二非晶質導電膜のそれぞれの厚さは、100nm〜200nmの間にある。
より好ましくは、透明絶縁層は誘電材料を含む。
より好ましくは、第二屈折率整合層は、TiO、Nb、SiNのうちの一つまたは任意の組み合わせを含む。
より好ましくは、第一屈折率整合層は、SiOを含む。
本発明のもう一つの態様は、透明導電体構造の製造方法であって、基板を提供するステップと、基板上に第一非晶質導電膜を形成するステップと、第一非晶質導電膜をエッチングして第一非晶質導電パターンを形成するステップと、第一非晶質導電パターンを結晶化して第一透明導電パターンを形成するステップと、第一透明導電パターン上に透明絶縁層を形成するステップと、透明絶縁層上に第二非晶質導電膜を形成するステップと、第二非晶質導電膜をエッチングして第二非晶質導電パターンを形成するステップと、第二非晶質導電パターンを結晶化して第二透明導電パターンを形成するステップと、第二透明導電パターン上に屈折率整合層を形成するステップとを備え、屈折率整合層は、第一屈折率整合層及び第二屈折率整合層を備え、第一屈折率整合層は第一屈折率を有し、且つ直接に第二透明導電パターン上に設置され、第二屈折率整合層は、第一屈折率より大きい第二屈折率を有し、且つ第一屈折率整合層上に設置される。
より好ましくは、第一非晶質導電膜及び第二非晶質導電膜のそれぞれの厚さは、100nm〜200nmの間にある。
より好ましくは、結晶化ステップは、第一非晶質導電パターン及び第二非晶質導電パターンに対して熱処理を実行する。
上記の透明導電体構造及びその製造方法によれば、本発明が提供する透明導電体は、短絡や断線の発生を低減し、透明導電体の電気的特性及び安定性を向上する高精度の透明導電パターンを有するだけではなく、その透明導電体はより良好な光学特性を有し、使用者が透明導電パターンを見る可能性を低減することができる。
本発明の実施例による透明導電体構造の断面概略図である。 本発明の実施例により第一透明導電パターンの平面概略図である。 異なる厚さを有するITO膜に対して光学シミュレーションを実行した結果である。 本発明の実施例により第二透明導電パターンの平面概略図である。 本発明の実施例による透明導電体構造の製造方法のフローチャートである。
図1は、本発明の実施例による透明導電体構造の断面概略図である。図1を参照し、透明導電体構造1は、基板11と、基板11上に設置される第一透明導電パターン13と、第一透明導電パターン13上に設置される第二透明導電パターン17と、第一透明導電パターン13と第二透明導電パターン17の間にある透明絶縁層15と、第二透明導電パターン17上に設置される屈折率整合層19とを備える。
図2は、本発明の実施例により第一透明導電パターンの平面概略図である。第一透明導電パターン13は、お互いに距離をおいてマトリックス上に配列された複数の第一本体131及び複数の第一接続部133を備え、第一接続部133は、第一方向D1に延び、第二方向D2に互いに平行する複数の透明導電パターンの列を形成するように、各第一本体を第一方向D1に互いに連結する。第一本体131及び第一接続部133のそれぞれは、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化スズ(SnO)、酸化亜鉛(ZnO)、オキシフッ化錫(FTO)、酸化アルミニウム亜鉛(AZO)またはそれらの任意の組み合わせを含むことができるが、これらに限定されない。好ましい一実施例によれば、第一本体131及び第一接続部133の両方もITOを含む。第一本体131と第一接続部133の厚さが同一または違くてもよい。図3は、異なる厚さを有するITO膜に対して光学シミュレーションを実行した結果である。図3から分かるように、ITOを含む第一透明導電パターン13の厚さが125〜165nmの間にある場合、400〜700nmの可視光波長領域で反射率が最も低い。特にその厚さが145nmである場合、その最低の反射率は可視光の範囲内に集中する。したがって、第一本体131及び第一接続部133のそれぞれの厚さが約50〜200nm、好ましくは約100〜185nm、より好ましくは約125〜165nm、最も好ましくは約145nmである。
図4は、本発明の実施例により第二透明導電パターンの平面概略図である。図4を参照し、第二透明導電パターン17は、お互いに距離をおいてマトリックス上に配列された複数の第二本体171及び複数の第二接続部173を備え、第二接続部173は、第一方向D1に交差する第二方向D2に延び、第二方向D2に互いに平行する複数の透明導電パターンの行を形成するように、各第二本体を第二方向D2に互いに連結する。図1〜4を同時に参照し、一実施例では、第一方向D1及び第二方向D2で構成された面の上方から見ると、第一接続部131と第二接続部173の少なくとも一部が重なるが、第一本体131と第二本体171は重ならないことがわかる。第二本体171及び第二接続部173のそれぞれは、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化スズ(SnO)、酸化亜鉛(ZnO)、オキシフッ化錫(FTO)、酸化アルミニウム亜鉛(AZO)またはそれらの任意の組み合わせを含むことができるが、これらに限定されない。好ましい一実施例によれば、第二本体171及び第二接続部173の両方もITOを含む。第二本体171と第二接続部173の厚さが同一または違くてもよい。第一透明導電パターン13に似たように、ITOを含む第二透明導電パターン17の厚さが125〜165nmの間にある場合、400〜700nmの可視光波長領域で反射率が最も低い。特にその厚さが145nmである場合、その最低の反射率は可視光の範囲内に集中する。したがって、第二本体171及び第二接続部173のそれぞれの厚さが約50〜200nm、好ましくは約100〜185nm、より好ましくは約125〜165nm、最も好ましくは約145nmである。
再び図1を参照し、透明絶縁層15は直接または間接的に第一透明導電パターン13と第二透明導電パターン17との間に設置されることができる。透明絶縁層15は、単層構造、または複数の層を有する積層構造であることができる。透明絶縁層15は誘電材料を含むことができる。例えば、有機フォトレジスト材料を含むことができる。有機フォトレジスト材料は(メタ)アクリルフォトレジスト材料を含むが、これに限定されない。一実施例では、透明絶縁層15は、最適な光学的及び絶縁的効果のために、約1.0〜3.0μmの厚さを有することができる。透明絶縁層15の厚さが1.0μm未満である場合、絶縁効果が不十分であり、3.0μmを超えると光学的効果が不十分となる。
屈折率整合層19は直接に第二透明導電パターン17上に設置することができ、且つ屈折率整合層19は、第一屈折率を有する第一屈折率整合層191及び第一屈折率より大きい第二屈折率を有する第二屈折率整合層193を備える。図1に示されるように、第一屈折率整合層191は第二屈折率整合層193及び第二透明導電パターン17の間にあることができる。より好ましくは、第一屈折率整合層191は直接に第二透明導電パターン17上に設置される。第一屈折率整合層191及び第二屈折率整合層193を備える屈折率整合層19は、入射光を屈折することにより、重なったまたは重ならなかった第一接続部131と第二接続部173及び/または重なってない第一本体131と第二本体171が使用者に見られた可能性を低減することができる。一実施例では、第一屈折率整合層191はSiOを含むことができ、第二屈折率整合層193は第一屈折率整合層191の屈折率より大きい屈折率を有する任意の材料を有することができる。もう一つの実施例において、第二屈折率整合層193はTiO、Nb、SiNのうちの一つまたは任意の組み合わせを含むことができる。一実施例では、第一屈折率整合層191はSiOを含むことができ、且つ第二屈折率整合層193はTiO、Nb、SiNのうちの一つまたは任意の組み合わせを含むことができる。
図5は、本発明の実施例による透明導電体構造の製造方法のフローチャートである。本発明の実施例による透明導電体構造の製造方法は、基板を提供するステップS401と、第一透明導電パターンを形成するステップS403と、透明絶縁層を形成するステップS405と、第二透明導電パターンを形成するステップS407と、屈折率整合層を形成するステップS409とを備える。以下は図1〜5を参照しながら、本発明の実施例による透明導電体構造の製造方法の流れを説明する。
ステップS401で提供された基板11は、一般的に透明導電体として用いられるものであればよい。基板11は、機械的強度、熱安定性、透明性、表面平坦性、取り扱い性、撥水性が良好なガラス基板または透明プラスチック基板を用いることができる。
ステップS403において、第一透明導電パターン13は、SnO蒸着法、スピンコーティング法、スパッタリング法、LB(Langmuir-Brouge)蒸着法、スクリーン印刷法などを用いて基板11上に厚さが約50〜200nmである第一非晶質導電膜を形成することができる。その後、第一非晶質導電膜をエッチングして第一非晶質導電パターンを形成した後、第一非晶質導電パターンに対して熱処理を実行することにより、第一非晶質導電パターンは結晶化され、第一本体131及び第一接続部133を含む第一透明導電パターン13に形成される。
第一非晶質導電パターンの形成温度及び非晶質導電パターンが熱処理されて結晶化される温度は、第一非晶質導電パターンを形成する材料によって異なる。例えば、100℃以下の温度でITOを成膜すると、成膜構造の配列が不規則となり、非晶質の導電膜に属し、200℃以上の温度でITOを成膜すると、成膜構造の配列が規則正しく、導電性が良好であり、多結晶導電膜に属し、100℃〜200℃の温度でITOを成膜すると、形成された膜の特性は非晶質と多結晶の混合体である。したがって、第一透明導電パターン13がITOを含む場合、第一非晶質導電パターンは約100℃、より好ましくは、25〜50℃で形成され、そして、第一非晶質導電パターンは約200℃以上、より好ましくは、200〜250℃で約30分〜約1時間の熱処理によって結晶化されて第一透明導電パターンに形成される。
続いて、ステップS405を実行し、結晶化された第一透明導電パターン13の上に厚さが約1.0〜3.0μmの透明絶縁層15を形成する。透明絶縁層15は、第一非晶質導電膜と同じ工程によって第一透明導電パターン13上に形成する事ができる。
透明絶縁層15が形成された後、第二透明導電パターン17は、ステップS403と同じまたは類似の工程によってステップS407で透明絶縁層15上に形成されることができる。第二透明導電パターン17は、SnO蒸着法、スピンコーティング法、スパッタリング法、LB蒸着法、スクリーン印刷法などを用いて透明絶縁層15上に厚さが約50〜200nmである第二非晶質導電膜を形成した後、第二非晶質導電膜をエッチングして第二非晶質導電パターンを形成することができる。続いて、第二非晶質導電パターンに対して熱処理を実行することにより、第二非晶質導電パターンは結晶化され、第二本体171及び第二接続部173を含む第二透明導電パターン17に形成される。形成された第二透明導電パターン17の第二本体171と第一透明導電パターン13の第一本体131は、垂直方向(第一方向D1及び第二方向D2に垂直する方向)に重ならない。第二透明導電パターン17の第二接続部173と第一透明導電パターン13の第一接続部133は、垂直方向に少なくとも一部が重なっている。そのうち、第二非晶質導電膜は、第一非晶質導電膜と同じまたは異なる材料を含むことができ、且つ第一非晶質導電膜と同じまたは異なる工程で、第一非晶質導電膜と同じまたは異なる厚さを形成することができる。また、第二非晶質導電パターンは、第一非晶質導電パターンと同じまたは異なる温度で熱処理されても良い。
最後に、ステップS409にて、屈折率整合層19を第二透明導電パターン17上に形成される。再び図1を参照し、屈折率整合層19は、第一屈折率を有する第一屈折率整合材料を第二透明導電パターン17上の第一屈折率整合層191に形成された後、第一屈折率より大きい屈折率である第二屈折率を有する第二屈折率整合材料を第一屈折率整合層191上の第二屈折率整合層193に形成することにより形成されることができる。ステップS409における第一屈折率整合層191及び第二屈折率整合層193の形成方法は第一または第二非晶質導電膜の形成方法と同じであってもよいし、異なっていても良い。第一屈折率整合層191は、SiOを含むことができるが、これらに限定されない。第二屈折率整合層193は、TiO、Nb、SiNのうちの一つまたはその組み合わせを含むことができるが、これらに限定されない。第一屈折率整合層191の厚さが約30〜70nmであり、第二屈折率整合層193の厚さが約10〜30nmである。第一屈折率整合層191及び第二屈折率整合層193の厚さがこの範囲内にあると、光学干渉効果が最適である。このステップで形成された屈折率整合層19は、部分的に重なっている第一透明導電パターン13と第二透明導電パターン17とを使用者に隠すことができる。すなわち、屈折率整合層19を介して、使用者は第一透明導電パターン13の第一本体131及び第二透明導電パターン17の第二本体171を見えず、且つ少なくとも一部重なっている第一透明導電パターン13の第一接続部133と第二透明導電パターン17の第二接続部173も見えない。
ステップS407とステップS409との間に、第二透明導電パターン17と屈折率整合層19との間に導電線路として使用される金属層を形成するステップを更に備えることができる。前記金属層は、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、タングステン(W)、鉄(Fe)のうちの一つまたは任意の組み合わせを含むことができるが、これらに限定されない。また、ステップS409の後に、透明導電体の絶縁性を向上するように、屈折率整合層上に付加的な透明絶縁層を形成するステップを更に含むことができる。
以上の工程を経て得られた透明導電体構造は、抵抗が低く、優れるパターン精度を有するだけでなく、少なくとも一部が重なる第一透明導電パターン13及び第二透明導電パターン17の光学特性を向上させることができる。
以下は、本発明の実施例に説明された方法により製造されたITOを含む第一透明導電パターン及び第二透明導電パターンの実例である。
ガラス基板上に約50℃で約140nmの厚さの非晶質ITO導電膜をSnOマグネトロンスパッタリングにより形成した後、非晶質導電膜を乾式/湿式エッチング工程でエッチングして非晶質ITO導電パターンを形成し、その後、非晶質ITO導電パターンを約230℃の温度で約30分間熱処理して、結晶性を有する透明ITO導電パターンを形成する。
形成された透明ITO導電パターン上に、湿式フォトリソプロセスによりメタクリレートを含有する透明フォトレジスト材料を1.5〜2.5μmの厚さに形成する。その後、透明絶縁層上に約50℃でSnOマグネトロンスパッタリング法により非晶質ITO導電膜を約140nmの厚さで形成する。非晶質ITO導電膜を湿式フォトリソプロセスでエッチングして非晶質ITO導電パターンを形成する。次に、非晶質ITO導電パターンを約230℃の温度で約30分間熱処理して、結晶性を有する透明な別のITO導電パターンを形成する。SiOを含み、且つ厚さが40〜60nmである第一屈折率整合層及びSiを含み、且つ厚さが10〜20nmである第二屈折率整合層は、透明導電体構造を形成するために、前記別の透明なITO導電パターン上の下から上へ直接積層される。
以上のように、本発明の実施例により製造された透明導電体構造は、良好な電気的及び光学的特性を有することが分かる。
本明細書に記載された実施形態は、例示的なものであり、限定的なものではないと考えられるべきであることを理解されたい。各実施例の態様または特徴の説明は、一般に、他の実施形態における態様または特徴と同様であると考えられる。本発明は添付の図面を参照して説明してきたが、本発明の請求項の範囲及び趣旨を逸脱することなく様々な変更及び修正が可能であるということは、当業者には明らかである。
1:透明導電体構造
11:基板
13:第一透明導電パターン
15:透明絶縁層
17:第二透明導電パターン
19:屈折率整合層
191:第一屈折率整合層
193:第二屈折率整合層
131:第一本体
133:第一接続部
171:第二本体
173:第二接続部
S401〜S409:ステップ
D1、D2:方向

Claims (10)

  1. 基板と、第一透明導電パターンと、第二透明導電パターンと、透明絶縁層と、屈折率整合層とを備える透明導電体構造であって、
    前記第一透明導電パターンは前記基板上に設置され、
    前記第二透明導電パターンは前記第一透明導電パターン上に設置され、
    前記透明絶縁層は、前記第一透明導電パターンと前記第二透明導電パターンを絶縁するように前記第一透明導電パターンと前記第二透明導電パターンの間に設置され、
    前記屈折率整合層は前記第一透明導電パターンと前記第二透明導電パターンを覆い、且つ第一屈折率整合層及び第二屈折率整合層を備え、
    前記第一屈折率整合層は第一屈折率を有し、且つ直接に前記第二透明導電パターン上に設置され、
    前記第二屈折率整合層は前記第一屈折率より大きい第二屈折率を有し、且つ前記第一屈折率整合層上に設置され、
    前記第一透明導電パターン及び前記第二透明導電パターンは以下の方法により形成され、
    第一非晶質導電膜及び第二非晶質導電膜を前記基板及び前記透明絶縁層上にそれぞれ形成し、
    前記第一非晶質導電膜及び前記第二非晶質導電膜をそれぞれエッチングして第一非晶質導電パターン及び第二非晶質導電パターンを形成し、
    前記第一非晶質導電パターン及び前記第二非晶質導電パターンをそれぞれ結晶化して前記第一透明導電パターン及び前記第二透明導電パターンを形成する、
    ことを特徴とする、透明導電体構造。
  2. 前記第一非晶質導電膜及び前記第二非晶質導電膜のそれぞれは、ITO、IZO、SnO、ZnO、FTO、AZOのうちの一つまたは任意の組み合わせを含むことを特徴とする、請求項1に記載の透明導電体構造。
  3. 前記結晶化ステップは、前記第一非晶質導電パターン及び前記第二非晶質導電パターンに対して熱処理を実行することを特徴とする、請求項1に記載の透明導電体構造。
  4. 前記第一非晶質導電膜及び前記第二非晶質導電膜のそれぞれの厚さは、50nm〜200nmの間にあることを特徴をする、請求項1に記載の透明導電体構造。
  5. 前記透明絶縁層は誘電材料を含むことを特徴とする、請求項1に記載の透明導電体構造。
  6. 前記第二屈折率整合層は、TiO、Nb、SiNのうちの一つまたは任意の組み合わせを含むことを特徴とする、請求項5に記載の透明導電体構造。
  7. 前記第一屈折率整合層は、SiOを含むことを特徴とする、請求項5に記載の透明導電体構造。
  8. 透明導電体の製造方法であって、
    基板を提供するステップと、
    基板上に第一非晶質導電膜を形成するステップと、
    前記第一非晶質導電膜をエッチングして第一非晶質導電パターンを形成するステップと、
    前記第一非晶質導電パターンを結晶化して第一透明導電パターンを形成するステップと、
    前記第一透明導電パターン上に透明絶縁層を形成するステップと、
    前記透明絶縁層上に第二非晶質導電膜を形成するステップと、
    前記第二非晶質導電膜をエッチングして第二非晶質導電パターンを形成するステップと、
    前記第二非晶質導電パターンを結晶化して第二透明導電パターンを形成するステップと、
    前記第二透明導電パターン上に屈折率整合層を形成するステップと、
    を備え、
    前記屈折率整合層は、第一屈折率整合層及び第二屈折率整合層を備え、
    前記第一屈折率整合層は第一屈折率を有し、且つ直接に前記第二透明導電パターン上に設置され、
    前記第二屈折率整合層は、前記第一屈折率より大きい第二屈折率を有し、且つ前記第一屈折率整合層上に設置される、
    ことを特徴をする、透明導電体構造の製造方法。
  9. 前記第一非晶質導電膜及び前記第二非晶質導電膜のそれぞれの厚さは、50nm〜200nmの間にあることを特徴をする、請求項8に記載の透明導電体構造の製造方法。
  10. 前記結晶化ステップは、前記第一非晶質導電パターン及び前記第二非晶質導電パターンに対して熱処理を実行することを特徴とする、請求項9に記載の透明導電体構造の製造方法。
JP2018224528A 2017-12-04 2018-11-30 透明導電体構造及びその製造方法 Active JP6787979B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106142365A TWI653643B (zh) 2017-12-04 2017-12-04 透明導電體結構及其製造方法
TW106142365 2017-12-04

Publications (2)

Publication Number Publication Date
JP2019102457A true JP2019102457A (ja) 2019-06-24
JP6787979B2 JP6787979B2 (ja) 2020-11-18

Family

ID=66590763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018224528A Active JP6787979B2 (ja) 2017-12-04 2018-11-30 透明導電体構造及びその製造方法

Country Status (3)

Country Link
JP (1) JP6787979B2 (ja)
CN (1) CN109872833A (ja)
TW (1) TWI653643B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012203701A (ja) * 2011-03-25 2012-10-22 Dainippon Printing Co Ltd タッチパネル部材、透明電極層付き基板、基板積層型タッチパネル部材、および、上記タッチパネル部材または上記基板積層型タッチパネル部材を用いた座標検出装置
JP2012243289A (ja) * 2011-05-24 2012-12-10 Geomatec Co Ltd 静電容量型入力装置用電極基板及び静電容量型入力装置
JP2013057928A (ja) * 2011-09-09 2013-03-28 Tpk Touch Solutions (Xiamen) Inc タッチパネルの積み重ね構造およびタッチパネルの積み重ね構造を基板上に形成する方法
JP2013117816A (ja) * 2011-12-02 2013-06-13 Dainippon Printing Co Ltd タッチパネルセンサ基板およびその基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI544501B (zh) 2005-08-12 2016-08-01 坎畢歐科技公司 以奈米線爲主之透明導體
KR20090063946A (ko) * 2007-12-14 2009-06-18 삼성코닝정밀유리 주식회사 산화인듐주석 타겟 및 이를 이용한 투명 도전막의 제조방법
US20110132455A1 (en) * 2009-12-03 2011-06-09 Du Pont Apollo Limited Solar cell with luminescent member
CN102736760B (zh) * 2011-04-11 2015-12-02 富创得科技股份有限公司 触控面板单面结构及其制作方法
TWI459530B (zh) * 2011-08-04 2014-11-01 Rtr Tech Technology Co Ltd 觸控感測結構及其製造方法
CN103649886B (zh) * 2012-06-06 2016-04-20 松下知识产权经营株式会社 透明电极及其制造方法
US9766652B2 (en) 2012-08-31 2017-09-19 Lg Chem, Ltd. Conductive structure and method for manufacturing same
JPWO2015166850A1 (ja) * 2014-05-02 2017-04-20 コニカミノルタ株式会社 透明導電性フィルム
TW201705154A (zh) 2015-07-16 2017-02-01 傑聖科技股份有限公司 透明導電結構以及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012203701A (ja) * 2011-03-25 2012-10-22 Dainippon Printing Co Ltd タッチパネル部材、透明電極層付き基板、基板積層型タッチパネル部材、および、上記タッチパネル部材または上記基板積層型タッチパネル部材を用いた座標検出装置
JP2012243289A (ja) * 2011-05-24 2012-12-10 Geomatec Co Ltd 静電容量型入力装置用電極基板及び静電容量型入力装置
JP2013057928A (ja) * 2011-09-09 2013-03-28 Tpk Touch Solutions (Xiamen) Inc タッチパネルの積み重ね構造およびタッチパネルの積み重ね構造を基板上に形成する方法
JP2013117816A (ja) * 2011-12-02 2013-06-13 Dainippon Printing Co Ltd タッチパネルセンサ基板およびその基板の製造方法

Also Published As

Publication number Publication date
CN109872833A (zh) 2019-06-11
TW201926367A (zh) 2019-07-01
JP6787979B2 (ja) 2020-11-18
TWI653643B (zh) 2019-03-11

Similar Documents

Publication Publication Date Title
JP6348166B2 (ja) 有機発光表示装置及びその製造方法
KR102018414B1 (ko) 도전성 적층체, 패턴 배선이 형성된 투명 도전성 적층체, 및 광학 디바이스
US10236398B2 (en) Method for manufacturing transparent electrode
WO2014153870A1 (zh) 阵列基板、显示装置及制作方法
US20090056801A1 (en) Thin film solar cell and manufacturing method thereof
TWM472245U (zh) 觸控面板
US9645688B2 (en) OGS touch screen substrate and method of manufacturing the same, and related apparatus
CN103236419A (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN102819367A (zh) 触控面板的制造方法
TWI402569B (zh) 觸控面板之製造方法
CN109979882B (zh) 一种内嵌式触控面板阵列基板及其制造方法
CN102446018B (zh) 触控面板制造方法
CN101118881A (zh) 像素结构的制作方法
JP2019102457A (ja) 透明導電体構造及びその製造方法
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
JP6494001B2 (ja) 透明導電性基板及び透明積層構造体
TW201610794A (zh) 網狀導電圖案的製作方法以及觸控面板
JP7114446B2 (ja) 導電性フィルム、および、そのパターニング方法
KR102219551B1 (ko) 투명 전극
JP7326918B2 (ja) 積層体
US20240047863A1 (en) Manufacturing method of metal mesh, thin film sensor and manufacturing method thereof
KR101789295B1 (ko) 투명 전극의 제조 방법
WO2022193099A1 (zh) 金属网格的制备方法、薄膜传感器及其制备方法
WO2022246585A1 (zh) 薄膜传感器及其制备方法
TW488024B (en) Metal contact structure for thin film transistor of liquid crystal display and the manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201029

R150 Certificate of patent or registration of utility model

Ref document number: 6787979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250