TWI647845B - 半導體結構及其製作方法 - Google Patents

半導體結構及其製作方法 Download PDF

Info

Publication number
TWI647845B
TWI647845B TW104120872A TW104120872A TWI647845B TW I647845 B TWI647845 B TW I647845B TW 104120872 A TW104120872 A TW 104120872A TW 104120872 A TW104120872 A TW 104120872A TW I647845 B TWI647845 B TW I647845B
Authority
TW
Taiwan
Prior art keywords
substrate
recess
insulating layer
semiconductor structure
groove
Prior art date
Application number
TW104120872A
Other languages
English (en)
Other versions
TW201701471A (zh
Inventor
馮立偉
林建廷
蔡世鴻
傅思逸
劉鴻輝
鄭志祥
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW104120872A priority Critical patent/TWI647845B/zh
Priority to US14/817,217 priority patent/US9508715B1/en
Publication of TW201701471A publication Critical patent/TW201701471A/zh
Application granted granted Critical
Publication of TWI647845B publication Critical patent/TWI647845B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本發明提供一種半導體結構，包含一基底，基底上有一凹槽，且該凹槽的兩側各包含有一第一突出部(protruding portion)，至少一磊晶層，位於該凹槽內；以及一絕緣層位於該基底上，其中該第一突出部的一頂端高於該絕緣層的一頂面。

Description

半導體結構及其製作方法
本發明係有關於半導體領域，尤其是一種具有較佳品質的磊晶層之半導體結構。
近年來，隨著場效電晶體(field effect transistors, FETs)元件尺寸持續地縮小，習知平面式(planar)場效電晶體元件之發展已面臨製程上之極限。為了克服製程限制，以非平面(non-planar)之場效電晶體元件，例如鰭狀場效電晶體(fin field effect transistor, Fin FET)元件來取代平面電晶體元件已成為目前之主流發展趨勢。由於鰭狀場效電晶體元件的立體結構可增加閘極與鰭狀結構的接觸面積，因此，可進一步增加閘極對於載子通道區域的控制，從而降低小尺寸元件面臨的汲極引發能帶降低(drain induced barrier lowering, DIBL)效應，並可以抑制短通道效應(short channel effect, SCE)。再者，由於鰭狀場效電晶體元件在同樣的閘極長度下會具有更寬的通道寬度，因而可獲得加倍的汲極驅動電流。甚而，電晶體元件的臨界電壓(threshold voltage)亦可藉由調整閘極的功函數而加以調控。
然而，在現行的鰭狀場效電晶體元件製程中，鰭狀結構的設計仍存在許多瓶頸，除了影響通道區載子的遷移率之外，又影響元件的整體電性表現。因此如何改良現有鰭狀場效電晶體製程即為現今一重要課題。
本發明提供一種半導體結構，包含一基底，基底上有一凹槽，且該凹槽的兩側各包含有一第一突出部(protruding portion)，至少一磊晶層，位於該凹槽內；以及一絕緣層位於該基底上，其中該第一突出部的一頂端高於該絕緣層的一頂面。
本發明另提供一種半導體結構的製作方法，包含:首先，提供一基底，形成複數個鰭狀結構於該基底上，然後形成一絕緣層於該基底上，再移除部分該鰭狀結構，形成至少一凹槽於該基底上，其中該凹槽的兩側各包含有一第一突出部，且該第一突出部的一頂端高於該絕緣層的一頂面，以及形成一磊晶層於該凹槽內。
本發明的特徵在於，在鰭狀結構形成於基底上時，預先保留邊緣尺寸較大的鰭狀結構作為虛置鰭狀結構，上述虛置鰭狀結構在形成磊晶凹槽的過程中，並不容易被完全移除，而形成第一突出部於磊晶凹槽的兩端。此第一突出部的頂端較周圍的絕緣層高，換句話說，在進行磊晶成長步驟時，磊晶凹槽的側壁僅包含有基底材質(例如矽)。因此後續形成的磊晶層不會直接接觸外側的絕緣層，可增加磊晶層的形成品質，進一步提升半導體元件的效能。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係，在本領域之人皆應能理解其係指物件之相對位置而言，因此皆可以翻轉而呈現相同之構件，此皆應同屬本說明書所揭露之範圍，在此容先敘明。
第1圖至第8圖繪示了本發明之第一較佳實施例之半導體結構之製作方法示意圖。請參照第1圖，第1圖繪示了半導體結構於初始階段之剖面圖。如第1圖所示，首先，提供一基底100，基底100上設置有複數個鰭狀結構112。基底100除了塊矽基底之外，上述基底100亦可例如是一含矽基底、一三五族半導體覆矽基底(例如GaAs-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或矽覆絕緣(silicon-on-insulator, SOI)基底、氧化矽基底(silicon dioxide)、鋁化矽基底(aluminum oxide) 、藍寶石基底(sapphire)、含鍺(germanium)基底或是矽鍺合金基底(alloy of silicon and germanium)等半導體基底。
詳細來說，鰭狀結構112的製備方法可包括下列步驟，但不以此為限。舉例來說，首先提供一塊狀基底（未繪示），並在其上形成硬遮罩層（未繪示），接著利用光微影以及蝕刻製程，將硬遮罩層圖案化，以定義出後續欲對應形成之鰭狀結構112的位置。接著，進行一蝕刻步驟P1，將定義於硬遮罩層內的圖案轉移至塊狀基底中，而形成所需之鰭狀結構112。最後選擇性地去除硬遮罩層，便可獲得如第1圖所示之結構。在此情況下，鰭狀結構112可視為延伸出自基底100之一表面，且彼此間具有相同之成份組成，例如單晶矽。另一方面，當基底並非選自上述塊狀基底，而是選自於三五族半導體覆矽基底時，則鰭狀結構的主要組成會與此基底的三五族半導體組成相同。
值得注意的是，本發明中位於基底100上有複數個鰭狀結構112彼此平行排列，較佳地，其中位於兩側邊緣的鰭狀結構(如第1圖上的112a)尺寸較其他的鰭狀結構112更大，例如具有較大的厚度或是寬度。由於上述的鰭狀結構112a相鄰邊界部分(例如相鄰後續形成的淺溝隔離)，因此相較於其他的鰭狀結構112，鰭狀結構112a更容易因蝕刻不均勻導致其結構與其他的鰭狀結構112不同。本實施例中，鰭狀結構112a蝕刻後具有一斜面，也就是相對於基底的垂直(法線)方向具有一相對的傾斜角度。
接下來，再利用一光阻圖案114當作遮罩來進行一鰭狀結構切割(fin-cut)步驟。如第2圖所示，經過鰭狀切割步驟P2之後，部分鰭狀結構112與部分的基底被移除而形成凹槽116。一般來說，凹槽116所在的區域將再後續步驟會被填入絕緣層，而形成例如淺溝隔離(shallow trench isolation, STI)的絕緣區。而被凹槽116所包圍的區域A1可定義為半導體元件的主動區，也就是後續步驟中形成的電晶體等元件的所在區域。此外，本步驟中，凹槽116的側壁鄰接鰭狀結構112a的側壁，因此較佳而言，凹槽116與鰭狀結構112a的側壁皆為斜面。
如第3圖所示，移除光阻圖案114後，全面性形成一平坦的絕緣層120於基底110上，覆蓋基底100表面並且填入凹槽116中，絕緣層120例如為氧化矽或是氮化矽等絕緣材質。更詳細說明，本發明中，在各鰭狀結構112之間的絕緣層120可定義為一第一絕緣區122，而各凹槽116被填入絕緣層120後，形成第二絕緣區124，且第二絕緣區124的深度D2應大於第一絕緣區122的深度D1。另外，由於凹槽116具有傾斜側壁，因此凹槽116被填入絕緣層120後，第二絕緣區124也具有一傾斜側壁124a。此外，在形成絕緣層120之前，可先選擇性形成一襯墊層(圖未示)於基底100與絕緣層120之間，在此不多加贅述。
第4圖繪示了半導體結構的立體圖。如第4圖所示，形成複數個閘極結構130，位於絕緣層120上並且橫跨於各鰭狀結構112上。其中各閘極結構130可包含一閘極介電層132、一閘極導電層134以及一帽蓋層136。其中閘極介電層132的材料可以包括氧化矽(SiO)、氮化矽(SiN)、氮氧化矽(SiON），或包含介電常數大於4的介電材料，例如係選自氧化鉿(hafnium oxide，HfO2 )、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO4 )、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al2 O3 )、氧化鑭(lanthanum oxide，La2 O3 )、氧化鉭(tantalum oxide，Ta2 O5 )、氧化釔(yttrium oxide，Y2 O3 )、氧化鋯(zirconium oxide，ZrO2 )、鈦酸鍶（strontium titanate oxide， SrTiO3 ）、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO4 )、鋯酸鉿(hafnium zirconium oxide，HfZrO4 )、鍶鉍鉭氧化物(strontium bismuth tantalate, SrBi2 Ta2 O9 , SBT)、鋯鈦酸鉛(lead zirconate titanate , PbZrxTi1 -xO3 , PZT)、鈦酸鋇鍶(barium strontium titanate, BaxSr1 -xTiO3 , BST)、或其組合所組成之群組。閘極導電層134的材料可以包括未摻雜的多晶矽、重摻雜的多晶矽、金屬矽化物、或是單層或多層金屬層，金屬層例如功函數金屬層，阻擋層和低電阻金屬層等。帽蓋層136可包括單層結構或多層的介電材料，例如氧化矽(SiO)、氮化矽(SiN)、碳化矽(SiC)、碳氮化矽(SiCN)，氮氧化矽(SiON)或者其組合。此外，閘極結構130側壁可含有側壁子，但為了圖式簡潔，側壁子未被繪於第4圖中。
第5～6圖繪示第4圖的立體結構中經過一磊晶凹槽蝕刻步驟後所得的剖面圖。如第5圖所示，先形成一圖案化光阻138於絕緣層120上，圖案化光阻138至少部分蓋住鰭狀結構112a，該圖案化光阻具有至少一開口139，且各開口139可能為多個彼此平行排列的長條形圖案，分別位於相鄰的閘極結構130之間(請一併參考第4圖結構)，接著進行一蝕刻步驟P3，於基底100上形成一凹槽140，且從立體圖來看，凹槽140位於各閘極結構130的兩側。在蝕刻凹槽140的過程中，除了移除部分的絕緣層120之外，鰭狀結構112與基底110也可能一併被移除，或是在後續另外的蝕刻步驟被部分移除，因此凹槽140的底面142可能會比原先基底110的頂面更低。此外，從剖面圖來看，凹槽140還具有兩側壁144，且底面142與側壁144之間的夾角t1角度較佳大於90度，但不限於此。實際上凹槽的形狀還可以依照需求而調整。此外，本實施例蝕刻凹槽140過程中，移除的鰭狀結構112的數量較佳介於3～12根，因此，若定義各鰭狀結構112的寬度為W1，定義凹槽140的寬度為W2，較佳滿足W2大於3W1之條件。
磊晶凹槽蝕刻步驟P3較佳為一乾蝕刻製程，例如多重反應離子蝕刻步驟(multi-step RIE (reactive ion etching)) process。蝕刻初始時，如第5圖所示，開口139暴露出鰭狀結構112(例如為矽材質)與各鰭狀結構112之間的絕緣層120(例如為二氧化矽材質)，此時先使用高蝕刻選擇比蝕刻製程，以選擇性移除鰭狀結構112，等到鰭狀結構112與絕緣層120大致等高時，改用蝕刻選擇比為1:1之蝕刻製程，以同時移除鰭狀結構112與絕緣層120，等到絕緣層120完全被移除後，可再改用高蝕刻選擇比蝕刻製程，選擇性移除矽材質至所需凹槽深度。
此外，本實施例中，形成凹槽140之後，基底100上產生一第一第一突出部146，其中第一突出部146位於凹槽140與第二絕緣區124之間。第一突出部146具有一外側壁與一內側壁，其中外側壁即是第二絕緣區124的傾斜側壁124a，而內側壁則是凹槽140的側壁144。如上所述，由於第二絕緣區124的側壁124a為一斜面，而凹槽140的側壁144也較佳為一斜面，因此第一突出部146具有一外側壁與一內側壁至少有其中之一，對於基底100之垂直(法線)方向，具有一傾斜角度。除此之外，上述外側壁與該內側壁延伸線相交叉處形成一銳角，此銳角由夾角φ1與夾角φ2組成，以本實施例而言，夾角φ1較佳介於10～40度之間，而夾角φ2也較佳介於10～40度之間，但不限於此，仍可依照實際需求而調整。
最後，第7圖繪示第6圖的剖面結構中經過一選擇性磊晶成長步驟後所得的剖面圖。第8圖則繪示第7圖的立體圖。如第7～8圖所示，在移除圖案化光阻138之後，進行一選擇性磊晶成長(SEG)步驟P4，以於凹槽140內形成一磊晶層150，且磊晶層150係填滿凹槽140，並且位於閘極結構130之兩側。熟習該項技藝之人士應知，在進行磊晶成長步驟 P4時，磊晶層150係沿著凹槽140的各表面成長，但不會沿著絕緣層表面成長。因此，磊晶層150具有一底面152，且底面152較絕緣層120的頂面120a更低。除此之外，本實施例中第一突出部146的頂端t2高於絕緣層120的頂面120a，且第一突出部146的頂端t2較佳為一梯形平坦面148，但不限於此。在本發明其他實施例中，如第9圖所示，第一突出部146的頂端t2可能為一尖角(tip)。
在上述實施例中，在形成凹槽140的同時，也一併移除部分的基底100，因此凹槽140具有平坦底面142，且底面142較基底100的頂面低。然而在本發明其他實施例中，可參考第10圖所示，凹槽240為具有一曲面底。上述實施例也屬於本發明的涵蓋範圍內。
本發明的特徵在於，在鰭狀結構形成於基底上時，預先保留邊緣尺寸較大的鰭狀結構作為虛置鰭狀結構，上述虛置鰭狀結構在形成磊晶凹槽的過程中，並不容易被完全移除，而形成第一突出部於磊晶凹槽的兩端。此第一突出部的頂端較周圍的絕緣層高，換句話說，在進行磊晶成長步驟時，磊晶凹槽的側壁僅包含有基底材質(例如矽)。因此後續形成的磊晶層不會直接接觸外側的絕緣層，可增加磊晶層的形成品質，進一步提升半導體元件的效能。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧基底
112‧‧‧鰭狀結構
112a‧‧‧鰭狀結構
114‧‧‧光阻圖案
116‧‧‧凹槽
120‧‧‧絕緣層
120a‧‧‧頂面
122‧‧‧第一絕緣區
124‧‧‧第二絕緣區
124a‧‧‧傾斜側壁
130‧‧‧閘極結構
132‧‧‧閘極介電層
134‧‧‧閘極導電層
136‧‧‧帽蓋層
138‧‧‧圖案化光阻
139‧‧‧開口
140‧‧‧凹槽
142‧‧‧底面
144‧‧‧側壁
146‧‧‧第一突出部
148‧‧‧平坦面
150‧‧‧磊晶層
152‧‧‧底面
240‧‧‧凹槽
t1‧‧‧夾角
t2‧‧‧頂端
D1‧‧‧深度
D2‧‧‧深度
φ1‧‧‧夾角
φ2‧‧‧夾角
W1‧‧‧寬度
W2‧‧‧寬度
P1‧‧‧蝕刻步驟
P2‧‧‧鰭狀切割步驟
P3‧‧‧蝕刻步驟
P4‧‧‧磊晶成長步驟
第1圖至第8圖繪示了本發明之第一較佳實施例之半導體結構之製作方法示意圖。 第9圖繪示了本發明之另一較佳實施例之半導體結構示意圖。 第10圖繪示了本發明之另一較佳實施例之半導體結構示意圖。

Claims (20)

  1. 一種半導體結構，包含：一基底，基底上有一凹槽，且該凹槽的兩側各包含有一第一突出部(protruding portion)，其中各該第一突出部與該基底直接接觸，且各該第一突出部與該基底由相同材質組成；至少一磊晶層，位於該凹槽內；以及一絕緣層位於該基底上，其中各該第一突出部的一頂端高於該絕緣層的一頂面。
  2. 如申請專利範圍第1項所述的半導體結構，其中該第一突出部具有一外側壁與一內側壁，該外側壁與該內側壁中之任一者，相對於該基底之垂直(法線)方向，具有一傾斜角度。
  3. 如申請專利範圍第2項所述的半導體結構，該外側壁與該內側壁延伸線相交叉處係形成一銳角。
  4. 如申請專利範圍第1項所述的半導體結構，其中該磊晶層的一底面低於該絕緣層的一頂面。
  5. 如申請專利範圍第1項所述的半導體結構，其中該凹槽的一底面為一平滑表面。
  6. 如申請專利範圍第1項所述的半導體結構，其中更包含複數個鰭狀結構位於該基底上。
  7. 如申請專利範圍第6項所述的半導體結構，其中更包含至少一閘極結構位於該基底上，且橫跨各該鰭狀結構。
  8. 如申請專利範圍第6項所述的半導體結構，其中各該鰭狀結構的寬度為W1，而該凹槽的寬度為W2，並滿足W2>3W1的條件。
  9. 如申請專利範圍第1項所述的半導體結構，其中每一閘極結構的兩側皆各包含有該磊晶層。
  10. 如申請專利範圍第1項所述的半導體結構，其中更包含至少一第二凹槽位於該基底中，其中該第二凹槽的深度大於該凹槽的深度。
  11. 一種半導體結構的製作方法，包含：提供一基底；形成複數個鰭狀結構於該基底上；形成一絕緣層於該基底上；移除部分該鰭狀結構，形成至少一凹槽於該基底上，其中該凹槽的兩側各包含有一第一突出部，且各該第一突出部的一頂端高於該絕緣層的一頂面，其中各該第一突出部與該基底直接接觸，且各該第一突出部與該基底由相同材質組成；以及形成一磊晶層於該凹槽內。
  12. 如申請專利範圍第11項的方法，其中該第一突出部具有一外側壁與一內側壁，該外側壁與該內側壁中之任一者，相對於該基底之垂直(法線)方向，具有一傾斜角度。
  13. 如申請專利範圍第12項的方法，其中該外側壁與該內側壁延伸線相交叉處係形成一銳角。
  14. 如申請專利範圍第11項的方法，其中該磊晶層的一底面低於該絕緣層的一頂面。
  15. 如申請專利範圍第11項的方法，其中該凹槽的一底面為一平滑表面。
  16. 如申請專利範圍第11項的方法，其中形成該凹槽於該基底上的步驟更包含：形成一圖案化光阻於該絕緣層上；進行一蝕刻步驟，移除部分該絕緣層以及部分該鰭狀結構；以及移除該圖案化光阻。
  17. 如申請專利範圍第11項的方法，其中該第一突出部位於該凹槽以及該絕緣層之間。
  18. 如申請專利範圍第11項的方法，其中更包含形成至少一閘極結構，橫跨各該鰭狀結構。
  19. 如申請專利範圍第18項的方法，其中在各鰭狀結構形成後，更包含在該基底中形成一第二凹槽，其中該第二凹槽的深度大於該凹槽的深度。
  20. 如申請專利範圍第11項所述的方法，其中各該鰭狀結構的寬度為W1，而該凹槽的寬度為W2，並滿足W2>3W1的條件。
TW104120872A 2015-06-29 2015-06-29 半導體結構及其製作方法 TWI647845B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104120872A TWI647845B (zh) 2015-06-29 2015-06-29 半導體結構及其製作方法
US14/817,217 US9508715B1 (en) 2015-06-29 2015-08-04 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104120872A TWI647845B (zh) 2015-06-29 2015-06-29 半導體結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201701471A TW201701471A (zh) 2017-01-01
TWI647845B true TWI647845B (zh) 2019-01-11

Family

ID=57352025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120872A TWI647845B (zh) 2015-06-29 2015-06-29 半導體結構及其製作方法

Country Status (2)

Country Link
US (1) US9508715B1 (zh)
TW (1) TWI647845B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583485B2 (en) * 2015-05-15 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device structure with uneven gate structure and method for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082304A1 (en) * 2011-10-04 2013-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET Device and Method Of Manufacturing Same
TW201409581A (zh) * 2012-08-30 2014-03-01 Taiwan Semiconductor Mfg 鰭式場效電晶體裝置的製造方法
US20150028426A1 (en) * 2013-07-29 2015-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Buried sige oxide finfet scheme for device enhancement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997796B1 (ko) * 2008-12-16 2010-12-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8426923B2 (en) 2009-12-02 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate semiconductor device and method
KR102168963B1 (ko) * 2014-01-21 2020-10-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9431528B2 (en) * 2014-05-19 2016-08-30 Globalfoundries Inc. Lithographic stack excluding SiARC and method of using same
US9508743B2 (en) * 2014-10-28 2016-11-29 Globalfoundries Inc. Dual three-dimensional and RF semiconductor devices using local SOI

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082304A1 (en) * 2011-10-04 2013-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET Device and Method Of Manufacturing Same
TW201409581A (zh) * 2012-08-30 2014-03-01 Taiwan Semiconductor Mfg 鰭式場效電晶體裝置的製造方法
US20150028426A1 (en) * 2013-07-29 2015-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Buried sige oxide finfet scheme for device enhancement

Also Published As

Publication number Publication date
TW201701471A (zh) 2017-01-01
US9508715B1 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
US11121213B2 (en) Fin recess last process for FinFET fabrication
US20220352157A1 (en) Semiconductor device and method for forming the same
CN106252391B (zh) 半导体结构及其制作方法
US8872280B2 (en) Non-planar FET and manufacturing method thereof
US10593596B2 (en) Semiconductor device, method of fabricating the same, and patterning method
US11862733B2 (en) Semiconductor devices
TWI648797B (zh) 半導體元件及其製造方法
US10748816B2 (en) Semiconductor device and fabrication method thereof
TW201806158A (zh) 位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法
CN106531793B (zh) 具有外延层的半导体结构
TW201735126A (zh) 半導體元件及其製作方法
TWI638385B (zh) 半導體裝置的圖案化結構及其製作方法
TW201624712A (zh) 磊晶結構及其製程用以形成鰭狀場效電晶體
TWI647845B (zh) 半導體結構及其製作方法
CN106549053B (zh) 半导体结构及其制作方法
US11152515B2 (en) Semiconductor device and manufacturing method thereof
TWI788487B (zh) 半導體元件
US9978873B2 (en) Method for fabricating FinFet
TWI518794B (zh) 一種非平面電晶體以及其形成方法
TWI523114B (zh) 鰭狀電晶體與其製作方法
TWI528460B (zh) 具有鰭狀結構之場效電晶體的製作方法
TWI573270B (zh) 多閘極場效電晶體及其製程
TWI523081B (zh) 半導體製程