TWI518794B - 一種非平面電晶體以及其形成方法 - Google Patents

Description

一種非平面電晶體以及其形成方法

本發明係關於一種非平面電晶體的結構以及其製作方法，更詳細地說，是關於一種具有八邊形剖面之鰭狀結構的非平面電晶體以及其製作方法。

近年來，隨著各種消費性電子產品不斷的朝小型化發展，半導體元件設計的尺寸亦不斷縮小，以符合高積集度、高效能和低耗電之潮流以及產品需求。

然而，隨著電子產品的小型化發展，現有的平面電晶體(planar transistor)已經無法滿足產品的需求。因此，目前發展出一種非平面電晶體(non-planar)，例如是鰭狀電晶體(Fin-FET)技術，其係具有立體的閘極通道(channel)結構，可有效減少基底之漏電，並能降低短通道效應，而具有較高的驅動電流。然而，一般的鰭狀電晶體也因為這樣立體的閘極通道結構而具有缺點。舉例來說，習知的鰭狀電晶體，其鰭狀結構會具有接近於九十度的垂直轉角(corner)，而使得轉角處的電壓與其他地方相異。這會嚴重地影響整個元件的品質。

因此，還需要一種新穎的電晶體結構，能解決前述問題。

本發明於是提供了一種非平面電晶體以及其製作方法，所形成的非平面電晶體之鰭狀結構具有大體上為八面體的剖面。

根據本發明之一實施例，本發明係提供了一種非平面電晶體結構。此非平面電晶體包含一基底、一鰭狀結構、一閘極以及一閘極介電層。鰭狀結構設置於基底上，其中鰭狀結構具有一第一部份相鄰於該基底，且第一部份朝基底漸縮。閘極設置於鰭狀結構上，而閘極介電層設置在閘極以及鰭狀結構之間。

根據本發明之另一實施例，本發明提供了一種非平面電晶體的製作方法。首先提供一基底，基底上具有一主動區以及一隔離區，且隔離區包圍主動區。接著於隔離區之基底中形成一第一溝渠，並在第一溝渠中形成一絕緣層。然後移除主動區之部份基底，以在主動區中形成一第二溝渠。然後於第二溝渠之側壁上形成至少一側壁子。然後於第二溝渠中形成一鰭狀結構。之後移除部份的絕緣層，並完全移除側壁子。最後於鰭狀結構上形成一閘極介電層以及一閘極層，並於鰭狀結構中形成一源極/汲極區。

本發明由於在製程中運用了側壁子以及選擇性磊晶製程，故形成的鰭狀結構會具有一向基底漸縮的第一部份，以及一向基底反方向漸縮的第二部份，使得鰭狀結構具有八邊形的剖面，故可以避免習知鰭狀結構垂直邊角與其他地方電壓不均的問題。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第12圖，所繪示為本發明一種非平面電晶體的製作方法的步驟示意圖。如第1圖所示，首先提供一基底300。基底300可以是矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底等，但不以上述為限。基底300上定義有複數個主動區400、一隔離區402以及一周邊區404，其中隔離區402會包圍每個主動區400，而周邊區404則是指隔離區402以外之區域。在後續的步驟中，主動區400中會形成非平面電晶體，例如是鰭狀電晶體；隔離區402中會形成淺溝渠隔離(shallow trench isolation,STI)。應當注意的是，本實施例是以兩個主動區400被隔離區402包圍為示例，但在其他實施例中，亦可能是一個主動區400被隔離區402包圍，或是多個主動區400被隔離區402包圍。

如第1圖所示，在基底300上形成一圖案化襯墊層302以及一圖案化遮罩層304。圖案化襯墊層302以及圖案化遮罩層304會形成在主動區400以及周邊區404的基底300上，但不會形成在隔離區402的基底300上。於本發明之一實施例中，圖案化襯墊層302例如是一二氧化矽層(SiO₂)，而圖案化遮罩層304例如是一氮化矽層(SiN)，於其他實施例中，圖案化遮罩層304也可以是其他適合作為硬遮罩的材料，例如是碳化矽(silicon carbide,SiC)、氮氧化矽(silicon oxynitride,SiON)或是由應用材料公司提供之進階圖案化薄膜(advanced pattern film,APF)，或是上述的組合。接著，以圖案化遮罩層304為遮罩進行一蝕刻製程來蝕刻基底300，以在隔離區402之基底300中形成複數個第一溝渠306。於本發明之一實施例中，第一溝渠306的深度大體上介於2000~3000埃之間，但並不以此為限。

如第2圖所示，於基底300上全面形成一絕緣層308，並至少填滿於各第一溝渠306中。於一實施例中，絕緣層308包含例如二氧化矽或其他適合的絕緣材料。形成絕緣層308的方法例如是旋轉塗布(spin-on-glass,SOG)、次常壓化學氣相沈積(sub-atmospheric Pressure,SACVD)或高密度電漿化學氣相沈積(high-density plasma CVD,HDPCVD)，但並不以此為限。於本發明之一實施例中，在形成絕緣層308之前，還可先進行一原位蒸汽成長(in-situ stream growth,ISSG)等步驟，以在第一溝渠306之底部或側壁形成一氧化層(圖未示)和/或一氮化層(圖未示)。

如第3圖所示，進行一回蝕刻製程，以完全移除位於主動區400以及周邊區404之絕緣層308，而將位於隔離區402中(即第一溝渠306中)的絕緣層308回蝕刻至基底300下一第一深度D1。於本發明較佳實施例中，隔離區402中的絕緣層308頂面略低於主動區400中基底300的頂面。於本發明另一實施例中，隔離區402中的絕緣層308頂面大體上齊平於主動區400中基底300的頂面。

如第4圖所示，利用一圖案化遮罩(圖未示)來進行一蝕刻製程以移除位於主動區400中的圖案化遮罩層304、圖案化襯墊層302，而將主動區400中的基底300蝕刻至一第二深度D2。於本發明較佳實施例中，第二深度D2會大於第一深度D1，藉以在各主動區400中形成了一第二溝渠310。可以理解的是，第二溝渠310具有一深度H，且深度H=第二深度D2-第一深度D1。

如第5圖所示，在基底300上全面形成一物質層312。物質層312會沿著圖案化遮罩層304、圖案化襯墊層302、基底300、絕緣層308、基底300上形成，並會至少覆蓋在周邊區404與隔離區402交界的基底300上，以及各第二溝渠310的表面上。於本發明之較佳實施例中，物質層312較佳與基底300及絕緣層308具有不同之蝕刻選擇比，亦即對於一蝕刻製程而言，物質層312相較於基底300及絕緣層308具有不同的蝕刻速率，其可以採用和圖案化遮罩層304相同的材質，例如兩者同樣是氮化矽；而於其他實施例中，物質層312也可以是其他材質。

如第6圖所示，對物質層312進行一非等向性(anisotropic)蝕刻製程，例如是一乾蝕刻製程，使得物質層312形成至少一側壁子314。其中，側壁子314a會形成在周邊區404與隔離區402之交界處，也就是由基底300、圖案化遮罩層304以及圖案化襯墊層302所構成的側壁上。於本發明之一實施例中，側壁子314a會覆蓋在基底300上，而不使基底300暴露出來。另一方面，側壁子314b會形成在各第二溝渠310的側面上，但第二溝渠310底面的基底300會暴露出來。於本發明之一實施例中，側壁子314b會暴露出各第二溝渠310的一部份側壁，也就是絕緣層308的一部份側面。更詳細來說，側壁子314b具有一高度h，高度h會小於等於第二溝渠310的深度H，即h≦H，較佳者，h=1/2H。

接著如第7圖所示，以基底300為晶種層進行一選擇性磊晶成長製程(selective epitaxial growth,SEG)，以在第二溝渠310中形成一半導體層(semiconductor layer)316。半導體層316例如包含矽層(Si)、鍺層(Ge)、矽鍺層(SiGe)、矽碳層(SiC)或上述的組合。半導體層316亦可具有一層或多層的結構，並具有適當的應力。值得注意的是，由於在周邊區404與隔離區402交界處的基底300被側壁子314a所覆蓋，故此處並不會形成半導體層316。另一方面，各第二溝渠310底面的基底300有被暴露出來，故僅有此處的基底300可以作為晶種層而形成半導體層316。於本發明之一實施例中，半導體層316會沿著側壁子314b傾斜地成長，接觸絕緣層308後沿著其側壁垂直地成長，然後填滿第二溝渠310。於本發明較佳實施例中，半導體層316在填滿第二溝渠310後會繼續生長，並突出於絕緣層308上。藉由控制選擇性磊晶成長製程的參數，以及磊晶層會沿著結晶面成長的特性，可使得突出於絕緣層308的半導體層316形成具有多邊形剖面的結構，例如為大體上梯形剖面的結構，且此梯形之斜面與絕緣層308的水平頂面具有一夾角α，夾角α大體上介於50度至60度，例如是54.7度。

接著如第8圖所示，移除側壁子314a以及圖案化遮罩層304。於本發明較佳實施例中，由於側壁子314a和圖案化遮罩層304是使用相同的材質，例如是氮化矽，因此可以於同一道的蝕刻製程中一起被移除。而於其他實施例中，若兩者的材質不同，也可分別在不同的蝕刻步驟中被移除。

如第9圖所示，移除周邊區404中的圖案化襯墊層302，以及隔離區402中的部份的絕緣層308。於本發明較佳實施例中，由於圖案化襯墊層302和圖案化遮罩層304是使用相同的材質，例如是氧化矽，因此可以於同一道的蝕刻製程中一起被移除。而於其他實施例中，若兩者的材質不同，也可分別在不同的蝕刻步驟中被移除。值得注意的是，隔離區402中的絕緣層308會被蝕刻至一預定深度，此預定深度大於(H-h)，以能暴露出側壁子314b為原則。於本發明較佳實施例中，蝕刻後的絕緣層308會大體上與主動區400中的基底300切齊，相當於移除了深度H。

如第10圖所示，移除基底300上的側壁子314b。於一實施例中，若側壁子314b的材質為氮化矽，則可以使用溼蝕刻製程，例如具有熱磷酸的蝕刻液體來去除側壁子314b。如此一來，位在主動區400中的半導體層316則可以形成一鰭狀結構(fin structure)317，此鰭狀結構317具有例如是八邊形的剖面。

最後如第11圖所示，在基底300上形成一閘極介電層318覆蓋在各鰭狀結構317上。於本發明較佳實施例中，閘極介電層318包含二氧化矽，並以熱氧化(thermal oxidation)的方式均勻地形成在鰭狀結構317之表面上。而於另一實施例中，閘極介電層318也可以包含其他材質，例如是各種高介電常數材料，並以原子層沈積(atomic layer deposition,ALD)的方式形成。前述高介電常數材料的介電常數大約大於4，其可以是稀土金屬氧化物層或鑭系金屬氧化物層，例如氧化鉿(hafnium oxide,HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al₂O₃)、氧化鑭(lanthanum oxide,La₂O₃)、鋁酸鑭(lanthanum aluminum oxide,LaAlO)、氧化鉭(tantalum oxide,Ta₂O₅)、氧化鋯(zirconium oxide,ZrO₂)、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide,HfZrO)、氧化鐿(yttrium oxide,Yb₂O₃)、氧化矽鐿(yttrium silicon oxide,YbSiO)、鋁酸鋯(zirconium aluminate,ZrAlO)、鋁酸鉿(hafnium aluminate,HfAlO)、氮化鋁(aluminum nitride,AlN)、氧化鈦(titanium oxide,TiO₂),氮氧化鋯(zirconium oxynitride,ZrON)、氮氧化鉿(hafnium oxynitride,HfON)、氮氧矽鋯(zirconium silicon oxynitride,ZrSiON)、氮氧矽鉿(hafnium silicon oxynitride,HfSiON)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)或鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)，但不以上述為限。然後，在閘極介電層318上形成一閘極層(圖未示)，閘極層可以包含各種導電材質，例如是多晶矽或者是金屬。後續，圖案化閘極層，使得閘極層能形成所需的閘極320結構。最後，進行一離子佈植製程以在鰭狀結構317中形成如第12圖的源極區317a以及汲極區317b。藉由上述步驟，即可形成了如第12圖中非平面電晶體322的結構，而絕緣層308則形成淺溝渠隔離。於本發明之一實施例中，還可在非平面電晶體322上形成內層介電層(inter-layer dielectric,ILD)(圖未示)，並在內層介電層中形成適當的接觸洞(圖未示)，以作為和外部電路的輸出/輸入通道。

如第11圖與第12圖所示，本發明提供了一種非平面電晶體的結構。本發明的非平面電晶體322包含一基底300、一鰭狀結構317、一閘極320以及一閘極介電層318。鰭狀結構317設置在基底300上，閘極320設置在鰭狀結構317上，而閘極介電層318設置在鰭狀結構317以及閘極320之間。本發明其中一個特徵在於，鰭狀結構317具有類似於八邊形(octagon)剖面，例如是具有六邊形剖面。更精確來說，如第11圖所示，鰭狀結構317具有一第一部份319以及一設置在第一部份319上的第二部份321。第一部份319相鄰於基底300且朝基底300的方向漸縮，其中第一部份319具有一底 面319a以及兩包圍底面319a的側面319b。底面319a大體上和基底300平行，也就是會垂直於基底300的一法線f；側面319b則是朝底面319a的方向傾斜。第二部份321由一矩形以及一梯形組成，其中梯形往基底300的反方向漸縮，且梯形具有一角度α大體上介於50度至60度，例如是54.7度。

本發明利用了特殊的製程，故所形成非平面電晶體322之鰭狀結構317，其大體上具有八邊形的剖面。相較於習知的鰭狀結構具有矩形剖面，本發明把矩形的四個垂直邊角(corner)削去，故可以避免習知鰭狀結構垂直邊角與其他地方電壓不均的問題。

而隨著製作方法的不同，本發明的鰭狀結構317還可能具有其他的形狀。請參考第13與第14圖，所繪示為本發明其他實施例中非平面電晶體的結構示意圖。請對照第7圖，在形成半導體層316的結構時，若使半導體層316不高出於絕緣層308，例如調整選擇性磊晶製程的時間，或是使半導體層316凸出於絕緣層308後再進行平坦化製程，而使半導體層316與絕緣層308等高，即會形成如第13圖的結構，其中鰭狀結構317的第一部份319同樣會往基底300方向漸縮，但第二部份321則具有相同的寬度，即具有例如矩形的剖面。而於另一實施例中，請對照第6圖，若形成的側壁子314a沒有暴露出部份絕緣層308的側壁，則會形成如第14圖的結構，其中鰭狀結構317的第一部份319同樣會往基底300方向漸縮，但第二部份321則是往基底300的另一方向漸縮，而具有如梯形的剖面。

綜上所述，本發明提供了一種非平面電晶體的結構以及其製作方法。由於在製程中運用了側壁子以及選擇性磊晶製程，故形成的鰭狀結構會具有一向基底漸縮的第一部份，以及一向基底反方向漸縮的第二部份，使得鰭狀結構具有八邊形的剖面，可以避免習知鰭狀結構邊角與其他地方電壓不均的問題。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

300．．．基底

302．．．圖案化襯墊層

304．．．圖案化遮罩層

306．．．第一溝渠

308．．．絕緣層

310．．．第二溝渠

312．．．物質層

314．．．側壁子

314a．．．側壁子

314b．．．側壁子

316．．．半導體層

317．．．鰭狀結構

317a．．．源極區

317b．．．汲極區

318．．．閘極介電層

319．．．第一部份

320．．．閘極

321．．．第二部份

322．．．非平面電晶體

第1圖至第12圖繪示了本發明一種非平面電晶體的製作方法的步驟示意圖。

第13與第14圖繪示了本發明其他實施例中非平面電晶體的結構示意圖。

300．．．基底

308．．．絕緣層

317．．．鰭狀結構

317a．．．源極區

317b．．．汲極區

318．．．閘極介電層

320．．．閘極

322．．．非平面電晶體

Claims (20)

1. 一種非平面電晶體，包含：一基底；一鰭狀結構設置於該基底上，其中該鰭狀結構包含一第一部份相鄰於該基底，且該第一部份朝該基底漸縮；一源極/汲極區設置在該鰭狀結構中；一閘極設置於該鰭狀結構上，其中該閘極橫跨該鰭狀結構的該第一部分；以及一閘極介電層設置在該閘極以及該鰭狀結構之間。
2. 如申請專利範圍第1項所述之非平面電晶體，其中該鰭狀結構之剖面為一八邊形。
3. 如申請專利範圍第1項所述之非平面電晶體，其中該鰭狀結構之剖面為一六邊形。
4. 如申請專利範圍第1項所述之非平面電晶體，其中該鰭狀結構之該第一部份具有一底面以及包圍該底面之兩側面，其中該底面與該基底直接接觸。
5. 如申請專利範圍第1項所述之非平面電晶體，其中該第一部份之剖面實質上為一梯形。
6. 如申請專利範圍第1項所述之非平面電晶體，其中該鰭狀結構還包含有一第二部份設置於該第一部份上。
7. 如申請專利範圍第6項所述之非平面電晶體，其中該鰭狀結構之該第二部份的剖面包含一梯形以及一矩形。
8. 如申請專利範圍第7項所述之非平面電晶體，其中該第二部份之該梯形往該基底的反方向漸縮。
9. 如申請專利範圍第6項所述之非平面電晶體，其中該鰭狀結構之該第二部份的剖面為一梯形。
10. 如申請專利範圍第9項所述之非平面電晶體，其中該第二部份之該梯形往該基底的反方向漸縮。
11. 如申請專利範圍第6項所述之非平面電晶體，其中該鰭狀結構之該第二部份的剖面實質上為一矩形。
12. 一種形成非平面電晶體的方法，包含：提供一基底，該基底上具有至少一主動區以及一隔離區，該隔離區包圍該主動區；於該隔離區之該基底中形成一第一溝渠，並在該第一溝渠中形成 一絕緣層；移除該主動區之部份該基底，以在該主動區中形成一第二溝渠；於該第二溝渠之側壁上形成至少一側壁子；於該第二溝渠中形成一鰭狀結構；移除部份的該絕緣層，並完全移除該側壁子；於該鰭狀結構上形成一閘極介電層以及一閘極；以及於該鰭狀結構中形成一源極/汲極區。
13. 如申請專利範圍第12項所述之形成非平面電晶體的方法，其中在該第一溝渠中形成該絕緣層的方法包含：於該基底上全面形成該絕緣層；以及移除該第一溝渠以外之該絕緣層。
14. 如申請專利範圍第13項所述之形成非平面電晶體的方法，還包含使該絕緣層的頂面低於該基底的頂面。
15. 如申請專利範圍第12項所述之形成非平面電晶體的方法，其中形成該側壁子的步驟包含：於該基底上全面形成一物質層；以及進行一非等向性蝕刻，使得該物質層形成該側壁子。
16. 如申請專利範圍第12項所述之形成非平面電晶體的方法，其中該側壁子會暴露出位在該隔離區之該絕緣層之部份側壁。
17. 如申請專利範圍第12項所述之形成非平面電晶體的方法，其中該側壁子還會形成在該絕緣層之頂面上，並覆蓋在該絕緣層頂面以上的該基底。
18. 如申請專利範圍第12項所述之形成非平面電晶體的方法，其中形成該鰭狀結構的方法包含一選擇性磊晶成長製程。
19. 如申請專利範圍第18項所述之形成非平面電晶體的方法，其中進行該選擇性磊晶成長製程時，該鰭狀結構會成長至高於該絕緣層的頂面。
20. 如申請專利範圍第12所述之形成非平面電晶體的方法，其中該鰭狀結構具有一八邊形剖面。