TWI566403B - 場效電晶體及其製造方法 - Google Patents

Description

場效電晶體及其製造方法

本發明是有關於一種電晶體及其製造方法，且特別是有關於一種場效電晶體(Field Effect Transistor，FET)及其製造方法。

隨著半導體技術的發展，半導體元件不斷推陳出新。這些半導體元已經廣泛地應用在電子產品中。

其中，場效電晶體(Field Effect Transistor，FET)是極為重要的一種半導體元件。場效電晶體藉由電場的控制來改變導電通道的形狀，以調整導電通道的導電性。

本發明係有關於一種場效電晶體(Field Effect Transistor，FET)及其製造方法，其利用閘極結構、電荷陷獲結構及鰭狀凸塊形成一立體式鰭狀場效電晶體(fin FET)，以縮小產品的體積。

根據本發明之一方面，提出一種場效電晶體(Field Effect Transistor，FET)。場效電晶體包括一基板、一鰭狀凸塊、一絕緣層、一電荷陷獲結構(charge trapping structure)及一閘極結構。鰭狀凸塊設置於基板上。絕緣層設置於基板上，並位於鰭狀凸塊之兩側。電荷陷獲結構設置於絕緣層上，並位於鰭狀凸塊之至少一側。電荷陷獲結構之一截面係為L型結構。閘極結構覆蓋鰭狀凸塊及 電荷陷獲結構。

根據本發明之另一方面，提出一種場效電晶體之製造方法。場效電晶體之製造方法包括以下步驟。提供一基板。形成一鰭狀凸塊於基板上。形成一絕緣層於基板上。絕緣層位於鰭狀凸塊之兩側。鋪設一電荷陷獲材料於鰭狀凸塊及基板上。蝕刻覆蓋於鰭狀凸塊之部份電荷陷獲材料，以暴露出部份之鰭狀凸塊。形成一閘極結構於鰭狀凸塊及部份之電荷陷獲材料上。以閘極結構為遮罩蝕刻電荷陷獲材料，以形成L型之一電荷陷獲結構。

為讓本發明之上述內容能更明顯易懂，下文特舉各種實施例，並配合所附圖式，作詳細說明如下：

以下係提出各種實施例進行詳細說明，實施例僅用以作為範例說明，並不會限縮本發明欲保護之範圍。此外，實施例中之圖式係省略部份元件，以清楚顯示本發明之技術特點。

第一實施例

請參照第1~3圖，第1圖繪示第一實施例之場效電晶體(Field Effect Transistor，FET)100、200之示意圖，第2圖繪示第1圖之場效電晶體100、200之俯視圖，第3圖繪示第2圖之場效電晶體100、200沿截面線3-3之剖面圖。場效電晶體100包括一基板110、至少一鰭狀凸塊120、一絕緣層130、至少一電荷陷獲結構(charge trapping structure)140及至少一閘極結構150。基板110之材質例如是矽、矽鍺化合物(SiGe)、碳矽化合物(SiC)或三族-五族化合物，三族-五族化合物例如是砷化鎵(GaAs)。鰭狀凸塊120設置於基板110上。鰭狀凸塊120之材質例如是與基板110之材質相同。絕緣層130設置於基板110上，並位於鰭狀凸塊120之兩側。絕緣層130之材質例如是氮化矽、氧化矽或低介電常數材料。

電荷陷獲結構140設置於絕緣層130上，並位於鰭狀凸塊120之至少一側。電荷陷獲結構140例如是氧化矽/氮化矽/氧化矽三層結構，或是氧化矽/高介電常數材料/氧化矽三層結構。電荷陷獲結構140之各層材質例如是高介電材料。高介電材料例如是氮化矽(SiN)、二氧化鉿(HfO2)、鉿矽酸鹽(HfSiO2)、氮化鉿矽酸鹽(HfSiON)。如第1圖所示，左側之場效電晶體100設有電荷陷獲結構140，右側之場效電晶體200則沒有電荷陷獲結構140。在左側之場效電晶體100中，電荷陷獲結構140之一截面係為L型結構。也就是說，電荷陷獲結構140不僅接觸鰭狀凸塊120之側壁，也接觸絕緣層130之表面。

閘極結構150覆蓋鰭狀凸塊120及電荷陷獲結構140。閘極結構150之材質例如是多晶矽。閘極結構150堆疊於電荷陷獲結構140及鰭狀凸塊120上，以形成立體式鰭狀場效電晶體(fin FET)100。

如第3圖所示，本實施例之電荷陷獲結構140包括一第一氧化物層141、一第二氧化物層142及一氮化物層143。氮化物層143設置於第一氧化物層141及第二氧化 物層142之間。第一氧化物層141及第二氧化物層142之材質例如是氧化矽，氮化物層143之材質例如是氮化矽。第一氧化物層141、氮化物層143及第二氧化物層142形成一ONO堆疊結構。在一實施例中，不論在鰭狀凸塊120之側壁處或絕緣層130之表面處，L型之電荷陷獲結構140之厚度實質上均勻。

就電荷陷獲結構140與鰭狀凸塊120之關係而言，電荷陷獲結構140設置於鰭狀凸塊120之兩側。電荷陷獲結構140僅覆蓋鰭狀凸塊120之部份側壁，而沒有覆蓋鰭狀凸塊120之整個側壁。鰭狀凸塊120之高度H120大於電荷陷獲結構140之高度H140，電荷陷獲結構140僅覆蓋鰭狀凸塊120之低處。

就電荷陷獲結構140、閘極結構150及絕緣層130之關係而言，電荷陷獲結構140完整地間隔開閘極結構150及絕緣層130，使得閘極結構150與絕緣層130沒有直接接觸。

如第3圖所示，場效電晶體100更包括一高介電層(high K dielectric layer)160。高介電層160的材料例如為氮化矽(SiN)、氮氧化矽(SiON)或者金屬氧化物所組成之一群組。其中金屬氧化物可以是稀土金屬氧化物層，例如是氧化鉿(hafnium oxide，HfO2)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al2O3)、氧化鑭(lanthanum oxide，La2O3)、鋁酸鑭(lanthanum aluminum oxide，LaAlO)、 氧化鉭(tantalum oxide，Ta2O5)、氧化鋯(zirconium oxide，ZrO2)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO4)、鋯酸鉿(hafnium zirconium oxide，HfZrO)、鍶鉍鉭氧化物(strontium bismuth tantalate，SrBi2Ta2O9，SBT)、鋯鈦酸鉛(lead zirconate titanate，PbZrxTil-xO3，PZT)或鈦酸鋇鍶(barium strontium titanate，BaxSr1-xTiO3，BST)等。高介電層160覆蓋鰭狀凸塊120之上端及電荷陷獲結構140。高介電層160位於閘極結構150及電荷陷獲結構140之間。

請參照第4A~4L圖，其繪示第一實施例之場效電晶體100之製造方法的流程圖。首先，提供初始基板110’(此初始基板110’係指基板110尚未被蝕刻的狀態，故以虛線表示)。接著，形成一硬遮罩層170。硬遮罩層170之材質例如是氧化矽或氮化矽。然後，以硬遮罩層170為遮罩蝕刻初始基板110’，以使鰭狀凸塊120形成於基板110上。

接著，如第4B圖所示，形成絕緣材料130’於基板110上。此步驟例如是採用化學氣相沈積(chemical vapor deposition，CVD)之方式形成絕緣材料130’。

然後，如第4C圖所示，以化學機械研磨(chemical-mechanical polishing，CMP)研磨絕緣材料130’，以暴露出硬遮罩層170。

接著，如第4D圖所示，以硬遮罩層170為遮罩，蝕刻絕緣材料130’(繪示於第4C圖)。在此步驟中，絕緣材料130’並未被全部蝕刻，留下的絕緣材料130’即形 成絕緣層130。

然後，如第4E圖所示，鋪設一電荷陷獲材料140’於鰭狀凸塊120及絕緣層130上。電荷陷獲材料140’包括一第一氧化物材料141’、一氮化物材料143’及一第二氧化物材料142’。

接著，如第4F圖所示，形成一遮罩材料180’於電荷陷獲材料140’上。

然後，如第4G圖所示，蝕刻遮罩材料180’(繪示於第4F圖)，以留下預定厚度之一遮罩層180。

接著，如第4H圖所示，蝕刻覆蓋於鰭狀凸塊120之部份電荷陷獲材料140’，以暴露出部份之鰭狀凸塊120。

然後，如第4I圖所示，移除遮罩層180，並形成一高介電材料160’於鰭狀凸塊120及電荷陷獲材料140’上。

接著，如第4J圖所示，鋪設一閘極材料150’於高介電材料160’上。

然後，如第4K圖所示，圖案化閘極材料150’(繪示於第4J圖)，以形成閘極結構150覆蓋鰭狀凸塊120、部份之高介電材料160’及部份之電荷陷獲材料140’。

接著，如第4L圖所示，以閘極結構150為遮罩，蝕刻高介電材料160’(繪示於第4H圖)及電荷陷獲材料140’(繪示於第4H圖)，以形成高介電層160及電荷陷獲結構140。

然後，如第4L圖所示，於閘極結構150之側壁形成間隔結構(spacer)190。

在本實施例中，閘極結構190係透過圖案化之方式形成於高介電材料160’(繪示於第4H圖)上，並以閘極結構150為遮罩蝕刻高介電材料160’，以形成高介電層160。因此，高介電層160僅設置於閘極結構150之下方，而不會形成於閘極結構150之側壁。

第二實施例

請參照第5圖，其繪示第二實施例之場效電晶體300之剖面圖。本實施例之場效電晶體300及其製造方法與第一實施例之場效電晶體100及其製造方法不同之處在於高介電層360之設置位置及閘極結構350與高介電層360之形成方式，其餘相同之處不再重複敘述。

如第5圖所示，高介電層360除了設置於閘極結構350之底部以外，更覆蓋閘極結構350之側壁。由於本實施例之閘極結構350與高介電層360採用不同於第一實施例之形成方式，使得高介電層360之設置方式不同於第一實施例之高介電層160(繪示於第3圖)。

請參照第6A~6B圖，其繪示第二實施例之場效電晶體300之製造方法的流程圖。首先，如第6A圖所示，類似於第一實施例之製造方法，於基板110上形成鰭狀凸塊120、絕緣層130及電荷陷獲材料140’。接著，形成一圖案化層370於電荷陷獲材料140’上。圖案化層370具有一開口370a，開口370a暴露鰭狀凸塊120及部份之電荷陷獲材料140’。圖案化層370的形成方法可以是，在如第4L圖所示之閘極結構150上沉積一材料層，平坦化此 材料層至露出閘極結構150，再移除閘極結構150。

接著，如第6B圖所示，形成高介電層360於開口370a內。高介電層360不僅覆蓋部份鰭狀凸塊120及部份電荷陷獲材料140’，更覆蓋開口370a之側壁。

然後，如第6B圖所示，形成閘極結構350於開口370a內。

在本實施例中，高介電層360及閘極結構350係形成圖案化層370之開口370a內。因此，高介電層360不僅設置於閘極結構350之下方，更形成於閘極結構350之側壁。

綜上所述，雖然本發明已以各種實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300‧‧‧場效電晶體

110‧‧‧基板

110’‧‧‧初始基板

120‧‧‧鰭狀凸塊

130‧‧‧絕緣層

130’‧‧‧絕緣材料

140‧‧‧電荷陷獲結構

140’‧‧‧電荷陷獲材料

141‧‧‧第一氧化物層

141’‧‧‧第一氧化物材料

142‧‧‧第二氧化物層

142’‧‧‧第二氧化物材料

143‧‧‧氮化物層

143’‧‧‧氮化物材料

150、350‧‧‧閘極結構

150’‧‧‧閘極材料

160、360‧‧‧高介電層

160’‧‧‧高介電材料

170‧‧‧硬遮罩層

180‧‧‧遮罩層

180’‧‧‧遮罩材料

190‧‧‧間隔結構

370‧‧‧圖案化層

370a‧‧‧開口

H120、H140‧‧‧高度

第1圖繪示第一實施例之場效電晶體之示意圖。

第2圖繪示第1圖之場效電晶體之俯視圖。

第3圖繪示第2圖之場效電晶體沿截面線3-3之剖面圖。

第4A~4L圖繪示第一實施例之場效電晶體之製造方法的流程圖。

第5圖繪示第二實施例之場效電晶體之剖面圖。

第6A~6B圖繪示第二實施例之場效電晶體之製造方法的流程圖。

100、200‧‧‧場效電晶體

120‧‧‧鰭狀凸塊

130‧‧‧絕緣層

140‧‧‧電荷陷獲結構

141‧‧‧第一氧化物層

142‧‧‧第二氧化物層

143‧‧‧氮化物層

150‧‧‧閘極結構

160‧‧‧高介電層

190‧‧‧間隔結構

H120、H140‧‧‧高度

Claims (10)

1. 一種場效電晶體(Field Effect Transistor，FET)，包括：一基板；一鰭狀凸塊，設置於該基板上；一絕緣層，設置於該基板上，並位於該鰭狀凸塊之兩側；一電荷陷獲結構(charge trapping structure)，設置於該絕緣層上，並位於該鰭狀凸塊之至少一側，該電荷陷獲結構之一截面係為L型結構；以及一閘極結構，覆蓋該鰭狀凸塊及該電荷陷獲結構。
2. 如申請專利範圍第1項所述之場效電晶體，其中該電荷陷獲結構僅覆蓋該鰭狀凸塊之部份側壁。
3. 如申請專利範圍第1項所述之場效電晶體，其中該電荷陷獲結構設置於該鰭狀凸塊之兩側。
4. 如申請專利範圍第1項所述之場效電晶體，其中該電荷陷獲結構完整地間隔該閘極結構及該絕緣層。
5. 如申請專利範圍第1項所述之場效電晶體，其中該電荷陷獲結構之厚度實質上均勻。
6. 如申請專利範圍以1項所述之場效電晶體，更包括：一高介電層(high K dielectric layer)，覆蓋該鰭狀凸塊及該電荷陷獲結構。
7. 如申請專利範圍第6項所述之場效電晶體，其中該高介電層更覆蓋該閘極結構之側壁。
8. 如申請專利範圍第1項所述之場效電晶體，其中該電荷陷獲結構包括：一第一氧化物層；一第二氧化物層；以及一氮化物層，設置於該第一氧化物層及該第二氧化物層之間。
9. 一種場效電晶體(Field Effect Transistor，FET)之製造方法，包括：提供一基板；形成一鰭狀凸塊於該基板上；形成一絕緣層於該基板上，該絕緣層位於該鰭狀凸塊之兩側；鋪設一電荷陷獲材料於該鰭狀凸塊及該基板上；蝕刻覆蓋於該鰭狀凸塊之部份該電荷陷獲材料，以暴露出部份之該鰭狀凸塊；形成一閘極結構於該鰭狀凸塊及部份之該電荷陷獲材料上；以及以該閘極結構為遮罩蝕刻該電荷陷獲材料，以形成L型之一電荷陷獲結構(charge trapping structure)。
10. 如申請專利範圍第9項所述之場效電晶體之製造方法，其中在暴露出部份之該鰭狀凸塊後，該場效電晶體之製造方法更包括：形成一高介電材料覆蓋該鰭狀凸塊及該電荷陷獲材料。