TWI515798B - 一種形成非平面電晶體的方式 - Google Patents

Description

一種形成非平面電晶體的方式

本發明係關於一種製作非平面電晶體結構的方法，特別是一種能同時形成非平面電晶體以及平面電晶體的方法。

近年來，隨著各種消費性電子產品不斷的朝小型化發展，半導體元件設計的尺寸亦不斷縮小，以符合高積集度、高效能和低耗電之潮流以及產品需求。

然而，隨著電子產品的小型化發展，現有的平面電晶體(planar transistor)已經無法滿足產品的需求。因此，目前發展出一種非平面電晶體(non-planar)之鰭狀電晶體(Fin-FET)技術，其係具有立體的閘極通道(channel)結構，可有效減少基底之漏電、降低短通道效應，並具有較高的驅動電流。但由於鰭狀電晶體是屬於立體的結構，較傳統結構複雜，製造難度也偏高，一般通常是在矽絕緣(silicon-on-insulator,SOI)基底上形成，若要相容於現有的矽基底製程則有一定的難度。並且，由於鰭狀電晶體的製法較為特殊，因也和現有的平面電晶體整合時，也會遇到一定的問題。

本發明於是提供一種同時形成非平面電晶體以及平面電晶體的方法。

根據一實施例，本發明提供一種形成非平面電晶體的方式。首先提供一基底，基底上定義有一主動區以及一周邊區。接著於基底之主動區中形成複數個超淺溝渠隔離。然後移除部份的超淺溝渠隔離，以暴露出基底之一部份側壁。於基底上之主動區以及周邊區上形成一導電層，並覆蓋住基底之部份側壁。圖案化導電層，使得該導電層在該周邊區中形成一平面電晶體之一閘極，而位於主動區中同時形成至少一非平面電晶體之一閘極。於鰭狀電極之閘極的兩側形成一源極/汲極。

本發明提供了一種僅需要一道光罩即可同時定義出平面電晶體之閘極以及非平面電晶體的方法，且兩者具有相同水平高度的閘極，製程簡單。此外，本發明還整合了在主動區中形成超淺溝渠隔離製程以及在隔離區中形成淺溝渠隔離的方法，且由於都是利用同一個遮罩層以進行圖形轉移，並不會影響整體製程。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第10圖，所繪示為本發明形成非平面電晶體的步驟示意圖。如第1圖所示，首先提供一基底300，基底300可以是矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底等，但不以上述為限。基底300上定義有一主動區301、包圍主動區301之一隔離區303以及一周邊區305。主動區301中係用來產生後續非平面電晶體之區域，而周邊區305則例如是一高壓元件區域，例如是輸入/輸出的周邊電路區域(input/output region)，後續可在其中形成操作在1.8伏特或更高電壓之MOS電晶體，於一實施例中，這些耐高壓MOS電晶體為平面電晶體。接著，在基底300上方形成一襯墊層302以及一遮罩層304。於本發明之一實施例中，襯墊層302例如是一二氧化矽層(SiO₂)，而遮罩層304例如是一氮化物層(SiN)。遮罩層304之厚度為60~150埃(angstrom)，較佳為100埃，而襯墊層302之厚度為15~50埃，較佳為20埃。接著，在遮罩層304上形成一第一圖案化光阻層306。第一圖案化光阻層306可以是單層結構或多層結構，於一實施例中，第一圖案化光阻層306例如可以包含一抗反射層。第一圖案化光阻層306具有複數個開口，以暴露出位於隔離區303中的遮罩層304。接著，以第一圖案化光阻層306為遮罩進行一蝕刻製程，以蝕刻遮罩層304，將圖形轉移至遮罩層304以及襯墊層302，然後移除第一圖案化光阻層306。

如第2圖所示，以遮罩層304為遮罩進行一蝕刻製程來蝕刻基底300，以在基底300之隔離區303中形成一第一溝渠308。第一溝渠308的深度大體上介於2000~3000埃之間。形成了第一溝渠308後，還可以選擇性的進行一遮罩層304後退步驟(pull back)，使得遮罩層304等距地遠離第一溝渠308。於一實施例中，還可以進行一清洗步驟，例如使用RCA1溶液(NH₄OH+H₂O₂+H₂O)或RCA2溶液(HCl+H₂O₂+H₂O)對第一溝渠308之底部或側壁進行清洗。或者進行一原位蒸汽成長步驟(in-situ stream growth,ISSG)，以在第一溝渠308之底部或側壁形成一氧化層(圖未示)。

如第3圖所示，於基底300上全面形成一第一絕緣層310，並至少填滿於第一溝渠308中。於一實施例中，第一絕緣層310例如是二氧化矽或其他適合的絕緣材料。然後，進行一平坦化製程，例如化學機械研磨製程(chemical mechanism polish,CMP)，使得第一絕緣層310和遮罩層304之頂面大致上齊平。

如第4圖所示，圖案化位於主動區301中的遮罩層304。例如先在基底300上形成一第二圖案化光阻層(圖未示)覆蓋隔離區303、周邊區305以及部分之主動區301，並以第二圖案化光阻層為遮罩進行一蝕刻製程，將圖形轉移至遮罩層304以及襯墊層302，然後去除第二圖案化光阻層。接著再進行另一蝕刻製程，以圖案化後的遮罩層304以及襯墊層302為遮罩並進一步蝕刻至基底300，從而在主動區301之基底300中形成了複數個第二溝渠314。第二溝渠314之深度大體上介於200至500埃之間，彼此大體上平行，且會設置於主動區301中。

接著如第5圖所示，於基底300上形成一第二絕緣層316，使其至少填滿於第二溝渠314中。第二絕緣層316和第一絕緣層310的材質可以相同例如二氧化矽，但也可以不相同。最後，進行一平坦化製程，使得位於第一溝渠308內的第一絕緣層310以及位於各第二溝渠314內的第二絕緣層316和遮罩層304之頂面大致上齊平。如此一來，在主動區301中，位於隔離區303之第一溝渠308內的第一絕緣層310即可形成一淺溝渠隔離(shallow trench isolation,STI)311，而位於主動區301之各第二溝渠314內的第二絕緣層316即形成了複數個超淺溝渠隔離(very shallow trench isolation,VSTI)317。此外，本發明之另一實施態樣亦可先形成該等超淺溝渠隔離317之後，再利用同一層遮罩層來形成該等淺溝渠隔離311，此皆應屬本發明之涵蓋範圍。

如第6圖所示，在基底300上形成一第三圖案化光阻層318。於一實施例中，第三圖案化光阻層318具有一開口以暴露出主動區301中的全部的第二絕緣層316。而於另一較佳實施例中，如第6圖所示，開口之一側壁可稍稍向內縮小，停留在最外圍兩側之超淺溝渠隔離317之頂面上，但不會在停留在兩超淺溝渠隔離317之間的遮罩層304上。

如第7圖所示，以第三圖案化光阻層318為遮罩進行一蝕刻製程，以移除未被第三圖案化光阻層318覆蓋之部分第二絕緣層316。蝕刻的深度會低於基底300之頂表面，並使各第二溝渠314間之基底300至少有一部份露出側壁，構成所需之鰭狀結構321。

如第8圖所示，在移除第三圖案化光阻層318、遮罩層304以及襯墊層302後，於基底300上全面依序形成一介電層319以及一導電層320。介電層319可以是例如二氧化矽或者是高介電常數介電層。高介電常數介電層例如係可選自氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)與鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)所組成之群組。導電層320例如是一多晶矽層或者是一金屬層。介電層319可利用一化學氣相沉積或熱氧化來製備，且介電層319及導電層320會填入在每個第二溝渠314中並接觸到基底300之暴露頂面與各側壁，亦即可接觸到各鰭狀結構321之頂面與側壁，進而有效增加閘極通道寬度。

最後如第9圖與第10圖所示，圖案化導電層320。圖案化後的導電層320會在主動區301中形成至少一非平面電晶體之閘極324，並同時在周邊區305中形成至少一平面電晶體之閘極322。此外於一實施例中，還可以在主動區301之各閘極兩側的鰭狀結構321中以及周邊區305的基底300中，形成各種適當的源極/汲極323等摻雜區域，而形成了非平面電晶體與平面電晶體之結構。而在完成非平面電晶體或者平面電晶體之後，還可能包含許多步驟，例如形成應力層，或者形成金屬矽化物等，在此不加以一一贅述。可以了解的是，前述的製作方法是以非平面閘極中的鰭狀電晶體(Fin-FET)為示例，但在不影響本發明內容的情況下，亦可適用於其他非平面電晶體的製作。

在此必須注意的是，在圖案化製程後，雖非平面電晶體之閘極324的厚度會大於平面電晶體之閘極322的厚度，但非平面電晶體之閘極324以及平面電晶體之閘極322會具有相同的水平高度。這樣的好處在於，後續若進行後置金屬閘極(metal gate last)製程時，在進行平坦化製程以暴露非平面電晶體之閘極324以及平面電晶體之閘極322時，較不會有高度的落差，而可以同時暴露出兩者。

綜上而言，本發明提供了一種僅需要一道光罩即可同時定義出平面電晶體之閘極以及非平面電晶體之具有相同水平高度的閘極的方法，製程簡單。此外，本發明還整合了在主動區中形成超淺溝渠隔離製程以及在隔離區中形成淺溝渠隔離的方法，且由於都是利用同一個遮罩層以進行圖形轉移，並不會影響整體製程。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

300‧‧‧基底

301‧‧‧主動區

302‧‧‧襯墊層

303‧‧‧隔離區

304‧‧‧遮罩層

305‧‧‧周邊區

306‧‧‧第一圖案化光阻層

308‧‧‧第一溝渠

310‧‧‧第一絕緣層

311‧‧‧淺溝渠隔離

314‧‧‧第二溝渠

316‧‧‧第二絕緣層

317‧‧‧超淺溝渠隔離

318‧‧‧第三圖案化光阻層

319‧‧‧介電層

320‧‧‧導電層

321‧‧‧鰭狀結構

322‧‧‧平面電晶體之閘極

323‧‧‧源極/汲極

324‧‧‧非平面電晶體之閘極

第1圖至第10圖繪示了本發明形成非平面電晶體的步驟示意圖。

300．．．基底

311．．．淺溝渠隔離

317．．．超淺溝渠隔離

319．．．介電層

321．．．鰭狀結構

322．．．平面電晶體之閘極

323．．．源極/汲極

324．．．非平面電晶體之閘極

Claims (8)

1. 一種形成非平面電晶體的方式，包含：提供一基底，該基底上定義有一主動區以及一周邊區，其中該基底還包含一隔離區包圍該主動區；於該基底之該主動區中形成複數個超淺溝渠隔離；在該隔離區中形成一淺溝渠隔離；移除各該超淺溝渠隔離之部份，以使各該超淺溝渠隔離間暴露出之該基底構成複數個鰭狀結構，其中形成該等鰭狀結構的步驟包含：於該基底上形成一圖案化遮罩層，該圖案化遮罩層具有一開口，且該開口之一側壁對應設置於最靠近該隔離區之該超淺溝渠隔離上；以及以該圖案化遮罩層為遮罩進行一蝕刻製程，以形成該等鰭狀結構；於該基底上之該主動區以及該周邊區上形成一導電層，並覆蓋各該鰭狀結構；圖案化該導電層，使得該導電層在該周邊區中形成一平面電晶體之一閘極，而同時於該主動區中形成至少一非平面電晶體之一閘極；以及於該非平面電晶體之該閘極兩側的該鰭狀結構中形成一源極/汲極。
2. 如申請專利範圍第1項之形成非平面電晶體的方法，其中該導電 層包含多晶矽或金屬。
3. 如申請專利範圍第1項之形成非平面電晶體的方法，先形成該淺溝渠隔離後，再形成該超淺溝渠隔離。
4. 如申請專利範圍第1項之形成非平面電晶體的方法，先形成該超淺溝渠隔離後，再形成該淺溝渠隔離。
5. 如申請專利範圍第1項之形成非平面電晶體的方法，還包含：在該基底上形成一遮罩層；圖案化該遮罩層，以在該隔離區中形成一第一圖案化遮罩層；以該第一圖案化遮罩層為遮罩蝕刻該基底，以在該隔離區中形成一第一溝渠，並在該第一溝渠中填入一第一絕緣層以形成該淺溝渠隔離；圖案化該遮罩層，以在該主動區中形成一第二圖案化遮罩層；以及以該第二圖案化遮罩層為遮罩蝕刻該基底，以在該主動區中形成至少一第二溝渠，並在該第二溝渠中填入一第二絕緣層以形成該超淺溝渠隔離。
6. 如申請專利範圍第1項之形成非平面電晶體的方法，其中該淺溝渠隔離在基底中的深度大體上為2000埃至3000埃。
7. 如申請專利範圍第1項之形成非平面電晶體的方法，其中該超淺溝渠隔離在基底中的深度大體上為200至500埃。
8. 如申請專利範圍第1項之形成非平面電晶體的方法，其中該平面電晶體之該閘極與該非平面電晶體之該閘極具有相同的水平高度。