TWI647326B - Method for manufacturing epitaxial wafer and germanium substrate for epitaxial growth - Google Patents

Method for manufacturing epitaxial wafer and germanium substrate for epitaxial growth Download PDF

Info

Publication number
TWI647326B
TWI647326B TW104105359A TW104105359A TWI647326B TW I647326 B TWI647326 B TW I647326B TW 104105359 A TW104105359 A TW 104105359A TW 104105359 A TW104105359 A TW 104105359A TW I647326 B TWI647326 B TW I647326B
Authority
TW
Taiwan
Prior art keywords
epitaxial
substrate
epitaxial wafer
epitaxial growth
layer
Prior art date
Application number
TW104105359A
Other languages
English (en)
Other versions
TW201600621A (zh
Inventor
萩本和德
篠宮勝
土屋慶太郎
後藤博一
佐藤憲
鹿內洋志
小林昇一
栗本宏高
Original Assignee
信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導體股份有限公司 filed Critical 信越半導體股份有限公司
Publication of TW201600621A publication Critical patent/TW201600621A/zh
Application granted granted Critical
Publication of TWI647326B publication Critical patent/TWI647326B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明為一種磊晶晶圓的製造方法，該磊晶晶圓於矽系基板上具有磊晶層，該磊晶晶圓的製造方法的特徵在於：在對前述矽系基板的外周部進行階地加工後，使半導體層於前述矽系基板上磊晶成長。藉此，提供一種磊晶晶圓的製造方法，該磊晶晶圓於矽系基板上具有磊晶層，該磊晶晶圓的製造方法可獲得一種完全無裂痕的磊晶晶圓。

Description

磊晶晶圓的製造方法及磊晶成長用矽系基板
本發明有關於一種磊晶晶圓的製造方法及用於該製造方法之矽系基板，所述磊晶晶圓於矽系基板上具有磊晶成長層。
為了製造半導體磊晶晶圓，使用市售的磊晶製造裝置，於矽系基板(例如，矽基板或碳化矽基板)等的表面上進行磊晶成長，來實行異質或同質磊晶晶圓的製造。
於矽系基板上配置由氮化物半導體所形成的磊晶成長層而成的磊晶晶圓，在外周部上的磊晶成長層的膜厚會變厚而產生磊晶成長層的晶冠(高於成長層的主表面的突起)。
選擇磊晶成長層的各層的厚度等條件，以便使作為半導體裝置來使用的晶圓中央部，矽系基板的翹曲與磊晶成長層的應力最適宜。因此，若產生上述晶冠，則會破壞磊晶成長層上所產生的應力與基板的翹曲之平衡，對磊晶成長層帶來影響，而於外周部附近的磊晶成長層上產生龜殼圖案的裂痕等(請參照例如第4圖)。
為了防止產生此種晶冠，提出以下方法等：對矽系基板的外周部進行倒角，於矽系基板上形成磊晶成長層(例 如專利文獻1)。
又，作為解決裂痕之對策，提出以下方法：對Si基板邊緣附近進行粗面化再實行磊晶成長(專利文獻2)；使用具有定向平面的(111)面作為主面的矽基板，來作為異質磊晶成長用基板(專利文獻3)，該矽基板所具有的定向平面，可位於以<111>方向作為轉軸且將<110>方向朝左旋轉(逆時針旋轉)30°、90°及150°中的任一角度後的方向上；或是對於矽系基板的周邊部，在以環覆蓋的狀態下實行磊晶成長(專利文獻4)等。
又，於矽基板上使GaN層和AlN層磊晶成長而成的磊晶晶圓中，若在磊晶成長中於晶圓端部產生裂痕，則原料也就是三甲基鋁(Trimethylaluminium，TMA)和三甲基鎵(Trimethyl Gallium，TMG)的氣體自裂痕的間隙浸入，與Si反應而產生反應痕跡(reaction impression)。
作為解決此種反應痕跡的對策，提出一種在SOI基板上隔著緩衝膜(AlN膜)，使較厚的GaN膜進行磊晶成長的技術(專利文獻5)。
[先前技術文獻] (專利文獻)
專利文獻1：日本特開昭59-227117號公報
專利文獻2：國際公開2011/161975號公報
專利文獻3：日本特開2011-165962號公報
專利文獻4：日本特開2013-171898號公報
專利文獻5：日本特開2007-246289號公報
然而，現狀是即便一般被稱為「無裂痕(crack free)」的磊晶晶圓，也會因晶冠的產生而在距離外周部數毫米左右的區域內存在裂痕。
令人擔憂的是，該裂痕於元件的製造步驟中擴張、或引發磊晶成長層的剝離而污染生產線。因此，需要一種完全無裂痕的磊晶基板。
本發明鑒於上述問題點而完成，目的在於提供一種磊晶晶圓的製造方法，所述方法可獲得一種完全無裂痕的磊晶晶圓。
為了達到上述目的，本發明提供一種磊晶晶圓的製造方法，該磊晶晶圓於矽系基板上具有磊晶層，該磊晶晶圓的製造方法的特徵在於：在對前述矽系基板的外周部進行階地加工(Terrace processing)後，使半導體層於前述矽系基板上磊晶成長。
如此一來，在對矽系基板的外周部進行階地加工後，使半導體層於矽系基板上磊晶成長，藉此，可容易獲得一種完全無裂痕的磊晶晶圓，並可在元件製造步驟等的後續步驟(post process)中，抑制裂痕擴張、或抑制引發磊晶成長層剝離而污染生產線。
此時較佳為，利用由磨石所實施的磨削，來實行前述階地加工。
如此一來，利用由磨石所實施的磨削，來實行前述階地加工，藉此，可極簡便地實行階地加工。
此時較佳為，進一步包含以下步驟：使磨削後的階面(terrace surface)成為鏡面或準鏡面。
如此一來，藉由使磨削後的階面成為鏡面或準鏡面，可抑制來自磨削後的階面的揚塵，並防止由揚塵所導致的問題。
此時，進行前述磊晶成長的半導體層可為由氮化物半導體所構成。
可適宜地使用氮化物半導體，來作為進行磊晶成長的半導體層。
此時，前述氮化物半導體可為AlN、GaN、InN、或它們的混晶中的任一種以上。
可適宜地使用如上所述的材料，來作為進行磊晶成長之半導體層所使用的氮化物半導體。
又，本發明為一種磊晶成長用矽系基板，用於使半導體層磊晶成長，該磊晶成長用矽系基板的特徵在於：前述矽系基板的外周部經階地加工，且具有階部。
若為該等外周部經階地加工且具有階部之矽系基板，則藉由使用該基板來對半導體層實行磊晶成長，可容易獲得一種完全無裂痕的磊晶晶圓，並可在元件製造步驟等的後續步驟中，抑制裂痕擴張、或抑制引發磊晶成長層剝離而污染生產線。
此時較佳為，前述階部的階面成為鏡面或準鏡面。
如此一來，藉由階部的階面成為鏡面或準鏡面，可抑制的揚塵，並防止由揚塵所導致的問題。
此時，進行前述磊晶成長的半導體層可為由氮化物半導體所構成。
可將本發明適宜地應用於磊晶成長用矽系基板，該基板使用氮化物半導體來作為進行磊晶成長之半導體層。
此時，前述氮化物半導體可為AlN、GaN，InN、或它們的混晶中的任一種以上。
可將本發明適宜地應用於磊晶成長用矽系基板，該基板使用如上所述的材料來作為進行磊晶成長的半導體層所使用的氮化物半導體。
進一步，本發明提供一種磊晶晶圓，其特徵在於：於上述的磊晶成長用矽系基板上，使磊晶層成長而成。
若為這種在外周部經階地加工且具有階部之矽系基板上成長有磊晶層而成之磊晶晶圓，可容易形成一種完全無裂痕的磊晶晶圓，且該磊晶晶圓可在元件製造步驟等的後續步驟中，不會因為裂痕擴張或引起磊晶成長層剝離而污染生產線。
如上所述，依據本發明，可容易獲得一種完全無裂痕的半導體磊晶晶圓，並可在元件製造步驟等的後續步驟中，抑制裂痕擴張、或抑制引發磊晶成長層剝離而污染生產線。
第1圖是表示本發明的磊晶晶圓的製造方法的製造流程的一例的圖。
第2圖是表示在本發明的磊晶晶圓的製造方法的製造步驟中所獲得的階地加工後的矽系基板的圖。
第3圖是表示利用實施例的製造方法製造而成的磊晶晶圓的周邊部的圖。
第4圖是表示利用比較例的製造方法製造而成的磊晶晶圓的周邊部的圖。
以下，作為實施態樣的一例，參照圖式詳細說明本發明，但本發明並非限定於此。
如上所述，現狀是即便於被稱作「無裂痕」的磊晶晶圓中，也會因產生晶冠而在距離外周部數毫米左右的範圍內存在裂痕，令人擔憂的是，該裂痕於元件的製造步驟中擴張、或引發磊晶成長層的剝離而污染生產線。因此，期望一種完全無裂痕的磊晶基板。
於是，發明人針對磊晶晶圓的製造方法反復努力研究，所述方法可容易地獲得一種完全無裂痕的磊晶晶圓，可於元件製造步驟等的後續步驟中，抑制裂痕擴張、或抑制引發磊晶成長層剝離而污染生產線。
其結果為，發現藉由在對矽系基板的外周部進行階地加工後，於矽系基板上使半導體層磊晶成長，可容易獲得一種完全無裂痕的磊晶晶圓，並可於元件製造步驟等的後續步驟中，抑制裂痕擴張、或抑制引發磊晶成長層剝離而污染生產線，從而完成本發明。
以下，參照第1圖，說明本發明的半導體磊晶晶圓 的製造方法。
首先，如第1圖(a)所示，準備矽系基板。矽系基板是例如矽(Si)基板和碳化矽(SiC)基板等。
接著，如第1圖(b)所示，對矽系基板的外周部進行階地加工。
此處，所謂的「階地加工(平台加工，Terrace processing)」是指實施以下加工：如第2圖(e)所示，對於矽基板的要形成磊晶層的一側的表面的外周部，在不改變外徑的前提下，平坦地去除一定寬度的該外周部。被施以此加工後的部分稱作階部，所形成的平坦的面稱作階面。
此階地加工，利用例如具有粒度號數為#800~#4000左右的粒度的磨石來進行磨削(輪磨)，磨削範圍為寬度1mm以上，較佳為1~3mm；磨削深度3μm以上，較佳為3~50μm。
將如此地進行階地加工後的矽系基板表示於第2圖。
第2圖(a)是以寬度3mm、深度6μm磨削而成的晶圓的外周部的照片，第2圖(b)為第2圖(a)的放大照片。
又，第2圖(c)是以寬度1mm、深度6μm磨削而成的晶圓的外周部的照片，第2圖(d)為第2圖(c)的放大照片。
進一步，第2圖(e)是磨削後的矽基板的周邊部的剖面圖。
如此一來，藉由對矽系基板的外周部進行階地加工，可抑制因後續步驟的磊晶成長而導致外周部的裂痕和磊晶層脫落，並抑制反應痕跡的產生。一般認為，這是由於階地加工後的階部上的磊晶成長層成為多晶而使應力得到緩 和，從而抑制裂痕和反應痕跡的產生。
又，亦可於磨削後，利用混酸等實行蝕刻，來使階面成為鏡面或準鏡面。如此一來，藉由實行蝕刻使階面成為鏡面或準鏡面，可抑制揚塵，並防止由揚塵所導致的問題。
接著，如第1圖(c)所示，使用有機金屬氣相成長(Metal-organic Chemical Vapor Deposition，MOCVD)法等磊晶成長法，於設定為900℃以上，例如1200℃的矽系基板上形成磊晶成長層。
此磊晶層的組成並無特別限定，但可為氮化物半導體，並可使該氮化物半導體為AlN、AlGaN、GaN中的任一種以上。例如，可於形成AlN層後，使AlGaN層與GaN層交錯積層而成的緩衝層成長，並在表面形成GaN層，使整體以3~10μm左右的厚度成長。
若按照上述所說明的第1圖的製造流程來製造磊晶晶圓，可容易獲得一種完全無裂痕的半導體磊晶晶圓，並可於元件製造步驟等的後續步驟中，抑制裂痕擴張、或抑制引發磊晶成長層剝離而污染生產線。
接著，說明本發明的磊晶成長用矽系基板。
本發明的磊晶成長用矽系基板，用於使半導體層磊晶成長，矽系基板的外周部經階地加工，且具有階部(參照第2圖(e))。
若使用外周部經階地加工且具有階部之矽系基板，來實行半導體層的磊晶成長，則可容易獲得一種完全無裂痕的磊晶晶圓，並可在元件製造步驟等的後續步驟中，抑制裂 痕擴張、或抑制引發磊晶成長層剝離而污染生產線。
又，較佳為，階部的階面成為鏡面或準鏡面。
如此一來，藉由使階部的階面成為鏡面或準鏡面，可抑制來自階面的揚塵，並防止由揚塵所導致的問題。
進一步，進行磊晶成長的半導體層可為由氮化物半導體所構成。
可將本發明適宜地應用於磊晶成長用矽系基板，所述基板使用氮化物半導體來作為進行磊晶成長之半導體層。
該氮化物半導體可為AlN、GaN、InN、或它們的混晶中的任一種以上。
可將本發明適宜地應用於磊晶成長用矽系基板，所述基板使用如上所述的材料來作為進行磊晶成長之半導體層所使用的氮化物半導體。
又，本發明的磊晶晶圓，是於上述的磊晶成長用矽系基板上使磊晶層成長而成。
若為於此種外周部經階地加工、且具有階部之矽系基板上使磊晶層成長而成的磊晶晶圓，可容易形成一種完全無裂痕的磊晶晶圓，並可在元件製造步驟等的後續步驟中，形成一種無裂痕擴張、不會引起磊晶成長層剝離而污染生產線之磊晶晶圓。
[實施例]
以下，示出實施例和比較例，更具體地說明本發明，但本發明並不限定於該等實施例。
(實施例)
使用具有#3000粒度之磨石，對直徑150mm且厚度1mm的矽基板的外周部，利用磨削實行階地加工，以使階部成為寬度3mm且深度6μm、或寬度3mm且50μm的兩個水平面。
藉由在實行階地加工後的矽基板上磊晶成長而形成AlN層，然後使AlGaN層與GaN層交錯積層而成的緩衝層磊晶成長，並於其表面使GaN層磊晶成長，來製作磊晶晶圓。磊晶層整體的厚度為10μm。
利用集光燈來觀察如上所述地製作而成的磊晶晶圓的外周部，發現無論是按照深度6μm的水平面(參照第3圖(a))、亦或深度50μm的水平面(參照第3圖(b))，皆未產生裂痕、磊晶層脫落及反應痕跡。
(比較例)
除未實行階地加工以外，與實施例相同地，於直徑150mm且厚度1mm的矽基板上實行磊晶成長。
其結果為，如第4圖所示，磊晶晶圓的大致整個圓周可見裂痕。又，磊晶層脫落分散於整個圓周，反應痕跡亦零星地分散。
再者，本發明並非限定於上述實施形態。上述實施形態僅為例示，具有和本發明的申請專利範圍中記載的技術思想實質上相同的構成且起到同樣的作用效果的技術方案，均包含於本發明的技術範圍內。

Claims (6)

  1. 一種磊晶晶圓的製造方法，該磊晶晶圓於矽系基板上具有磊晶層，該磊晶晶圓的製造方法的特徵在於：在對前述矽系基板的外周部利用由磨石所實施的磨削來進行階地加工，使磨削後的階面成為鏡面或準鏡面之後，使半導體層於前述矽系基板上磊晶成長，且在成為鏡面或準鏡面之前述階面上直接地形成多結晶半導體層。
  2. 如請求項1所述的磊晶晶圓的製造方法，其中，前述進行磊晶成長的半導體層由氮化物半導體所構成。
  3. 如請求項2所述的磊晶晶圓的製造方法，其中，前述氮化物半導體為AlN、GaN、InN、或它們的混晶中的任一種以上。
  4. 一種磊晶晶圓，在用於使半導體層磊晶成長之磊晶成長用矽系基板上使磊晶層成長而成，該磊晶晶圓的特徵在於：前述矽系基板的外周部經階地加工，且具有階部；前述階部的階面成為鏡面或準鏡面；並且，在成為鏡面或準鏡面之前述階面上直接地設置有多結晶半導體層。
  5. 如請求項4所述的磊晶晶圓，其中，前述進行磊晶成長的半導體層由氮化物半導體所構成。
  6. 如請求項5所述的磊晶晶圓，其中，前述氮化物半導體為AlN、GaN、InN、或它們的混晶中的任一種以上。
TW104105359A 2014-03-04 2015-02-16 Method for manufacturing epitaxial wafer and germanium substrate for epitaxial growth TWI647326B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-041976 2014-03-04
JP2014041976A JP6157381B2 (ja) 2014-03-04 2014-03-04 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
TW201600621A TW201600621A (zh) 2016-01-01
TWI647326B true TWI647326B (zh) 2019-01-11

Family

ID=54054884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105359A TWI647326B (zh) 2014-03-04 2015-02-16 Method for manufacturing epitaxial wafer and germanium substrate for epitaxial growth

Country Status (7)

Country Link
US (1) US10319587B2 (zh)
JP (1) JP6157381B2 (zh)
KR (1) KR102262063B1 (zh)
CN (1) CN106068547B (zh)
DE (1) DE112015000728T5 (zh)
TW (1) TWI647326B (zh)
WO (1) WO2015133063A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695341B (zh) 2017-03-31 2021-01-26 环球晶圆股份有限公司 外延基板及其制造方法
JP6879223B2 (ja) * 2018-01-18 2021-06-02 株式会社Sumco 貼り合わせウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805453A (en) * 2006-01-31 2008-01-16 Sumco Corp Method for manufacturing epitaxial wafer
JP2011119336A (ja) * 2009-12-01 2011-06-16 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体基板
JP2013075815A (ja) * 2011-09-12 2013-04-25 Hitachi Cable Ltd 窒化物半導体結晶の製造方法、窒化物半導体エピタキシヤルウエハ、および窒化物半導体自立基板
CN103137656A (zh) * 2011-12-05 2013-06-05 三星电子株式会社 硅衬底及其制造方法和外延结构及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) 1983-06-08 1984-12-20 Nec Corp 半導体装置
JPS6230336A (ja) * 1985-07-31 1987-02-09 Fujitsu Ltd プラズマ酸化法
JP3336866B2 (ja) * 1996-08-27 2002-10-21 信越半導体株式会社 気相成長用シリコン単結晶基板の製造方法
JP2007246289A (ja) 2004-03-11 2007-09-27 Nec Corp 窒化ガリウム系半導体基板の作製方法
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
CN101140868B (zh) * 2006-09-06 2010-06-09 胜高股份有限公司 外延晶片及其制造方法
JP2011161975A (ja) 2010-02-05 2011-08-25 Toyota Motor Corp 車両のパワートレーン
JP5417211B2 (ja) 2010-02-10 2014-02-12 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
CN102959682A (zh) * 2010-06-25 2013-03-06 同和电子科技有限公司 外延生长基板与半导体装置、外延生长方法
JP6130995B2 (ja) 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
EP3101160B1 (en) * 2014-01-28 2019-06-12 Sumitomo Chemical Company, Limited Semiconductor substrate manufacturing method
JP6261388B2 (ja) * 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805453A (en) * 2006-01-31 2008-01-16 Sumco Corp Method for manufacturing epitaxial wafer
JP2011119336A (ja) * 2009-12-01 2011-06-16 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体基板
JP2013075815A (ja) * 2011-09-12 2013-04-25 Hitachi Cable Ltd 窒化物半導体結晶の製造方法、窒化物半導体エピタキシヤルウエハ、および窒化物半導体自立基板
CN103137656A (zh) * 2011-12-05 2013-06-05 三星电子株式会社 硅衬底及其制造方法和外延结构及其制造方法

Also Published As

Publication number Publication date
JP6157381B2 (ja) 2017-07-05
KR102262063B1 (ko) 2021-06-09
WO2015133063A1 (ja) 2015-09-11
CN106068547B (zh) 2019-06-04
JP2015170616A (ja) 2015-09-28
KR20160127748A (ko) 2016-11-04
US20160365239A1 (en) 2016-12-15
TW201600621A (zh) 2016-01-01
US10319587B2 (en) 2019-06-11
DE112015000728T5 (de) 2017-05-11
CN106068547A (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
TWI604094B (zh) 半導體磊晶晶圓的製造方法及半導體磊晶晶圓
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
TWI647326B (zh) Method for manufacturing epitaxial wafer and germanium substrate for epitaxial growth
WO2003060965A1 (fr) Plaquette a semi-conducteurs et son procede de fabrication
JP6827469B2 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
TW201900951A (zh) Iii族氮化物半導體基板
JP4130389B2 (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP6547506B2 (ja) 窒化物半導体結晶の製造方法
US11680339B2 (en) Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
WO2023026847A1 (ja) 窒化物半導体基板及びその製造方法
WO2020066544A1 (ja) エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
TW202015104A (zh) 半極性獨立基板之製造方法
JP2011032112A (ja) 単結晶体の製造方法
JP2014201505A (ja) Ｉｉｉ族窒化物半導体基板の製造方法