TWI629784B - 超高電壓元件及其製備方法 - Google Patents

超高電壓元件及其製備方法 Download PDF

Info

Publication number
TWI629784B
TWI629784B TW105136819A TW105136819A TWI629784B TW I629784 B TWI629784 B TW I629784B TW 105136819 A TW105136819 A TW 105136819A TW 105136819 A TW105136819 A TW 105136819A TW I629784 B TWI629784 B TW I629784B
Authority
TW
Taiwan
Prior art keywords
planting
zone
concentration
region
area
Prior art date
Application number
TW105136819A
Other languages
English (en)
Other versions
TW201818541A (zh
Inventor
胡鈺豪
林文新
林鑫成
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW105136819A priority Critical patent/TWI629784B/zh
Publication of TW201818541A publication Critical patent/TW201818541A/zh
Application granted granted Critical
Publication of TWI629784B publication Critical patent/TWI629784B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露提供一種超高電壓元件，包括：一基板；一第一井區，形成於該基板中；一第二井區，形成於該基板中，鄰近該第一井區；一閘氧化層，形成於該基板之該第一井區與該第二井區上；一閘極，形成於該閘氧化層上；一絕緣區，形成於該基板之該第二井區之表面；一第一佈植區，形成於該絕緣區下方之該第二井區中；以及一第二佈植區，形成於該第一佈植區下方，與該第一佈植區形成一接面，其中該第一佈植區與該第二佈植區至少其中之一包括至少兩次佈植區，該等次佈植區具有不同佈植濃度，其中具有較大佈植濃度之該次佈植區鄰近該接面，具有較小佈植濃度之該次佈植區遠離該接面。

Description

超高電壓元件及其製備方法
本揭露係有關於一種超高電壓元件，特別是有關於一種可有效提升崩潰電壓(breakdown voltage，BV)之超高電壓元件。
對於傳統的超高電壓元件(ultra-high voltage device)，其結構中鄰近絕緣區下方的佈植區的濃度高低通常扮演著主要影響導通電阻(Rds-on)的角色。當此佈植區的濃度偏高時，會降低元件的導通電阻，然而，卻同時造成崩潰電壓(breakdown voltage，BV)亦偏低的情況。在量產時，常因考量崩潰電壓的製程容許範圍(process window)要能足夠大，而須選擇低濃度的佈植區作為主要條件。
雖採用低濃度的佈植區可使元件獲得較大的崩潰電壓製程容許範圍，然而，此時，元件因採用低濃度佈植區所獲得的導通電阻(Rds-on)卻高出採用高濃度佈植區所獲得的導通電阻甚多，影響元件效能。
因此，如何在維持低導通電阻(Rds-on)的情況下，又同時能有效提升崩潰電壓的製程容許範圍，是目前業界亟須努力的目標。
本揭露之一實施例，提供一種超高電壓元件(ultra-high voltage device)，包括：一基板；一第一井區，形成於該基板中；一第二井區，形成於該基板中，鄰近該第一井區；一閘氧化層，形成於該基板之該第一井區與該第二井區上；一閘極，形成於該閘氧化層上；一絕緣區，形成於該基板之該第二井區之表面；一第一佈植區，形成於該絕緣區下方之該第二井區中；以及一第二佈植區，形成於該第一佈植區下方，與該第一佈植區形成一接面(junction)，其中該第一佈植區與該第二佈植區至少其中之一包括至少兩次佈植區(sub-implant region)，該等次佈植區具有不同佈植濃度，其中具有較大佈植濃度之該次佈植區鄰近該接面，具有較小佈植濃度之該次佈植區遠離該接面。
在一實施例中，該基板為一P型基板。
在此實施例中，該第一井區為一P型井區，該第二井區為一N型井區，該第一佈植區為一N型佈植區，該第二佈植區為一P型佈植區。
在一實施例中，未包括該等次佈植區之該第一佈植區或該第二佈植區之佈植濃度介於1.0E15~1.0E16cm^-3。
在一實施例中，具有較大佈植濃度之該次佈植區之佈植濃度介於2.0E16~6.0E16cm^-3。
在一實施例中，具有較小佈植濃度之該次佈植區之佈植濃度介於1.0E16~4.0E16cm^-3。
在一實施例中，該絕緣區包括一場氧化層(field oxide)或一淺溝槽隔離(shallow trench isolation，STI)。
本揭露之一實施例，提供一種超高電壓元件之製備方法，包括：提供一基板，包括一第一井區、一第二井區、一閘氧化層、一閘極以及一絕緣區，其中該第一井區鄰近該第二井區，該閘氧化層形成於該第一井區與該第二井區上，該閘極形成於該閘氧化層上，以及該絕緣區形成於該第二井區之表面；進行一第一佈植製程，以形成一第一佈植區於該絕緣區下方之該第二井區中；以及進行一第二佈植製程，以形成一第二佈植區於該第一佈植區下方，其中該第一佈植區與該第二佈植區形成一接面，且該第一佈植區與該第二佈植區至少其中之一包括至少兩次佈植區，該等次佈植區具有不同佈植濃度，其中具有較大佈植濃度之該次佈植區鄰近該接面，具有較小佈植濃度之該次佈植區遠離該接面。
在一實施例中，該第一佈植製程提供單一佈植濃度，以形成具有單一佈植濃度之該第一佈植區。
在一實施例中，該第一佈植製程提供一較大佈植濃度與一較小佈植濃度，以形成包括具有不同佈植濃度之該等次佈植區之該第一佈植區。
在一實施例中，該第二佈植製程提供單一佈植濃度，以形成具有單一佈植濃度之該第二佈植區。
在一實施例中，該第二佈植製程提供一較大佈植濃度與一較小佈植濃度，以形成包括具有不同佈植濃度之該等次佈植區之該第二佈植區。
本揭露在維持第二井區(漂移區(draft zone))中的第一佈植區具有高佈植濃度的情況下，改變第二佈植區的佈植 態樣，即，於第二佈植區中，形成至少兩次佈植區(sub-implant region)，該等次佈植區具有不同佈植濃度，且具有較大佈植濃度的次佈植區鄰近第一佈植區與第二佈植區的接面，而具有較小佈植濃度的次佈植區則遠離第一佈植區與第二佈植區的接面，由於各次佈植區具有不同佈植濃度，使得第二佈植區形成一非梯度(non-gradient)的佈植態樣，如此，不但形成的高佈植濃度的第一佈植區可維持元件具有低的導通電阻(Rds-on)，特殊的第二佈植區的佈植態樣亦由於第二佈植區在絕緣區下方提供更大空乏區(depletion)空間的情況下，有效提升了元件的崩潰電壓(breakdown voltage，BV)。
此外，本揭露非梯度態樣(non-gradient profile)的佈植技術可廣泛應用於具有場氧化層(field oxide)或淺溝槽隔離(shallow trench isolation，STI)的各種半導體結構。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下。
10‧‧‧超高電壓元件
12‧‧‧基板
14‧‧‧第一井區
16‧‧‧第二井區
18‧‧‧閘氧化層
20‧‧‧閘極
22‧‧‧通道
26‧‧‧絕緣區
32‧‧‧第一佈植區
34‧‧‧第二佈植區
35‧‧‧第一佈植區與第二佈植區的接面
36‧‧‧第一次佈植區
38‧‧‧第二次佈植區
40‧‧‧第三次佈植區
42‧‧‧第四次佈植區
第1圖係根據本揭露之一實施例，一種超高電壓元件之剖面示意圖；第2圖係根據本揭露之一實施例，一種超高電壓元件之剖面示意圖；第3圖係根據本揭露之一實施例，一種超高電壓元件之剖面示意圖； 第4圖係根據本揭露之一實施例，一種超高電壓元件之剖面示意圖；第5圖係根據本揭露之一實施例，一種超高電壓元件之剖面示意圖；第6圖係根據本揭露之一實施例，一種超高電壓元件之剖面示意圖；第7圖係根據本揭露之一實施例，一種超高電壓元件之剖面示意圖；第8圖係根據本揭露之一實施例，一種超高電壓元件之剖面示意圖；第9圖係根據本揭露之一實施例，顯示不同佈植濃度及態樣對導通電阻(Rds-on)之影響；以及第10圖係根據本揭露之一實施例，顯示不同佈植濃度及態樣對崩潰電壓(breakdown voltage，BV)之影響。
請參閱第1圖，根據本揭露之一實施例，提供一種超高電壓元件(ultra-high voltage device)10。第1圖為超高電壓元件10的剖面示意圖。
如第1圖所示，在本實施例中，超高電壓元件10包括一基板12、一第一井區14、一第二井區16、一閘氧化層18、一閘極20、一通道22、一絕緣區26、一第一佈植區32、以及一第二佈植區34。
第一井區14形成於基板12中。第二井區16形成於基板12中，鄰近第一井區14。閘氧化層18形成於基板12的第一 井區14與第二井區16上。閘極20形成於閘氧化層18上。通道22形成於閘氧化層18下方的第一井區14中。絕緣區26形成於基板12的第二井區16的表面。第一佈植區32形成於絕緣區26下方的第二井區16中。第二佈植區34形成於第一佈植區32下方，與第一佈植區32形成一接面35。
值得注意的是，第一佈植區32與第二佈植區34至少其中之一包括至少兩次佈植區(sub-implant region)，例如，第二佈植區34包括一第一次佈植區36與一第二次佈植區38，如第1圖所示，該等次佈植區(36、38)具有不同佈植濃度，而具有較大佈植濃度的次佈植區鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的次佈植區則遠離第一佈植區32與第二佈植區34的接面35，例如，具有較大佈植濃度的第一次佈植區36鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第二次佈植區38則遠離第一佈植區32與第二佈植區34的接面35。
在部分實施例中，基板12可為一P型基板。
當基板12為一P型基板時，第一井區14為一P型井區，第二井區16為一N型井區，第一佈植區32為一N型佈植區，第二佈植區34為一P型佈植區。
在部分實施例中，未包括次佈植區的第一佈植區32或第二佈植區34的佈植濃度大約介於1.0E15~1.0E16cm^-3。在此實施例中，即，未包括第一次佈植區36與第二次佈植區38的第一佈植區32的佈植濃度大約介於1.0E15~1.0E16cm^-3。
在部分實施例中，具有較大佈植濃度的次佈植區的佈植濃度大約介於2.0E16~6.0E16cm^-3。在此實施例中，即，具有較大佈植濃度的第一次佈植區36的佈植濃度大約介於2.0E 16~6.0E16cm^-3。
在部分實施例中，具有較小佈植濃度的次佈植區的佈植濃度大約介於1.0E16~4.0E16cm^-3。在此實施例中，即，具有較小佈植濃度的第二次佈植區38的佈植濃度大約介於1.0E16~4.0E16cm^-3。
在部分實施例中，絕緣區26可包括一場氧化層(field oxide)，如第1圖所示。
請參閱第2圖，根據本揭露之一實施例，提供一種超高電壓元件(ultra-high voltage device)10。第2圖為超高電壓元件10的剖面示意圖。
如第2圖所示，在本實施例中，超高電壓元件10包括一基板12、一第一井區14、一第二井區16、一閘氧化層18、一閘極20、一通道22、一絕緣區26、一第一佈植區32、以及一第二佈植區34。
第一井區14形成於基板12中。第二井區16形成於基板12中，鄰近第一井區14。閘氧化層18形成於基板12的第一井區14與第二井區16上。閘極20形成於閘氧化層18上。通道22形成於閘氧化層18下方的第一井區14中。絕緣區26形成於基板12的第二井區16的表面。第一佈植區32形成於絕緣區26下方的第二井區16中。第二佈植區34形成於第一佈植區32下方，與第一佈植區32形成一接面35。
值得注意的是，第一佈植區32與第二佈植區34至少其中之一包括至少兩次佈植區(sub-implant region)，例如，第二佈植區34包括一第一次佈植區36與一第二次佈植區38，以及第一佈植區32包括一第三次佈植區40與一第四次佈植區42，如第2圖所示，該等次佈植區(36、38與40、42)具有不同佈植濃度，而具有較大佈植濃度的次佈植區鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的次佈植區則遠離第一佈植區32與第二佈植區34的接面35，例如，具有較大佈植濃度的第一次佈植區36鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第二次佈植區38則遠離第一佈植區32與第二佈植區34的接面35，以及具有較大佈植濃度的第三次佈植區40鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第四次佈植區42則遠離第一佈植區32與第二佈植區34的接面35。
在部分實施例中，基板12可為一P型基板。
當基板12為一P型基板時，第一井區14為一P型井區，第二井區16為一N型井區，第一佈植區32為一N型佈植區，第二佈植區34為一P型佈植區。
在部分實施例中，具有較大佈植濃度的次佈植區的佈植濃度大約介於5.0E15~6.0E16cm^-3。在此實施例中，即，具有較大佈植濃度的第一次佈植區36、第三次佈植區40的佈植濃度大約介於5.0E15~6.0E16cm^-3。
在部分實施例中，具有較小佈植濃度的次佈植區的佈植濃度大約介於1.0E15~4.0E16cm^-3。在此實施例中， 即，具有較小佈植濃度的第二次佈植區38、第四次佈植區42的佈植濃度大約介於1.0E15~4.0E16cm^-3。
在部分實施例中，絕緣區26可包括一場氧化層(field oxide)，如第2圖所示。
請參閱第3圖，根據本揭露之一實施例，提供一種超高電壓元件(ultra-high voltage device)10。第3圖為超高電壓元件10的剖面示意圖。
如第3圖所示，在本實施例中，超高電壓元件10包括一基板12、一第一井區14、一第二井區16、一閘氧化層18、一閘極20、一通道22、一絕緣區26、一第一佈植區32、以及一第二佈植區34。
第一井區14形成於基板12中。第二井區16形成於基板12中，鄰近第一井區14。閘氧化層18形成於基板12的第一井區14與第二井區16上。閘極20形成於閘氧化層18上。通道22形成於閘氧化層18下方的第一井區14中。絕緣區26形成於基板12的第二井區16的表面。第一佈植區32形成於絕緣區26下方的第二井區16中。第二佈植區34形成於第一佈植區32下方，與第一佈植區32形成一接面35。
值得注意的是，第一佈植區32與第二佈植區34至少其中之一包括至少兩次佈植區(sub-implant region)，例如，第二佈植區34包括一第一次佈植區36與一第二次佈植區38，如第3圖所示，該等次佈植區(36、38)具有不同佈植濃度，而具有較大佈植濃度的次佈植區鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的次佈植區則遠離第一佈植區32 與第二佈植區34的接面35，例如，具有較大佈植濃度的第一次佈植區36鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第二次佈植區38則遠離第一佈植區32與第二佈植區34的接面35。
在部分實施例中，基板12可為一N型基板。
當基板12為一N型基板時，第一井區14為一N型井區，第二井區16為一P型井區，第一佈植區32為一P型佈植區，第二佈植區34為一N型佈植區。
在部分實施例中，未包括次佈植區的第一佈植區32或第二佈植區34的佈植濃度大約介於1.0E15~1.0E16cm^-3。在此實施例中，即，未包括第一次佈植區36與第二次佈植區38的第一佈植區32的佈植濃度大約介於1.0E15~1.0E16cm^-3。
在部分實施例中，具有較大佈植濃度的次佈植區的佈植濃度大約介於2.0E16~6.0E16cm^-3。在此實施例中，即，具有較大佈植濃度的第一次佈植區36的佈植濃度大約介於2.0E16~6.0E16cm^-3。
在部分實施例中，具有較小佈植濃度的次佈植區的佈植濃度大約介於1.0E16~4.0E16cm^-3。在此實施例中，即，具有較小佈植濃度的第二次佈植區38的佈植濃度大約介於1.0E16~4.0E16cm^-3。
在部分實施例中，絕緣區26可包括一場氧化層(field oxide)，如第3圖所示。
請參閱第4圖，根據本揭露之一實施例，提供一種 超高電壓元件(ultra-high voltage device)10。第4圖為超高電壓元件10的剖面示意圖。
如第4圖所示，在本實施例中，超高電壓元件10包括一基板12、一第一井區14、一第二井區16、一閘氧化層18、一閘極20、一通道22、一絕緣區26、一第一佈植區32、以及一第二佈植區34。
第一井區14形成於基板12中。第二井區16形成於基板12中，鄰近第一井區14。閘氧化層18形成於基板12的第一井區14與第二井區16上。閘極20形成於閘氧化層18上。通道22形成於閘氧化層18下方的第一井區14中。絕緣區26形成於基板12的第二井區16的表面。第一佈植區32形成於絕緣區26下方的第二井區16中。第二佈植區34形成於第一佈植區32下方，與第一佈植區32形成一接面35。
值得注意的是，第一佈植區32與第二佈植區34至少其中之一包括至少兩次佈植區(sub-implant region)，例如，第二佈植區34包括一第一次佈植區36與一第二次佈植區38，以及第一佈植區32包括一第三次佈植區40與一第四次佈植區42，如第4圖所示，該等次佈植區(36、38與40、42)具有不同佈植濃度，而具有較大佈植濃度的次佈植區鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的次佈植區則遠離第一佈植區32與第二佈植區34的接面35，例如，具有較大佈植濃度的第一次佈植區36鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第二次佈植區38則遠離第一佈植區32與第二佈植區34的接面35，以及具有較大佈植濃度的第三 次佈植區40鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第四次佈植區42則遠離第一佈植區32與第二佈植區34的接面35。
在部分實施例中，基板12可為一N型基板。
當基板12為一N型基板時，第一井區14為一N型井區，第二井區16為一P型井區，第一佈植區32為一P型佈植區，第二佈植區34為一N型佈植區。
在部分實施例中，具有較大佈植濃度的次佈植區的佈植濃度大約介於5.0E15~6.0E16cm^-3。在此實施例中，即，具有較大佈植濃度的第一次佈植區36、第三次佈植區40的佈植濃度大約介於5.0E15~6.0E16cm^-3。
在部分實施例中，具有較小佈植濃度的次佈植區的佈植濃度大約介於1.0E15~4.0E16cm^-3。在此實施例中，即，具有較小佈植濃度的第二次佈植區38、第四次佈植區42的佈植濃度大約介於1.0E15~4.0E16cm^-3。
在部分實施例中，絕緣區26可包括一場氧化層(field oxide)，如第4圖所示。
請參閱第5圖，根據本揭露之一實施例，提供一種超高電壓元件(ultra-high voltage device)10。第5圖為超高電壓元件10的剖面示意圖。
如第5圖所示，在本實施例中，超高電壓元件10包括一基板12、一第一井區14、一第二井區16、一閘氧化層18、一閘極20、一通道22、一絕緣區26、一第一佈植區32、以及一第二佈植區34。
第一井區14形成於基板12中。第二井區16形成於基板12中，鄰近第一井區14。閘氧化層18形成於基板12的第一井區14與第二井區16上。閘極20形成於閘氧化層18上。通道22形成於閘氧化層18下方的第一井區14中。絕緣區26形成於基板12的第二井區16的表面。第一佈植區32形成於絕緣區26下方的第二井區16中。第二佈植區34形成於第一佈植區32下方，與第一佈植區32形成一接面35。
值得注意的是，第一佈植區32與第二佈植區34至少其中之一包括至少兩次佈植區(sub-implant region)，例如，第二佈植區34包括一第一次佈植區36與一第二次佈植區38，如第5圖所示，該等次佈植區(36、38)具有不同佈植濃度，而具有較大佈植濃度的次佈植區鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的次佈植區則遠離第一佈植區32與第二佈植區34的接面35，例如，具有較大佈植濃度的第一次佈植區36鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第二次佈植區38則遠離第一佈植區32與第二佈植區34的接面35。
在部分實施例中，基板12可為一P型基板。
當基板12為一P型基板時，第一井區14為一P型井區，第二井區16為一N型井區，第一佈植區32為一N型佈植區，第二佈植區34為一P型佈植區。
在部分實施例中，未包括次佈植區的第一佈植區32或第二佈植區34的佈植濃度大約介於1.0E15~1.0E16cm^-3。在此實施例中，即，未包括第一次佈植區36與第二次 佈植區38的第一佈植區32的佈植濃度大約介於1.0E15~1.0E16cm^-3。
在部分實施例中，具有較大佈植濃度的次佈植區的佈植濃度大約介於2.0E16~6.0E16cm^-3。在此實施例中，即，具有較大佈植濃度的第一次佈植區36的佈植濃度大約介於2.0E16~6.0E16cm^-3。
在部分實施例中，具有較小佈植濃度的次佈植區的佈植濃度大約介於1.0E16~4.0E16cm^-3。在此實施例中，即，具有較小佈植濃度的第二次佈植區38的佈植濃度大約介於1.0E16~4.0E16cm^-3。
在部分實施例中，絕緣區26可包括一淺溝槽隔離(shallow trench isolation，STI)，如第5圖所示。
請參閱第6圖，根據本揭露之一實施例，提供一種超高電壓元件(ultra-high voltage device)10。第6圖為超高電壓元件10的剖面示意圖。
如第6圖所示，在本實施例中，超高電壓元件10包括一基板12、一第一井區14、一第二井區16、一閘氧化層18、一閘極20、一通道22、一絕緣區26、一第一佈植區32、以及一第二佈植區34。
第一井區14形成於基板12中。第二井區16形成於基板12中，鄰近第一井區14。閘氧化層18形成於基板12的第一井區14與第二井區16上。閘極20形成於閘氧化層18上。通道22形成於閘氧化層18下方的第一井區14中。絕緣區26形成於基板12的第二井區16的表面。第一佈植區32形成於絕緣區26下方的 第二井區16中。第二佈植區34形成於第一佈植區32下方，與第一佈植區32形成一接面35。
值得注意的是，第一佈植區32與第二佈植區34至少其中之一包括至少兩次佈植區(sub-implant region)，例如，第二佈植區34包括一第一次佈植區36與一第二次佈植區38，以及第一佈植區32包括一第三次佈植區40與一第四次佈植區42，如第6圖所示，該等次佈植區(36、38與40、42)具有不同佈植濃度，而具有較大佈植濃度的次佈植區鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的次佈植區則遠離第一佈植區32與第二佈植區34的接面35，例如，具有較大佈植濃度的第一次佈植區36鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第二次佈植區38則遠離第一佈植區32與第二佈植區34的接面35，以及具有較大佈植濃度的第三次佈植區40鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第四次佈植區42則遠離第一佈植區32與第二佈植區34的接面35。
在部分實施例中，基板12可為一P型基板。
當基板12為一P型基板時，第一井區14為一P型井區，第二井區16為一N型井區，第一佈植區32為一N型佈植區，第二佈植區34為一P型佈植區。
在部分實施例中，具有較大佈植濃度的次佈植區的佈植濃度大約介於5.0E15~6.0E16cm^-3。在此實施例中，即，具有較大佈植濃度的第一次佈植區36、第三次佈植區40的佈植濃度大約介於5.0E15~6.0E16cm^-3。
在部分實施例中，具有較小佈植濃度的次佈植區的佈植濃度大約介於1.0E15~4.0E16cm^-3。在此實施例中，即，具有較小佈植濃度的第二次佈植區38、第四次佈植區42的佈植濃度大約介於1.0E15~4.0E16cm^-3。
在部分實施例中，絕緣區26可包括一淺溝槽隔離(shallow trench isolation，STI)，如第6圖所示。
請參閱第7圖，根據本揭露之一實施例，提供一種超高電壓元件(ultra-high voltage device)10。第7圖為超高電壓元件10的剖面示意圖。
如第7圖所示，在本實施例中，超高電壓元件10包括一基板12、一第一井區14、一第二井區16、一閘氧化層18、一閘極20、一通道22、一絕緣區26、一第一佈植區32、以及一第二佈植區34。
第一井區14形成於基板12中。第二井區16形成於基板12中，鄰近第一井區14。閘氧化層18形成於基板12的第一井區14與第二井區16上。閘極20形成於閘氧化層18上。通道22形成於閘氧化層18下方的第一井區14中。絕緣區26形成於基板12的第二井區16的表面。第一佈植區32形成於絕緣區26下方的第二井區16中。第二佈植區34形成於第一佈植區32下方，與第一佈植區32形成一接面35。
值得注意的是，第一佈植區32與第二佈植區34至少其中之一包括至少兩次佈植區(sub-implant region)，例如，第二佈植區34包括一第一次佈植區36與一第二次佈植區38，如第7圖所示，該等次佈植區(36、38)具有不同佈植濃度，而具有 較大佈植濃度的次佈植區鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的次佈植區則遠離第一佈植區32與第二佈植區34的接面35，例如，具有較大佈植濃度的第一次佈植區36鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第二次佈植區38則遠離第一佈植區32與第二佈植區34的接面35。
在部分實施例中，基板12可為一N型基板。
當基板12為一N型基板時，第一井區14為一N型井區，第二井區16為一P型井區，第一佈植區32為一P型佈植區，第二佈植區34為一N型佈植區。
在部分實施例中，未包括次佈植區的第一佈植區32或第二佈植區34的佈植濃度大約介於1.0E15~1.0E16cm^-3。在此實施例中，即，未包括第一次佈植區36與第二次佈植區38的第一佈植區32的佈植濃度大約介於1.0E15~1.0E16cm^-3。
在部分實施例中，具有較大佈植濃度的次佈植區的佈植濃度大約介於2.0E16~6.0E16cm^-3。在此實施例中，即，具有較大佈植濃度的第一次佈植區36的佈植濃度大約介於2.0E16~6.0E16cm^-3。
在部分實施例中，具有較小佈植濃度的次佈植區的佈植濃度大約介於1.0E16~4.0E16cm^-3。在此實施例中，即，具有較小佈植濃度的第二次佈植區38的佈植濃度大約介於1.0E16~4.0E16cm^-3。
在部分實施例中，絕緣區26可包括一淺溝槽隔離 (shallow trench isolation，STI)，如第7圖所示。
請參閱第8圖，根據本揭露之一實施例，提供一種超高電壓元件(ultra-high voltage device)10。第8圖為超高電壓元件10的剖面示意圖。
如第8圖所示，在本實施例中，超高電壓元件10包括一基板12、一第一井區14、一第二井區16、一閘氧化層18、一閘極20、一通道22、一絕緣區26、一第一佈植區32、以及一第二佈植區34。
第一井區14形成於基板12中。第二井區16形成於基板12中，鄰近第一井區14。閘氧化層18形成於基板12的第一井區14與第二井區16上。閘極20形成於閘氧化層18上。通道22形成於閘氧化層18下方的第一井區14中。絕緣區26形成於基板12的第二井區16的表面。第一佈植區32形成於絕緣區26下方的第二井區16中。第二佈植區34形成於第一佈植區32下方，與第一佈植區32形成一接面35。
值得注意的是，第一佈植區32與第二佈植區34至少其中之一包括至少兩次佈植區(sub-implant region)，例如，第二佈植區34包括一第一次佈植區36與一第二次佈植區38，以及第一佈植區32包括一第三次佈植區40與一第四次佈植區42，如第8圖所示，該等次佈植區(36、38與40、42)具有不同佈植濃度，而具有較大佈植濃度的次佈植區鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的次佈植區則遠離第一佈植區32與第二佈植區34的接面35，例如，具有較大佈植濃度的第一次佈植區36鄰近第一佈植區32與第二佈植區34的 接面35，具有較小佈植濃度的第二次佈植區38則遠離第一佈植區32與第二佈植區34的接面35，以及具有較大佈植濃度的第三次佈植區40鄰近第一佈植區32與第二佈植區34的接面35，具有較小佈植濃度的第四次佈植區42則遠離第一佈植區32與第二佈植區34的接面35。
在部分實施例中，基板12可為一N型基板。
當基板12為一N型基板時，第一井區14為一N型井區，第二井區16為一P型井區，第一佈植區32為一P型佈植區，第二佈植區34為一N型佈植區。
在部分實施例中，具有較大佈植濃度的次佈植區的佈植濃度大約介於2.0E16~6.0E16cm^-3。在此實施例中，即，具有較大佈植濃度的第一次佈植區36、第三次佈植區40的佈植濃度大約介於2.0E16~6.0E16cm^-3。
在部分實施例中，具有較小佈植濃度的次佈植區的佈植濃度大約介於1.0E16~4.0E16cm^-3。在此實施例中，即，具有較小佈植濃度的第二次佈植區38、第四次佈植區42的佈植濃度大約介於1.0E16~4.0E16cm^-3。
在部分實施例中，絕緣區26可包括一淺溝槽隔離(shallow trench isolation，STI)，如第8圖所示。
請參閱第1圖，根據本揭露之一實施例，提供一種超高電壓元件之製備方法。第1圖為超高電壓元件製備方法的剖面示意圖。
如第1圖所示，在本實施例中，一種超高電壓元件之製備方法包括：提供一基板12，包括一第一井區14、一第二 井區16、一閘氧化層18、一閘極20以及一絕緣區26。在基板12的結構中，第一井區14鄰近第二井區16，閘氧化層18形成於第一井區14與第二井區16上，閘極20形成於閘氧化層18上，以及絕緣區26形成於第二井區16之表面。
之後，進行一第一佈植製程(未圖示)，以形成一第一佈植區32於絕緣區26下方之第二井區16中。
接著，進行一第二佈植製程(未圖示)，以形成一第二佈植區34於第一佈植區32下方。
值得注意的是，第一佈植區32與第二佈植區34之間形成一接面35，且第一佈植區32與第二佈植區34至少其中之一包括至少兩次佈植區，例如第二佈植區34包括兩次佈植區(36、38)。次佈植區具有不同佈植濃度，例如具有較大佈植濃度之次佈植區36鄰近接面35，具有較小佈植濃度之次佈植區38遠離接面35。
在此實施例中，第一佈植製程(未圖示)提供單一佈植濃度，以形成具有單一佈植濃度之第一佈植區32。
在此實施例中，第二佈植製程(未圖示)提供一較大佈植濃度與一較小佈植濃度，以形成包括具有不同佈植濃度之次佈植區(36、38)之第二佈植區34。
在部分實施例中，未包括次佈植區的第一佈植區32或第二佈植區34的佈植濃度大約介於1.0E15~1.0E16cm^-3。在此實施例中，即，未包括第一次佈植區36與第二次佈植區38的第一佈植區32的佈植濃度大約介於1.0E15~1.0E16cm^-3。
在部分實施例中，具有較大佈植濃度的次佈植區的佈植濃度大約介於2.0E16~6.0E16cm^-3。在此實施例中，即，具有較大佈植濃度的第一次佈植區36的佈植濃度大約介於2.0E16~6.0E16cm^-3。
在部分實施例中，具有較小佈植濃度的次佈植區的佈植濃度大約介於1.0E16~4.0E16cm^-3。在此實施例中，即，具有較小佈植濃度的第二次佈植區38的佈植濃度大約介於1.0E16~4.0E16cm^-3。
實施例
實施例1
請參閱第9圖與第10圖，本實施例分別以第9圖與第10圖說明元件中絕緣區下方的佈植區實施不同佈植濃度及佈植態樣對導通電阻(Rds-on)以及崩潰電壓(breakdown voltage，BV)的影響。第9圖係根據本揭露的一實施例，顯示元件中絕緣區下方的佈植區實施不同佈植濃度及佈植態樣對導通電阻(Rds-on)的影響。第10圖係根據本揭露的一實施例，顯示元件中絕緣區下方的佈植區實施不同佈植濃度及佈植態樣對崩潰電壓(breakdown voltage，BV)的影響。
第9圖係以第1圖所示的超高電壓元件10進行試驗，分別評估元件中絕緣區下方採用佈植濃度9.0E15cm^-3的第一佈植區(NTOP 9.0)的佈植態樣、佈植濃度9.0E15cm^-3的第一佈植區搭配包括兩次佈植區(sub-implant region)的第二佈植區(NTOP 9.0+PTOP Two)的佈植態樣、以及佈植濃度7.0E15cm^-3的第一佈植區(NTOP 7.0)的佈植態樣對導通電阻 (Rds-on)的影響。由圖中可看出，元件中絕緣區下方採用佈植濃度9.0E15cm^-3的第一佈植區搭配包括兩次佈植區的第二佈植區(NTOP 9.0+PTOP Two)的佈植態樣所獲得的導通電阻(Rds-on)會接近元件中絕緣區下方採用佈植濃度9.0E15cm^-3的第一佈植區(NTOP 9.0)的佈植態樣所獲得的導通電阻(Rds-on)，此結果顯示本揭露的佈植態樣確實可維持元件具有低的導通電阻(Rds-on)。
第10圖係以第1圖所示的超高電壓元件10進行試驗，分別評估元件中絕緣區下方採用佈植濃度9.0E15cm^-3的第一佈植區(NTOP 9.0)的佈植態樣、佈植濃度7.0E15cm^-3的第一佈植區(NTOP 7.0)的佈植態樣、以及佈植濃度9.0E15cm^-3的第一佈植區搭配包括兩次佈植區的第二佈植區(NTOP 9.0+PTOP Two)的佈植態樣對崩潰電壓(breakdown voltage，BV)的影響。由圖中可看出，元件中絕緣區下方採用佈植濃度9.0E15cm^-3的第一佈植區搭配包括兩次佈植區的第二佈植區(NTOP 9.0+PTOP Two)的佈植態樣確實可獲得相對高的崩潰電壓(breakdown voltage，BV)。
本揭露在維持第二井區(漂移區(draft zone))中的第一佈植區具有高佈植濃度的情況下，改變第二佈植區的佈植態樣，即，於第二佈植區中，形成至少兩次佈植區(sub-implant region)，該等次佈植區具有不同佈植濃度，且具有較大佈植濃度的次佈植區鄰近第一佈植區與第二佈植區的接面，而具有較小佈植濃度的次佈植區則遠離第一佈植區與第二佈植區的接面，由於各次佈植區具有不同佈植濃度，使得第二佈植區形成 一非梯度(non-gradient)的佈植態樣，如此，不但形成的高佈植濃度的第一佈植區可維持元件具有低的導通電阻(Rds-on)，特殊的第二佈植區的佈植態樣亦由於第二佈植區在絕緣區下方提供更大空乏區(depletion)空間的情況下，有效提升了元件的崩潰電壓(breakdown voltage，BV)。
此外，本揭露非梯度態樣(non-gradient profile)的佈植技術可廣泛應用於具有場氧化層(field oxide)或淺溝槽隔離(shallow trench isolation，STI)的各種半導體結構。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (18)

  1. 一種超高電壓元件，包括：一基板；一第一井區，形成於該基板中；一第二井區，形成於該基板中，鄰近該第一井區；一閘氧化層，形成於該基板之該第一井區與該第二井區上；一閘極，形成於該閘氧化層上；一絕緣區，形成於該基板之該第二井區之表面；一第一佈植區，形成於該絕緣區下方之該第二井區中；以及一第二佈植區，形成於該第一佈植區下方，與該第一佈植區形成一接面，其中該第一佈植區與該第二佈植區至少其中之一包括至少兩次佈植區，該等次佈植區具有不同佈植濃度，其中具有較大佈植濃度之該次佈植區鄰近該接面，具有較小佈植濃度之該次佈植區遠離該接面。
  2. 如申請專利範圍第1項所述之超高電壓元件，其中該基板為一P型基板。
  3. 如申請專利範圍第2項所述之超高電壓元件，其中該第一井區為一P型井區。
  4. 如申請專利範圍第3項所述之超高電壓元件，其中該第二井區為一N型井區。
  5. 如申請專利範圍第4項所述之超高電壓元件，其中該第一佈植區為一N型佈植區。
  6. 如申請專利範圍第5項所述之超高電壓元件，其中該第二佈 植區為一P型佈植區。
  7. 如申請專利範圍第1項所述之超高電壓元件，其中未包括該等次佈植區之該第一佈植區或該第二佈植區之佈植濃度介於1.0E15~1.0E16cm^-3。
  8. 如申請專利範圍第1項所述之超高電壓元件，其中具有較大佈植濃度之該次佈植區之佈植濃度介於2.0E16~6.0E16cm^-3。
  9. 如申請專利範圍第1項所述之超高電壓元件，其中具有較小佈植濃度之該次佈植區之佈植濃度介於1.0E16~4.0E16cm^-3。
  10. 如申請專利範圍第1項所述之超高電壓元件，其中該絕緣區包括一場氧化層(field oxide)或一淺溝槽隔離(shallow trench isolation，STI)。
  11. 一種超高電壓元件之製備方法，包括：提供一基板，包括一第一井區、一第二井區、一閘氧化層、一閘極以及一絕緣區，其中該第一井區鄰近該第二井區，該閘氧化層形成於該第一井區與該第二井區上，該閘極形成於該閘氧化層上，以及該絕緣區形成於該第二井區之表面；進行一第一佈植製程，以形成一第一佈植區於該絕緣區下方之該第二井區中；以及進行一第二佈植製程，以形成一第二佈植區於該第一佈植區下方，其中該第一佈植區與該第二佈植區形成一接面，且該第一佈植區與該第二佈植區至少其中之一包括至少兩次佈植區，該等次佈植區具有不同佈植濃度，其中具有較大佈植 濃度之該次佈植區鄰近該接面，具有較小佈植濃度之該次佈植區遠離該接面。
  12. 如申請專利範圍第11項所述之超高電壓元件之製備方法，其中該第一佈植製程提供單一佈植濃度，以形成具有單一佈植濃度之該第一佈植區。
  13. 如申請專利範圍第11項所述之超高電壓元件之製備方法，其中該第一佈植製程提供一較大佈植濃度與一較小佈植濃度，以形成包括具有不同佈植濃度之該等次佈植區之該第一佈植區。
  14. 如申請專利範圍第11項所述之超高電壓元件之製備方法，其中該第二佈植製程提供單一佈植濃度，以形成具有單一佈植濃度之該第二佈植區。
  15. 如申請專利範圍第11項所述之超高電壓元件之製備方法，其中該第二佈植製程提供一較大佈植濃度與一較小佈植濃度，以形成包括具有不同佈植濃度之該等次佈植區之該第二佈植區。
  16. 如申請專利範圍第11項所述之超高電壓元件之製備方法，其中未包括該等次佈植區之該第一佈植區或該第二佈植區之佈植濃度介於1.0E15~1.0E16cm^-3。
  17. 如申請專利範圍第11項所述之超高電壓元件之製備方法，其中具有較大佈植濃度之該次佈植區之佈植濃度介於2.0E16~6.0E16cm^-3。
  18. 如申請專利範圍第11項所述之超高電壓元件之製備方法，其中具有較小佈植濃度之該次佈植區之佈植濃度介於 1.0E16~4.0E16cm^-3。
TW105136819A 2016-11-11 2016-11-11 超高電壓元件及其製備方法 TWI629784B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105136819A TWI629784B (zh) 2016-11-11 2016-11-11 超高電壓元件及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105136819A TWI629784B (zh) 2016-11-11 2016-11-11 超高電壓元件及其製備方法

Publications (2)

Publication Number Publication Date
TW201818541A TW201818541A (zh) 2018-05-16
TWI629784B true TWI629784B (zh) 2018-07-11

Family

ID=62949671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136819A TWI629784B (zh) 2016-11-11 2016-11-11 超高電壓元件及其製備方法

Country Status (1)

Country Link
TW (1) TWI629784B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW342532B (en) * 1996-10-11 1998-10-11 United Microelectronics Corp Process for producing dual-gate CMOS component by compensating implantation
TW394999B (en) * 1998-11-18 2000-06-21 United Microelectronics Corp Method for manufacturing high voltage device
TW200605320A (en) * 2004-07-28 2006-02-01 United Microelectronics Corp Method for fabricating integrated circuits having both high voltage and low voltage devices
TW201517239A (zh) * 2013-10-31 2015-05-01 Taiwan Semiconductor Mfg Co Ltd 半導體裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW342532B (en) * 1996-10-11 1998-10-11 United Microelectronics Corp Process for producing dual-gate CMOS component by compensating implantation
TW394999B (en) * 1998-11-18 2000-06-21 United Microelectronics Corp Method for manufacturing high voltage device
TW200605320A (en) * 2004-07-28 2006-02-01 United Microelectronics Corp Method for fabricating integrated circuits having both high voltage and low voltage devices
TW201517239A (zh) * 2013-10-31 2015-05-01 Taiwan Semiconductor Mfg Co Ltd 半導體裝置

Also Published As

Publication number Publication date
TW201818541A (zh) 2018-05-16

Similar Documents

Publication Publication Date Title
TWI397180B (zh) 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
KR101126933B1 (ko) 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법
US10043716B2 (en) N-well/P-well strap structures
JP6077385B2 (ja) 半導体装置
TWI565053B (zh) 高壓半導體裝置與其製造方法
TWI434418B (zh) 高壓元件及其製造方法
TWI565065B (zh) 高電壓半導體元件製造方法及高電壓半導體元件構造
TWI629784B (zh) 超高電壓元件及其製備方法
CN101521230A (zh) 半导体器件及其制造方法
TW201814904A (zh) 雙擴散金屬氧化物半導體元件及其製造方法
TWI553867B (zh) 半導體裝置及其製造方法
CN103730419B (zh) 一种阈值电压调节方法
US20120261738A1 (en) N-Well/P-Well Strap Structures
TWI484634B (zh) 隔離元件及其製造方法
US9842896B1 (en) Ultra-high voltage devices and method for fabricating the same
TW202018942A (zh) 電晶體結構及其製造方法
TWI607564B (zh) 超高電壓元件
CN105576026B (zh) 半导体器件及其制备方法
US9449962B2 (en) N-well/P-well strap structures
TWI545760B (zh) 高壓半導體元件
TW201407689A (zh) 高壓空乏型金屬氧化物半導體元件之製造方法
US9954098B1 (en) Semiconductor structure and method of manufacturing the same
TWI469349B (zh) 高壓元件及其製造方法
TWI535022B (zh) 高壓元件製造方法
CN105590863B (zh) 高压mos轻掺杂扩展区的制备工艺