TWI624064B - 波浪式場效電晶體結構 - Google Patents

Abstract

一種波浪式場效電晶體結構，包含半導體基板、源極摻雜區、汲極摻雜區、閘極結構、第一金屬層及第二金屬層。半導體基板具有第一導電型，包含一表面及形成於表面上之鰭部，鰭部沿其長度方向具有第一端及第二端；源極摻雜區具有第二導電型，形成於鰭部之第一端以及鰭部之第一端下方與表面接觸之一第一局部區域；汲極摻雜區具有第二導電型，形成於鰭部之第二端以及鰭部之第二端下方與表面接觸之一第二局部區域；閘極結構覆蓋鰭部；第一金屬層接觸並覆蓋源極摻雜區；第二金屬層接觸並覆蓋汲極摻雜區。

Description

波浪式場效電晶體結構

本發明係關於一種電晶體結構，且特別是波浪式場效電晶體結構。

自從1960年代發展出積體電路之後，積體電路元件之密度至今已大幅增加，於積體電路元件之密度增加的同時，元件尺寸亦不斷地縮小，以場效電晶體為例，其源極（source）至汲極（drain）間電流通道（channel）的長度之需求尺寸已經進入65奈米技術世代。而為了追求更高的積體電路元件密度、較高的元件性能以及較低的生產成本，在電路製造及設計方面都面臨挑戰，因此發展出三維設計來取代傳統的平面式元件。

舉例來說，鰭式場效電晶體（Fin Field-Effect Transistor；FinFET）即係一種具三維結構的金屬氧化物半導體（Metal-Oxide-Semiconductor，MOS）電晶體，由習知的場效電晶體（Field-effect transistor）發展而來。在習知的場效電晶體結構中，其源極與汲極之間的電流通道僅能由位於基板一側之閘極（gate）所控制，因此屬於平面的結構；而鰭式場效電晶體之閘極、汲極及源極之間係呈現相似於魚鰭的三維架構，閘極可進一步覆蓋電流通道之側面，因而增加電流通道之周邊區域；因此，由此可知，如何在有限的空間中進一步提升場效電晶體中電流通道的體積實屬當前重要研發課題之一。再者，在習知的波浪式場效電晶體結構中，鰭式場效電晶體經常是建立在絕緣層覆矽基板（SOI substrate）上，絕緣層覆矽基板的價格相當昂貴而增加生產成本。

有鑑於此，本發明提出一種波浪式場效電晶體結構。

在一實施例中，一種波浪式場效電晶體結構包含半導體基板、源極摻雜區、汲極摻雜區、閘極結構、第一金屬層及第二金屬層。半導體基板具有第一導電型，包含一表面及形成於表面上之鰭部，鰭部沿其長度方向具有第一端及第二端；源極摻雜區具有第二導電型，形成於鰭部之第一端以及鰭部之第一端下方與表面接觸之一第一局部區域；汲極摻雜區具有第二導電型，形成於鰭部之第二端以及鰭部之第二端下方與表面接觸之一第二局部區域；閘極結構覆蓋鰭部；第一金屬層接觸並覆蓋源極摻雜區；第二金屬層接觸並覆蓋汲極摻雜區。

在一實施例中，前述之源極摻雜區更形成於鰭部之第一端下方之第一局部區域之兩側方向，汲極摻雜區更形成於鰭部之第二端下方之第二局部區域之兩側方向，閘極結構更覆蓋於第一局部區域與第二局部區域之間之表面，其中第一局部區域之兩側方向及第二局部區域之兩側方向垂直於鰭部之長度方向。

在一實施例中，前述之半導體基板更包含另一鰭部形成於表面上，另一鰭部沿其長度方向具有一第一端及一第二端，源極摻雜區更形成於另一鰭部之第一端以及另一鰭部之第一端下方與表面接觸之一第三局部區域，汲極摻雜區更形成於另一鰭部之第二端以及另一鰭部之第二端下方與表面接觸之一第四局部區域，閘極結構更覆蓋另一鰭部。

在一實施例中，前述之源極摻雜區更形成於第三局部區域的兩側方向，汲極摻雜區更形成於第四局部區域的兩側方向，閘極結構更覆蓋第三局部區域與第四局部區域之間之表面，其中第三局部區域之兩側方向及第四局部區域之兩側方向垂直於另一鰭部之長度方向。

在一實施例中，前述之閘極結構接觸第一金屬層及第二金屬層。

在一實施例中，前述之半導體基板不包含一絕緣層。

在一實施例中，前述之半導體基板之材質包含碳或碳化矽。

在一實施例中，前述之閘極結構包含一絕緣層、一多晶閘極層及一閘極氧化物層，其中，絕緣層覆蓋多晶閘極層，而多晶閘極層覆蓋閘極氧化物層。

在一實施例中，前述之閘極結構更包含一矽化物層覆蓋多晶閘極層，而絕緣層覆蓋矽化物層。

在一實施例中，前述之閘極結構包含一絕緣層、一多晶閘極層及一高介電常數介電層，其中，絕緣層覆蓋多晶閘極層，而多晶閘極層覆蓋高介電常數介電層。

綜上所述，根據本發明之波浪式場效電晶體結構之一實施例，藉由在半導體基板之表面形成源極摻雜區及汲極摻雜區使得電流通道之周邊區域增加而增加電流通道的整體體積。再者，半導體基板係接觸源極結構而使得基極（base）電性連接於源極而可避免基體效應（body effect）。

圖1及圖2分別為根據本發明之波浪式場效電晶體結構之一實施例之右側視圖及左側視圖，揭露一波浪式場效電晶體結構1，如圖1及圖2所示，波浪式場效電晶體結構1包含一半導體基板11以及形成於半導體基板11上之源極結構12、汲極結構13及閘極結構14。其中，半導體基板11具有第一導電型，源極結構12包含具第二導電型之源極摻雜區121及覆蓋源極摻雜區121之第一金屬層122；汲極結構13包含具第二導電型之汲極摻雜區131及覆蓋汲極摻雜區131之第二金屬層132；閘極結構14位於源極結構12與汲極結構13之間。

在一些實施例中，第一導電型及第二導電型可分別為P型及N型，而半導體基板11之材質可為矽，因此，半導體基板11之材質可為P型矽，源極摻雜區121及汲極摻雜區131可為具有濃摻雜之N型矽；在另一些實施例中，第一導電型及第二導電型亦可分別為N型及P型，即半導體基板11之材質可為N型矽，而源極摻雜區121及汲極摻雜區131可為具有濃摻雜之P型矽。在另一些實施例中，半導體基板11之材質亦可為碳化矽（Silicon carbide；SiC）。

圖3為圖1及圖2之波浪式場效電晶體結構1之半導體基板11之一實施例之示意圖，圖4為圖3之半導體基板11沿剖面線4-4之剖面圖，圖5為圖1及圖2之半導體基板11、源極摻雜區121及汲極摻雜區131之一實施例之右側視圖，圖6為圖1及圖2之半導體基板11、源極摻雜區121及汲極摻雜區131之一實施例之左側視圖。圖7為圖1之閘極結構14之一實施例沿剖面線7-7之剖面圖。請同時參照圖3至圖7，半導體基板11具有一表面11S以及形成於表面11S上之鰭部111。鰭部111沿其長度方向D1具有第一端111A、第二端111B及第一端111A與第二端111B之間的中央區域。如圖5所示，源極摻雜區121形成於鰭部111之第一端111A以及第一端111A下方與表面11S接觸之局部區域（為方便描述，稱之為第一局部區域121A）。如圖6所示，汲極摻雜區131形成於鰭部111之第二端111B以及第二端111B下方與表面11S接觸之局部區域（圖6為方便描述，稱之為第二局部區域131A）。

再者，如圖7所示，閘極結構14覆蓋鰭部111之中央區域之兩側面111S及頂面111T，以第一導電型為P型而第二導電型為N型為例，當充足的正電壓外加於閘極結構14上時，鰭部111第一端111A與第二端111B之間的空間佈滿電子，使側面111S、頂面111T及表面11S之間的三維空間形成電流通道；並且，位於表面11S之下方之第一局部區域121A與第二局部區域131A之間的三維空間亦充滿電子而形成另一電流通道；基此，電流可自表面11S上方的源極摻雜區121流向汲極摻雜區131，且電流亦可自表面11S下方的源極摻雜區121（即第一局部區域121A）流向汲極摻雜區131。於是，相較於習知的波浪式場效電晶體結構，半導體基板11中不具有絕緣層，且半導體基板11之表面11S形成有源極摻雜區121及汲極摻雜區131，如此便節省生產成本，且在有限的空間中增加電流通道之深度，進而增加電流通道的整體體積。

進一步，如圖5所示，第一局部區域121A及第二局部區域131A之兩側方向D2係垂直於鰭部111之長度方向D1，在一些實施例中，源極摻雜區121亦形成於第一局部區域121A的兩側方向D2上，兩側方向D2係垂直於鰭部111之長度方向D1，即源極摻雜區121亦存在於鰭部111之第一端111A兩側之表面11S，此時源極摻雜區121之形狀係呈現上窄下寬之一T字型結構；另一方面，如圖6所示，汲極摻雜區131亦形成於第二局部區域131A之兩側方向D2，即汲極摻雜區131亦存在於鰭部111之第二端111B兩側之表面11S，此時汲極摻雜區131之形狀亦呈現上窄下寬之一T字型結構。

再者，如圖6及圖7所示，閘極結構14自鰭部111之側面111S沿兩側方向D2延伸，閘極結構14更覆蓋第一局部區域121A兩側之源極摻雜區121與第二局部區域131A兩側之汲極摻雜區131之間的表面11S。基此，以前述之第一導電型為P型而第二導電型為N型為例，當充足之正電壓外加於鰭部111兩側之表面11S上之閘極結構14時，第一局部區域121A兩側之源極摻雜區121與第二局部區域131A兩側之汲極摻雜區131之間亦佈滿電子而形成電流通道，使電流可在表面11S上自第一局部區域121A兩側之源極摻雜區121流向第二局部區域131A兩側之汲極摻雜區131。於是，相較於習知的波浪式場效電晶體結構，半導體基板11之表面11S亦包含源極摻雜區121及汲極摻雜區131，使電流通道之整體體積增加，進而提升波浪式場效電晶體結構1的效能。

在一些實施例中，如圖7所示，閘極結構14可為多層結構，閘極結構14包含閘極氧化物層（gate oxide layer）143、多晶閘極層（poly gate layer）142及絕緣層（insulator gate layer）141。閘極氧化物層143可接觸並覆蓋鰭部111之兩側面111S、頂面111T及鰭部111兩側之表面11S；多晶閘極層142接觸並覆蓋閘極氧化物層143；絕緣層141接觸並覆蓋多晶閘極層142。再者，如圖8所示，閘極結構14亦可包含一矽化物層（silicide layer）144形成於多晶閘極層142與絕緣層141之間，矽化物層144之材質可包含鈷矽化物（CoSi ₂），矽化物層144覆蓋多晶閘極層142以降低閘極結構14之電阻值。在另一些實施態樣中，為提升電流通道的導電率，閘極氧化物層143可以一高介電常數（high-k）介電層所取代（即，多晶閘極層142接觸並覆蓋高介電常數介電層，而高介電常數介電層接觸並覆蓋半導體基板11）。

在一些實施例中，如圖1及圖2所示，鰭部111上之閘極結構14係接觸第一金屬層122及第二金屬層132，表面11S上之閘極結構14亦接觸第一金屬層122及第二金屬層132；於此，波浪式場效電晶體結構1並不具有漂移層（drift layer）而可消除源極結構12與汲極結構13之間由漂移層造成的電阻，當閘極結構14包含高介電常數材料時，電流通道的導電率將不受漂移層造成的電阻影響而可大幅提升電流通道的導電率。

在一些實施例中，半導體基板11之表面11S上更包含另一鰭部（為方便描述，稱之為鰭部112），以形成另一場效電晶體。如圖3及圖4所示，鰭部112係沿兩側方向D2設置而平行於鰭部111。鰭部112具有與鰭部111相同之長度方向D1，鰭部112於長度方向D1上具有第一端112A、第二端112B及第一端112A與第二端112B之間的中央區域。並且，鰭部112具有側面112S及頂面112T，位於鰭部112之第一端112A之側面112S係面對於位於鰭部111之第一端111A之側面111S，位於鰭部112之第二端112B之側面112S係面對於位於鰭部111之第二端111B之側面111S。如圖5所示，源極摻雜區121更形成於鰭部112之第一端112A、鰭部112之第一端112A下方與表面11S接觸之局部區域（為方便描述，將其稱為第三局部區域121B）以及第三局部區域121B之兩側；如圖6所示，汲極摻雜區131更形成於鰭部112之第二端112B、鰭部112之第二端112B下方與表面11S接觸之局部區域（為方便描述，將其稱為第四局部區域131B）以及第四局部區域131B之兩側。基此，第三局部區域121B與第四局部區域131B之間的空間以及第三局部區域121B兩側之源極摻雜區121與第四局部區域131B兩側之汲極摻雜區131之間可佈滿電子而形成電流通道。

其中，應注意的是，如圖1、2、7所示，閘極結構14自鰭部111延伸至鰭部112，閘極結構14更覆蓋鰭部112之中央區域之兩側面112S、中央區域之頂面112T以及第三局部區域121B兩側之源極摻雜區121與第四局部區域131B兩側之汲極摻雜區131之間的表面11S。第一金屬層122自鰭部111之第一端111A延伸至鰭部112之第一端112A而覆蓋於第一端112A及第一端112A兩側之源極摻雜區121；第二金屬層132自鰭部111之第二端111B延伸至至鰭部112之第二端112B而覆蓋第二端112B及第二端112B兩側之汲極摻雜區131；於此，半導體基板11上之兩場效電晶體具有合併之源極結構12、合併之汲極結構13以及合併之閘極結構14。當對波浪式場效電晶體結構1進行封裝作業時，合併之源極結構12、合併之汲極結構13以及合併之閘極結構14可分別共用同一連接墊（contact），進而節省打線所需之面積而節省封裝體積。圖1及圖2中之波浪式場效電晶體結構1係以兩場效電晶體為例，設計者可根據不同的應用來增加半導體基板11上之鰭部的數量，本發明不以此為限。

在一些實施例中，於製造圖1之波浪式場效電晶體結構1時，先以微影（lithography）製程於半導體基板11之表面形成複數溝渠以形成複數鰭部，例如鰭部111、112。接著，以擴散（diffusion）方法或以離子佈植（ion implantation）的方式在兩鰭部111、112的第一端111A、112A及第一端111A、112A下方與兩側之區域摻雜雜質而形成源極摻雜區121。同樣地，以相同製程在兩鰭部111、112的第二端111B、112B及第二端111B、112B的下方與兩側之區域摻雜雜質而形成汲極摻雜區131。最後，進行多道沉積製程來形成第一金屬層122、第二金屬層132及閘極結構14。

綜上所述，根據本發明之波浪式場效電晶體結構之一實施例，藉由在半導體基板之表面形成源極摻雜區及汲極摻雜區使得電流通道之周邊區域增加而增加電流通道的整體體積。再者，半導體基板係接觸源極結構而使得基極（base）電性連接於源極而可避免基體效應（body effect）。

雖然本發明已以實施例揭露如上然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之專利申請範圍所界定者為準。

1 波浪式場效電晶體結構 11 半導體基板 11S 表面 111 鰭部 111A 第一端 111B 第二端 111S 側面 111T 頂面 112 鰭部 112A 第一端 112B 第二端 112S 側面 112T 頂面 12 源極結構 121 源極摻雜區 121A 第一局部區域 121B 第三局部區域 122 第一金屬層 13 汲極結構 131 汲極摻雜區 131A 第二局部區域 131B 第四局部區域 132 第二金屬層 14 閘極結構 141 絕緣層 142 多晶閘極層 143 閘極氧化物層 144 矽化物層 D1 長度方向 D2 兩側方向

[圖1] 為根據本發明之波浪式場效電晶體結構之一實施例之右側視圖。 [圖2] 為根據本發明之波浪式場效電晶體結構之一實施例之左側視圖。 [圖3] 為圖1及圖2之波浪式場效電晶體結構之基板之一實施例之示意圖。 [圖4] 為圖3之半導體基板沿剖面線4-4之剖面圖。 [圖5] 為圖1及圖2之半導體基板、源極摻雜區及汲極摻雜區之一實施例之右側視圖。 [圖6] 為圖1及圖2之半導體基板、源極摻雜區及汲極摻雜區之一實施例之左側視圖。 [圖7] 為圖1之閘極結構之一實施例沿剖面線7-7之剖面圖。 [圖8] 為圖1之波浪式場效電晶體結構之閘極結構之另一實施例沿剖面線7-7之剖面圖。

Claims (9)

1. 一種波浪式場效電晶體結構，包含：一半導體基板，具有一第一導電型，包含一表面及形成於該表面上之一鰭部，該鰭部沿其長度方向具有一第一端及一第二端；一源極摻雜區，具有一第二導電型，形成於該鰭部之第一端、該鰭部之第一端下方與該表面接觸之一第一局部區域以及該第一局部區域之兩側方向；一汲極摻雜區，具有該第二導電型，形成於該鰭部之第二端、該鰭部之第二端下方與該表面接觸之一第二局部區域以及該第二局部區域之兩側方向；一閘極結構，覆蓋該鰭部、該第一局部區域與該第二局部區域之間之該表面；一第一金屬層，接觸並覆蓋該源極摻雜區；及一第二金屬層，接觸並覆蓋該汲極摻雜區；其中，該第一局部區域之兩側方向及該第二局部區域之兩側方向垂直於該鰭部之長度方向。
2. 如請求項1所述之波浪式場效電晶體結構，其中該半導體基板更包含另一鰭部形成於該表面上，該另一鰭部沿其長度方向具有一第一端及一第二端，該源極摻雜區更形成於該另一鰭部之第一端以及該另一鰭部之第一端下方與該表面接觸之一第三局部區域，該汲極摻雜區更形成於該另一鰭部之第二端以及該另一鰭部之第二端下方與該表面接觸之一第四局部區域，該閘極結構更覆蓋該另一鰭部。
3. 如請求項2所述之波浪式場效電晶體結構，其中該源極摻雜區更形成於該第三局部區域之兩側方向，該汲極摻雜區更形成於該第四局部區域之兩側方向，該閘極結構更覆蓋該第三局部區域與該第四局部區域之間之該表面，其中該第三局部區域之兩側方向及該第四局部區域之兩側方向垂直於該另一鰭部之長度方向。
4. 如請求項1或2所述之波浪式場效電晶體結構，其中該閘極結構接觸該第一金屬層及該第二金屬層。
5. 如請求項1或2所述之波浪式場效電晶體結構，其中該半導體基板不包含一絕緣層。
6. 如請求項1或2所述之波浪式場效電晶體結構，其中該半導體基板之材質包含碳或碳化矽。
7. 如請求項1或2所述之波浪式場效電晶體結構，其中該閘極結構包含一絕緣層、一多晶閘極層及一閘極氧化物層，該絕緣層覆蓋該多晶閘極層，該多晶閘極層覆蓋該閘極氧化物層。
8. 如請求項7所述之波浪式場效電晶體結構，其中該閘極結構更包含一矽化物層形成於該多晶閘極層與該絕緣層之間。
9. 如請求項1或2所述之波浪式場效電晶體結構，其中該閘極結構包含一絕緣層、一多晶閘極層及一高介電常數介電層，該絕緣層覆蓋該多晶閘極層，該多晶閘極層覆蓋該高介電常數介電層。