CN101714555A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN101714555A CN101714555A CN200910178735A CN200910178735A CN101714555A CN 101714555 A CN101714555 A CN 101714555A CN 200910178735 A CN200910178735 A CN 200910178735A CN 200910178735 A CN200910178735 A CN 200910178735A CN 101714555 A CN101714555 A CN 101714555A
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- zone
- work function
- region
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 10
- 238000002955 isolation Methods 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种半导体器件，其中能抑制峰的出现并能抑制半导体器件的特性变化。该半导体器件包括：元件隔离膜(200)，元件隔离膜(200)形成在半导体层中，其限定元件形成区域；栅电极(130)，栅电极(130)形成在元件形成区域的上面，栅电极(130)具有分别在元件隔离膜(120)的上面延伸的末端；杂质区域(110)，杂质区域(110)是源极区域和漏极区域，其形成在元件形成区域中以便在其间夹持栅电极(130)下面紧邻的沟道形成区域，栅电极(130)在其末端的每一个处，在元件形成区域和元件隔离膜(200)之间的界面的至少一部分之上包括功函数高于其它区域的功函数的高功函数区域(124)。
Description
技术领域
本发明涉及一种其中抑制峰的半导体器件。
背景技术
近年来，为了响应减小芯片尺寸的需求，要求更高的晶体管的集成。此问题的一个解决方案是被称为浅沟道隔离(STI)的元件隔离技术。然而，当采用STI时，栅极氧化膜在扩散层部分和STI部分之间的界面处变得比其它部分更薄，并因此，形成寄生晶体管。
图4是示出具有在其中形成的寄生晶体管的晶体管中的栅极电压和漏极电流之间的关系的图。在图4中，曲线A示出主晶体管中的栅极电压和漏极电流之间的关系，而曲线B示出寄生电容器中的栅极电压和漏极电流之间的关系。等价地，具有在其中形成的寄生晶体管的晶体管能够被认为是并联连接的具有不同阈值电压的两个晶体管。因此，具有在其中形成的寄生晶体管的晶体管中的栅极电压和漏极电流之间的关系是如由是曲线A和B的组合的曲线C所示出的。如由曲线C所示，当寄生晶体管形成时，峰特性出现。
日本专利申请特开No.2000-101084公开了传统的抑制峰特性的技术。日本专利申请特开No.2000-101084中描述的场效应晶体管包括源极和漏极区域、源极和漏极区域之间的沟道区域、衬底中的隔离区域、以及包括沟道区域上的栅极掺杂的栅极。栅极包括下述区域，其中栅极掺杂至少在其中栅极重叠沟道区域和隔离区域的区域中基本上被耗尽。考虑的是，因为与角区域之间的沟道区域中的阈值电压相比较耗尽区域下面的沟道角区域中的阈值电压增加，所以改进了峰特性。
日本专利申请特开No.2004-303911公布了传统的与栅电极有关的技术，尽管该技术不涉及峰特性的改进。日本专利申请特开No.2004-303911中描述的金属绝缘半导体FET(MISFET)的栅电极具有n+区域和p+区域。此外，通过欧姆接触的金属线连接两个区域，这使n+区域的电压总是等于p+区域的电压。此外，通过用于元件隔离的绝缘膜将包括n+源极区域和n+漏极区域的MISFET的元件区域与其它MISFET隔离。具有此种结构的MISFET在截止状态下由于高阈值具有小的泄漏电流并且在导通状态下由于低阈值具有大的导通电流。
然而，在日本专利申请特开No.200-101084中公开的技术中，在耗尽区域中，杂质从与该区域相邻的区域扩散。因此，耗尽区域中的杂质的浓度很大地变化，并且，结果，半导体器件的特性很大地变化。
发明内容
根据本发明，提供了一种半导体器件，其包括：
元件隔离膜，该元件隔离膜形成在半导体层中，该元件隔离膜限定元件形成区域；
栅电极，该栅电极形成在元件形成区域的上面，该栅电极具有分别在元件隔离膜的上面延伸的末端；以及
源极区域和漏极区域，该源极区域和漏极区域形成在元件形成区域中以将栅电极下面紧邻的沟道形成区域夹在其间，
栅电极在其末端中的每个处，在元件形成区域和元件隔离膜之间的界面的至少一部分之上，包括其中功函数高于其它区域中的功函数的高功函数区域。
根据本发明，栅电极在其末端中的每个处，在元件形成区域和元件隔离膜之间的界面的至少一部分之上包括其中功函数高于其它区域中的功函数的高功函数区域。因此，寄生晶体管的阈值电压高于主晶体管的阈值电压，并因此，能够抑制峰的出现。此外，因为没有使用耗尽区域，所以能够抑制半导体器件的特性变化。
附图说明
在附图中：
图1是示出根据本发明的实施例的半导体器件的结构的示意性平面图；
图2是沿着线A-A’截取的横截面图；
图3A至3E是用于示出形成图1和图2中所示的高功函数区域的方法的横截面图；以及
图4是示出具有在其中形成的寄生晶体管的晶体管中的栅极电压和漏极电流之间的关系的图。
具体实施方式
现在在下面参考附图描述本发明的实施例。注意的是，在附图中，相同的附图标记表示相同的结构组件并且适当地省略了关于其的描述。
图1示出根据本实施例的半导体器件的结构的示意性平面图。图1中示出的半导体器件包括元件隔离膜200、栅电极130、以及是源极区域和漏极区域的两个杂质区域110。元件隔离膜200形成在半导体层中并且限定元件形成区域。栅电极130形成在元件形成区域的上面。栅电极130的每一末端在元件隔离膜200之上延伸。杂质区域110形成在元件形成区域中以便于在其间夹持栅电极130下面的沟道形成区域。
位于栅电极130的下面的元件形成区域和元件隔离膜200之间的界面的两个区域是寄生晶体管区域202。寄生晶体管形成在各个寄生晶体管区域202中。在本实施例中，栅电极130包括其中功函数高于其它区域中的功函数的高功函数区域124。高功函数区域124中的每一个形成在位于元件形成区域和元件隔离膜200之间的界面之上，即，寄生晶体管区域202之上的两个区域中的一个的至少一部分中。因此，元件形成区域和元件隔离膜200之间的界面处的阈值电压，即，寄生晶体管的阈值电压高于晶体管主体的阈值电压，并且，结果，能够抑制峰的出现。此外，因为没有使用耗尽区域，所以能够抑制半导体器件的特性变化。
图2是沿着图1的线A-A’截取的横截面图。例如，半导体层100是绝缘体上硅(SOI)衬底的硅晶圆或者硅层。位于元件形成区域的沟道形成区域中的半导体层100是第一导电类型(例如，p型)。图1中所示的杂质区域110是第二导电类型(例如，n型)。例如，元件隔离膜200具有浅沟道隔离(STI)衬底。
栅电极130具有多晶硅图案120。多晶硅图案120除了高功函数区域124之外是第二导电类型。高功函数区域124是第一导电类型。
在场效应晶体管中，当形成栅电极的多晶硅层的导电类型与用作衬底的半导体层的导电类型相同时的栅电极的功函数大于当多晶硅层的导电类型与半导体层的导电类型相反时的栅电极的功函数。因此，当如在本实施例中，多晶硅图案120具有第一导电类型的高功函数区域124时，在高功函数区域124下面的区域中寄生晶体管的阈值电压变得较高，并因此，能够抑制峰的出现。
此外，在其中栅电极130延伸的方向中看到，高功函数区域124完全覆盖寄生晶体管区域202。因此，寄生晶体管的阈值电压总体上变得更高，并因此，能够抑制峰的出现。
此外，在其中栅电极130延伸的方向中看到，高功函数区域124还形成在寄生晶体管区域202的边缘之前并且超出其边缘。因此，即使在其中栅电极130延伸的方向中进行掩模更换的情况下，高功函数区域124也能够覆盖寄生晶体管区域202。
此外，高功函数区域124不面对两个杂质区域110中的任何一个，并且面对杂质区域110的多晶硅图案120的所有区域是第二导电类型。因此，即使在栅电极130的宽度方向中进行掩模更换的情况下，也防止了第一导电类型的杂质被引入杂质区域110从而使杂质区域110部分成为第一导电类型。
注意的是，栅电极130包括多晶硅图案120上的传导层140。因此，即使当高功函数区域124形成时，也能够抑制栅电极130的电阻增加。例如，传导层140是硅化物层。
图3A至图3E是用于示出形成图1和图2中示出的高功函数区域124的方法的横截面图。如图3A中所示，在半导体层100上形成元件隔离膜200、栅极绝缘膜(未示出)、以及多晶硅图案120。首先，在多晶硅图案120上形成抗蚀图案50。抗蚀图案50覆盖其中多晶硅图案120的要形成高功函数区域124的区域。
然后，如图3B中所示，在多晶硅图案120和抗蚀图案50被用作掩模的情况下，第二导电类型的杂质被引入半导体层100和多晶硅图案120。这在元件形成区域中形成杂质区域110，并且多晶硅图案120的没有被覆盖有抗蚀图案50的区域被使得为第二导电类型。注意的是，第二导电类型的杂质没有被引入其中要形成高功函数区域124的区域。
然后，如图3C中所示，移除抗蚀图案50，并且然后，在多晶硅图案120上形成抗蚀图案60。抗蚀图案60覆盖除了其中要形成高功函数区域124的区域之外的多晶硅图案120，并且覆盖杂质区域110。
然后，如图3D中所示，在抗蚀图案60被用作掩模的情况下引入第一导电类型的杂质。这在多晶硅图案120中形成高功函数区域124。注意的是，在要形成的晶体管是互补金属氧化物半导体(CMOS)晶体管的情况下，可以在本步骤中形成第一沟道类型的晶体管的源极区域和漏极区域。
然后，如图3E中所示，移除抗蚀图案60。
如上所述，根据本实施例，栅电极130在位于寄生晶体管区域202之上的两个区域的至少一部分中包括其中功函数高于其它区域中的功函数的高功函数区域124。因此，寄生晶体管的阈值电压高于主晶体管的阈值电压，并从而，抑制了峰的出现。因此，能够抑制晶体管的特性变化，并且能够减少截止泄漏电流。此外，因为没有使用耗尽区域，所以能够抑制场效应晶体管的特性变化。
此外，高功函数区域124不面对两个杂质区域110中的任何一个。因此，即使在栅电极130的宽度方向中进行掩模更换的情况下，也防止第一导电类型的杂质被引入杂质区域110从而使杂质区域110部分成为第一导电类型。
注意的是，栅电极130包括多晶硅图案120上的传导层140。因此，即使当高功函数区域124形成时，也能够抑制栅电极130的电阻的增加。
已经在上面参考附图描述了本发明的实施例，但是实施例仅仅是本发明的示例并且各种其它的结构都可以被采用。例如，当不需要考虑掩模更换时，在栅电极130的宽度方向中看，高功函数区域124可以形成在整个多晶硅图案120中。此外，在本实施例中，第一导电类型是p型而第二导电类型是n型，但是第一导电类型可以是n型并且第二导电类型可以是p型。此外，在本实施例中通过改变多晶硅图案120的导电类型形成高功函数区域124，但是可以通过其它的方法形成高功函数区域124。
此外，在参考图3B所描述的步骤中，第二导电类型的杂质还可以被引入其中要形成高功函数区域124的区域中。在这样的情况下，在参考图3D所描述的步骤中，把要被引入的第一导电类型的杂质的量设置为使得其中要形成高功函数区域124的区域的导电类型相反。
此外，通过使形成高功函数区域124的材料不同于形成栅电极130的其它区域的材料可以使高功函数区域124的功函数比其它区域的功函数相对较高。
这样，可以以各种方式形成高功函数区域124。
Claims (4)
1.一种半导体器件，包括：
元件隔离膜，所述元件隔离膜形成在半导体层中，所述元件隔离膜限定元件形成区域；
栅电极，所述栅电极形成在所述元件形成区域的上面，所述栅电极具有分别在所述元件隔离膜的上面延伸的末端；以及
源极区域和漏极区域，所述源极区域和漏极区域形成在所述元件形成区域中以便于在其间夹持所述栅电极下面的沟道形成区域，
所述栅电极在其末端中的每一个处，在所述元件形成区域和所述元件隔离膜之间的界面的至少一部分之上，包括其中功函数高于其它区域中的功函数的高功函数区域。
2.根据权利要求1所述的半导体器件，其中：
位于所述沟道形成区域中的所述半导体层是第一导电类型；
所述栅电极是第二导电类型；并且
所述高功函数区域是形成在所述栅电极的一部分中并且位于所述界面之上的所述第一导电类型的区域。
3.根据权利要求2所述的半导体器件，其中所述栅电极包括：
第二导电类型的半导体图案；
第一导电类型的区域，所述第一导电类型的区域形成在所述半导体图案中并且是所述高功函数区域，以及
传导层，所述传导层形成在所述半导体图案之上。
4.根据权利要求2所述的半导体器件，其中所述第一导电类型的区域既不面对所述源极区域也不面对所述漏极区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008-257918 | 2008-10-03 | ||
| JP2008257918A JP2010087436A (ja) | 2008-10-03 | 2008-10-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101714555A true CN101714555A (zh) | 2010-05-26 |
Family
ID=42075118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910178735A Pending CN101714555A (zh) | 2008-10-03 | 2009-09-28 | 半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8106465B2 (zh) |
| JP (1) | JP2010087436A (zh) |
| CN (1) | CN101714555A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108022970A (zh) * | 2016-11-03 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109786379A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 用于改进扭结效应的金属栅极调制 |
| CN111129011A (zh) * | 2018-10-30 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 集成芯片及其形成方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012129348A (ja) * | 2010-12-15 | 2012-07-05 | Sanken Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
| FR2981503A1 (fr) * | 2011-10-13 | 2013-04-19 | St Microelectronics Rousset | Transistor mos non sujet a l'effet hump |
| KR102449211B1 (ko) | 2016-01-05 | 2022-09-30 | 삼성전자주식회사 | 전계 효과 트랜지스터를 포함하는 반도체 소자 |
| KR102389814B1 (ko) | 2018-01-03 | 2022-04-22 | 삼성전자주식회사 | 집적회로 소자 |
| JP7108127B2 (ja) | 2018-08-21 | 2022-07-27 | ザ プロクター アンド ギャンブル カンパニー | 毛穴の色を特定する方法 |
| KR20220156034A (ko) | 2020-05-08 | 2022-11-24 | 더 프록터 앤드 갬블 캄파니 | 수지상 기공을 식별하는 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745079A (en) * | 1987-03-30 | 1988-05-17 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
| JPH0817235B2 (ja) * | 1990-08-29 | 1996-02-21 | 株式会社東芝 | オフセットゲート構造トランジスタおよびその製造方法 |
| US5998848A (en) * | 1998-09-18 | 1999-12-07 | International Business Machines Corporation | Depleted poly-silicon edged MOSFET structure and method |
| JP2001156290A (ja) * | 1999-11-30 | 2001-06-08 | Nec Corp | 半導体装置 |
| KR100374551B1 (ko) * | 2000-01-27 | 2003-03-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| JP2004303911A (ja) | 2003-03-31 | 2004-10-28 | Nec Corp | Ｍｉｓｆｅｔ |
| US7335958B2 (en) * | 2003-06-25 | 2008-02-26 | Micron Technology, Inc. | Tailoring gate work-function in image sensors |
| US7285833B2 (en) * | 2005-01-25 | 2007-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selective doping and thermal annealing method for forming a gate electrode pair with different work functions |
| KR100724563B1 (ko) * | 2005-04-29 | 2007-06-04 | 삼성전자주식회사 | 다중 일함수 금속 질화물 게이트 전극을 갖는 모스트랜지스터들, 이를 채택하는 씨모스 집적회로 소자들 및그 제조방법들 |
| US7307320B2 (en) * | 2005-11-07 | 2007-12-11 | Samsung Electronics Co., Ltd. | Differential mechanical stress-producing regions for integrated circuit field effect transistors |
| JP2010040896A (ja) * | 2008-08-07 | 2010-02-18 | Nec Electronics Corp | 半導体装置 |
-
2008
- 2008-10-03 JP JP2008257918A patent/JP2010087436A/ja active Pending
-
2009
- 2009-09-15 US US12/585,445 patent/US8106465B2/en not_active Expired - Fee Related
- 2009-09-28 CN CN200910178735A patent/CN101714555A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108022970A (zh) * | 2016-11-03 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109786379A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 用于改进扭结效应的金属栅极调制 |
| CN109786379B (zh) * | 2017-11-15 | 2021-02-26 | 台湾积体电路制造股份有限公司 | 用于改进扭结效应的金属栅极调制 |
| CN111129011A (zh) * | 2018-10-30 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 集成芯片及其形成方法 |
| CN111129011B (zh) * | 2018-10-30 | 2023-03-24 | 台湾积体电路制造股份有限公司 | 集成芯片及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010087436A (ja) | 2010-04-15 |
| US20100084717A1 (en) | 2010-04-08 |
| US8106465B2 (en) | 2012-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101714555A (zh) | 半导体器件 | |
| US9825169B2 (en) | Partial, self-biased isolation in semiconductor devices | |
| US9460926B2 (en) | Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions | |
| US8541862B2 (en) | Semiconductor device with self-biased isolation | |
| CN106887452B (zh) | 在半导体装置中的自调式隔离偏置 | |
| US9236472B2 (en) | Semiconductor device with integrated breakdown protection | |
| US9741793B2 (en) | Semiconductor device with false drain | |
| JPWO2016175152A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008504680A (ja) | Ｌｄｍｏｓトランジスタ | |
| US20110198690A1 (en) | Transistor | |
| US11069804B2 (en) | Integration of HVLDMOS with shared isolation region | |
| KR102449211B1 (ko) | 전계 효과 트랜지스터를 포함하는 반도체 소자 | |
| US8482066B2 (en) | Semiconductor device | |
| JP2009164460A (ja) | 半導体装置 | |
| US9614074B1 (en) | Partial, self-biased isolation in semiconductor devices | |
| JPH08130308A (ja) | 半導体装置 | |
| US8269274B2 (en) | Semiconductor device and method for fabricating the same | |
| US20090065863A1 (en) | Lateral double diffused metal oxide semiconductor device | |
| TWI550883B (zh) | 橫向雙擴散金氧半導體元件及減少表面電場的結構 | |
| US9871135B2 (en) | Semiconductor device and method of making | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| US9825168B2 (en) | Semiconductor device capable of high-voltage operation | |
| US20160056237A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR102422620B1 (ko) | 고전압 반도체 소자 및 제조방법 | |
| US20190081042A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100526 |