TWI620071B - 一微控制器之虛擬通用輸入/輸出 - Google Patents

一微控制器之虛擬通用輸入/輸出 Download PDF

Info

Publication number
TWI620071B
TWI620071B TW101135669A TW101135669A TWI620071B TW I620071 B TWI620071 B TW I620071B TW 101135669 A TW101135669 A TW 101135669A TW 101135669 A TW101135669 A TW 101135669A TW I620071 B TWI620071 B TW I620071B
Authority
TW
Taiwan
Prior art keywords
register
input
output
microcontroller
output port
Prior art date
Application number
TW101135669A
Other languages
English (en)
Other versions
TW201329729A (zh
Inventor
麥可 席孟斯
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201329729A publication Critical patent/TW201329729A/zh
Application granted granted Critical
Publication of TWI620071B publication Critical patent/TWI620071B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)

Abstract

本發明揭示一種微控制器，其包含：一通用輸入/輸出(GPIO)埠，其具有耦合至複數個外部接腳之複數個位元；一第一組之暫存器，其等用於提供該GPIO埠之第一控制及資料輸入/輸出功能之至少一者；一第二組之暫存器，其等用於提供該GPIO埠之第二控制及資料輸入/輸出功能之至少一者；及一多工器及關聯選擇暫存器，該關聯選擇暫存器用於控制該多工器以透過該第一或第二暫存器組而控制該GPIO埠。

Description

一微控制器之虛擬通用輸入/輸出
本發明係關於微控制器，且特定言之，本發明係關於微控制器中之通用輸入/輸出埠。
本申請案主張名稱為「VIRTUAL GENERAL PURPOSE INPUT/OUTPUT FOR A MICROCONTROLLER」之2011年9月27日申請之美國臨時專利申請案第61/539,703號之優先權，該案之全文以宛如完全闡述之引用方式併入本文中。
一通用輸入/輸出(GPIO)埠一般被理解為一微控制器之一平行數位輸入/輸出埠。就當前微控制器而言，由埠(A、B、C等等)組織GPIO功能，其中各埠具有對其進行控制之一組暫存器輸入/輸出暫存器。此外，可提供一方向暫存器(諸如三態控制暫存器)以控制埠用於數位輸入或數位輸出。微控制器日益成為「低接腳計數」器件。
因此，當諸多周邊設備係多工至各接腳上時，無法在一使用者分配專用接腳功能之所需接腳(諸如UART(通用异步接收器/發射器)、SPI(串列周邊介面)、I2C(內置積體電路)等等)之後於任何給定埠上實現一至三個以上之GPIO功能。此意謂：當使用者需要具有一對以上接腳之一同調(原子的，即，能夠利用單一CPU指令讀取或寫入GPIO接腳組)組之GPIO接腳時，該等接腳必須接達多個暫存器以驅除此等接腳上之資料或驅動來自此等接腳之樣本資料。此導致以下限制：諸如無法同時將全部GPIO接腳驅動至 高態或無法同時取樣全部GPIO接腳。
根據本發明之實施例之一系統或方法已很大程度上克服先前技術中之此等或其他缺陷。
根據實施例之一微控制器包含：一通用輸入/輸出(GPIO)埠，其具有耦合至複數個外部接腳之複數個位元；一第一組之暫存器，其等用於提供該GPIO埠之第一控制及資料輸入/輸出功能之至少一者；一第二組之暫存器，其等用於提供該GPIO埠之第二控制及資料輸入/輸出功能之至少一者；及一多工器及關聯選擇暫存器，該關聯選擇暫存器用於控制該多工器以透過該第一或第二暫存器組而控制該GPIO埠。
在一些實施例中，第一及第二暫存器組包括一讀取暫存器、一寫入暫存器及一方向控制暫存器。在一些實施例，埠包括：一可控輸出驅動器，其具有與一外部接腳耦合之一輸出；及一輸入驅動器，其具有與該外部接腳耦合之一輸入。在一些實施例中，第一及第二讀取暫存器透過一第一多工器而與該輸入驅動器之輸出耦合，第一及第二寫入暫存器透過一第二多工器而與該輸出驅動器之輸入耦合，且第一及第二方向控制暫存器透過一第三多工器而與該輸出驅動器之一控制輸入耦合。在一些實施例子中，微處理器進一步包含一周邊接腳選擇單元，其可操作以給一外部接腳可程式化地指定GPIO之第二功能。
根據一些實施例之一處理器之一輸入/輸出組態包含： 第一複數個暫存器，其等包括選擇性耦合至該處理器之一外部接腳之一第一通用輸入/輸出組態；第二複數個暫存器，其等包括選擇性耦合至該外部接腳之一第二通用輸入/輸出組態；及一控制暫存器，其經可操作地耦合以控制該第一通用輸入/輸出組態與該第二通用輸入/輸出組態之間之切換。在一些實施例中，輸入/輸出組態包含至少一多工器，其用於自該控制暫存器接收控制輸入以在該第一通用輸入/輸出組態與該第二通用輸入/輸出組態之間作出選擇。在一些實施例中，該第一複數個暫存器包含一第一讀取暫存器、一第一寫入暫存器及一第一方向控制暫存器；及該第二複數個暫存器包含一第二讀取暫存器、一第二寫入暫存器及一第二方向控制暫存器。在一些實施例中，該至少一多工器包含：一第一多工器，其用於在該第一方向控制暫存器與該第二方向暫存器之間作出選擇；及一第二多工器，其用於在該第一寫入暫存器與該第二寫入暫存器之間作出選擇。在一些實施例中，輸入/輸出組態包含：一可控輸出驅動器，其具有與該外部接腳耦合之一輸出；及一輸入驅動器，其具有與該外部接腳耦合之一輸入。
參考附圖，熟習技術者可更佳理解本發明及其諸多目的、特徵及優點。不同圖式中所使用之相同元件符號指示類似或相同項。
參考附圖中所繪示及以下描述中所詳述之例示性(且因 此為非限制)實施例而更完全地解釋本發明及其各種特徵與有利細節。可省略已知程式化技術、電腦軟體、硬體、操作平臺及協定之描述以便不會不必要地使本發明之細節不清楚。然而，應暸解：在指示較佳實施例時，僅以說明方式且非限制方式給出詳細描述及特定實例。熟習技術者將自本發明明白本發明之精神及/或範疇內之各種取代、修改、添加及/或重新配置。
如本文中所使用，術語「包括」、「包含」、「具有」或其等之任何其他變動意欲涵蓋一非排他包含之含義。例如，包括一系列元件之一程序、產品、物件或裝置未必僅限於此等元件，且可包含此程序、產品、物件或裝置未明確列出或非固有之其他元件。另外，若無明確另外說明，則「或」意指一包含性「或」且非意指一排他性「或」。例如，一條件A或B符合以下任何者：A為真(或存在)且B為假(或不存在)；A為假(或不存在)且B為真(或存在)；及A與B兩者為真(或存在)。
此外，本文中所給出之任何實例或說明圖不應以任何方式被視為其等所利用之任何術語或若干術語之約束、限制或明確定義。相反，此等實例或說明圖應被視為參考一特定實施例而加以描述且僅被視為說明例。一般技術者應瞭解，此等實例或說明圖所利用之任何術語或若干術語涵蓋可與或可不與說明書一起給出或在說明書之其他位置之其他實施例及其實施方案與調適，且意欲使全部此等實施例包含於該或該等術語之範疇內。標示此等非限制實例及說 明圖之用語包含(但不限於)「例如」、「在一實施例中」及類似者。
如下更詳細所解釋，根據各種實施例，一使用者可使橫跨多個實體埠而散佈之GPIO接腳映射至單一軟體埠(被稱為一虛擬埠)。即，在一些實施例中，藉由使不相關接腳映射至單一「埠」而構造一虛擬埠。
在一些實施例中，映射採用提供接腳與周邊設備之間之撓性多工之一可重映射接腳功能(諸如購自Microchip之周邊接腳選擇(PPS)基礎結搆)，且亦採用一組專用額外GPIO暫存器。接著，可同時驅動或取樣多個GPIO，即使其等未必屬於相同原指定埠。在其他應用中，相同埠可用在需要該埠之延伸重新程式化之不同組態中。根據一實施例，至少一第二組之暫存器允許使用者設定可藉由僅設定一選擇暫存器之至少一位元而切換之一GPIO埠之兩個或兩個以上組態。
現轉至圖式且尤其參考圖1，圖中展示可根據本發明之教示而使用之一例示性微控制器之一簡圖。微控制器100可體現為一PIC18F67J94(購自Microchip Technologies公司)或一類似微控制器或處理器。微控制器100包含複數個接腳，其等之諸多者係用以實施一個以上功能。在所繪示之實例中，可使用一周邊接腳選擇功能來重映射具有標示「R」之接腳。周邊接腳選擇允許一程式設計師將大多數周邊設備之I/O映射至接腳之一選集。
然而，由於低接腳計數及日益增多之周邊設備，所以使 用者通常使其等之GPIO受約束於「剩餘」接腳。即使具有PPS(周邊接腳選擇)，但板佈局可約束一器件上之接腳選擇。若需要一多接腳GPIO「埠」來實施一協定或控制且全部接腳不位於相同實體埠(即，埠A、B等等)上，則需多個指令週期來基於此等接腳而讀取該埠(例如利用一讀取暫存器(PORT))、寫入該埠(例如利用一寫入暫存器(LAT))或切換該埠之方向性(例如利用三態暫存器(TRIS))。就習知系統而言，無法保持用於讀取或寫入之GPIO埠上之週期同調性。
例如，圖2中展示一習知GPIO埠200。圖中展示：I/O接腳201、讀取驅動器204及讀取暫存器210(PORT)；及三態寫入驅動器202、一寫入暫存器(LAT)208及選擇暫存(TRIS)206。在操作中，使用暫存器206來選擇埠200之輸入或輸出功能或方向性。
根據一實施例，一虛擬埠允許一使用者將任何可能GPIO接腳分配給一虛擬PORT。如圖3中所展示，一既有GPIO埠被指定一陰影功能，可僅藉由設定單一位元以將功能自一原組態埠切換至被指定虛擬功能之暫存器中之組態集而啟動該陰影功能。
更特定言之，圖3繪示根據一實施例之一例示性GPIO虛擬埠結構。如圖所展示，埠300包含接腳301、驅動器302、304與讀取(PORT)暫存器210、寫入(LAT)暫存器208及選擇(TRIS)暫存器206，其等之功能類似於習知埠。然而，根據實施例，虛擬埠300包含虛擬寫入(PBLAT)暫存器 306、虛擬讀取(PBPORT)暫存器310及虛擬選擇(TRIS)暫存器308。多工器314、316允許使用者在「真實」或虛擬埠功能之間作出選擇。更特定言之，在標準操作中，可使用標準埠組態。一使用者可藉由選擇使用(若干)虛擬接腳選擇缐318、313、320而選擇虛擬埠功能。
額外邏輯僅需要最少真實狀況，因此，晶粒成本係保持較低。例如，就40個GPIO接腳及8接腳虛擬埠而言，額外邏輯需要約1000個閘門。然而，當使用一既有PPS時，此需求甚至可進一步減少。
一般而言，GPIO被視為一專用接腳功能且並非被看作一周邊設備。然而，根據各種實施例，GPIO被看作與任何其他可映射周邊設備一樣。如下更詳細所論述，根據一些實施例，使用允許任何或幾乎任何接腳與任何或幾乎任何周邊設備之間之多工之一可重映射接腳功能基礎結構(諸如PPS基礎結構)，將一新「GPIO周邊設備」添加至可重映射周邊設備之清單。即，就一可重映射接腳功能(諸如PPS)而言，虛擬埠看起來恰似另一周邊器件。在此GPIO周邊設備內，一組新的專用GPIO暫存器之功能與基於接腳之GPIO功能相同。在一些實施例中，可使此額外GPIO周邊設備作為最低優先級之可重映射周邊設備(僅高於基於接腳之GPIO接腳功能(其等不是可重映射接腳功能集之部分))以藉此使其等表現得像基於接腳之GPIO接腳功能(外觀及感覺)，但無關於其等所映射之實體接腳。因此，可使一群組之不相交(即，橫跨多個GPIO「埠」而散 佈)接腳可轉變為看起來像具有最少額外邏輯之一群組之原子(即，全部基於相同GPIO「埠」)接腳。
現轉至圖4，圖中展示一簡圖400，其展示一可重映射接腳功能環境中之虛擬GPI。環境400包含GPIO虛擬埠結構402及周邊設備422a至422n。GPIO虛擬埠結構包含接腳401、驅動器302、304與讀取(PORT)暫存器210、寫入(LAT)暫存器208及選擇(TRIS)暫存器206，其等之功能與習知埠類似且如以上參考圖3所述。此外，虛擬埠402包含虛擬寫入(PBLAT)暫存器306、虛擬讀取(PBPORT)暫存器310及虛擬選擇(TRIS)暫存器308。多工器414、416允許使用者以與以上所論述方式類似之一方式在「真實」或虛擬埠功能之間作出選擇。一使用者可藉由選擇(若干)虛擬接腳選擇缐(圖中未展示)而選擇虛擬埠功能。
此外，在一可重映射接腳功能環境中，多工器414、416自周邊設備422a、422n接收輸入。特定言之，在一些實施例中，將輸出賦能缐426a、426n提供至多工器414以實現至接腳401之寫入，且將輸出資料缐428a...428n提供至多工器416以將資料寫入至接腳。
根據各種實施例，實施一組單獨PBLAT、PBPORT及PBTRIS暫存器。例如，圖5中展示一PIC18微控制器之8位寬LAT(寫入)暫存器308、埠(讀取)暫存器310及三(選擇)暫存器306。暫存器寬度將為架構之天生資料寬度，使得暫存器讀取/寫入為原子的。
雖然前述說明書已描述特定實施例，但一般技術者將參 考此[實施方式]而明白本文中所揭示實施例及額外實施例之細節之諸多改變，且一般技術者可參考此[實施方式]而作出該等諸多改變。在此內文中，說明書及圖式應被視為意指說明性而非限制性，且意欲使全部此等修改包含於本發明之範疇內。相應地，本發明之範疇應由以下申請專利範圍及其合法等效物界定。
200‧‧‧通用輸入/輸出(GPIO)埠
201‧‧‧輸入/輸出(I/O)接腳
202‧‧‧三態寫入驅動器
204‧‧‧讀取驅動器
206‧‧‧選擇(TRIS)暫存器
208‧‧‧寫入(LAT)暫存器
210‧‧‧讀取(PORT)暫存器
300‧‧‧虛擬埠
301‧‧‧接腳
302‧‧‧驅動器
304‧‧‧驅動器
306‧‧‧虛擬寫入(PBLAT)暫存器
308‧‧‧虛擬選擇(TRIS)暫存器
310‧‧‧虛擬讀取(PBPORT)暫存器
313‧‧‧虛擬接腳選擇缐
314‧‧‧多工器
316‧‧‧多工器
318‧‧‧虛擬接腳選擇缐
320‧‧‧虛擬接腳選擇缐
400‧‧‧簡圖/環境
401‧‧‧接腳
402‧‧‧GPIO虛擬埠結構
414‧‧‧多工器
416‧‧‧多工器
422a‧‧‧周邊設備
422n‧‧‧周邊設備
426a‧‧‧輸出賦能缐
426n‧‧‧輸出賦能缐
428a‧‧‧輸出資料缐
428n‧‧‧輸出資料缐
圖1係繪示一例示性微控制器接腳組態之一簡圖。
圖2係繪示一習知GPIO埠之一簡圖。
圖3係繪示根據本發明之實施例之一GPIO埠之一簡圖。
圖4係繪示根據本發明之實施例之一GPIO埠之一簡圖。
圖5係繪示根據實施例之用於與一虛擬埠一起使用之例示性暫存器。

Claims (14)

  1. 一種用於一處理器之通用輸入/輸出埠，其具有耦合至複數個外部接腳之複數個位元，該通用輸入/輸出埠包括：一第一組之暫存器，其等用於提供該通用輸入/輸出埠之第一控制及資料輸入/輸出功能之至少一者；一第二組之暫存器，其等用於提供該通用輸入/輸出埠之第二控制及資料輸入/輸出功能之至少一者；及一多工器及關聯選擇暫存器，該關聯選擇暫存器用於控制該通用輸入/輸出埠之該多工器以透過該第一暫存器組或該第二暫存器組而控制該通用輸入/輸出埠。
  2. 如請求項1之通用輸入/輸出埠，其中該等第一暫存器組及第二暫存器組包括一讀取暫存器、一寫入暫存器及一方向控制暫存器。
  3. 如請求項2之通用輸入/輸出埠，其中該埠包括：一可控輸出驅動器，其具有與一外部接腳耦合之一輸出；及一輸入驅動器，其具有與該外部接腳耦合之一輸入。
  4. 如請求項3之通用輸入/輸出埠，其中該等第一讀取暫存器及第二讀取暫存器與該輸入驅動器之該輸出耦合，該等第一寫入暫存器及第二寫入暫存器透過一第一多工器而與該輸出驅動器之該輸入耦合，且該等第一方向控制暫存器及第二方向控制暫存器透過一第二多工器而與該輸出驅動器之一控制輸入耦合。
  5. 一種微控制器，其包括：如前述請求項之任一項之一通用輸入/輸出埠。
  6. 如請求項5之微控制器，其中該微控制器包括一周邊接腳選擇單元且其中該通用輸入/輸出埠之該第二控制及該資料輸入/輸出功能可被指定給該微控制器之其他外部接腳。
  7. 如請求項5之微控制器，其進一步包括一周邊接腳選擇單元，該周邊接腳選擇單元可操作以給關聯於該埠之一外部接腳指定由該微控制器之一周邊裝置所提供之一第三功能，其中該多工器包括一額外輸入以提供該第三功能。
  8. 如請求項5之微控制器，其中該通用輸入/輸出埠之寬度為8位元。
  9. 一種方法，其包括：提供一通用輸入/輸出埠，該通用輸入/輸出埠具有耦合至複數個外部接腳之複數個位元；提供一第一組之暫存器，該第一組之暫存器用於提供該通用輸入/輸出埠之第一控制及資料輸入/輸出功能之至少一者；提供一第二組之暫存器，該第二組之暫存器用於提供該通用輸入/輸出埠之第二控制及資料輸入/輸出功能之至少一者；及提供一多工器及關聯選擇暫存器，該關聯選擇暫存器用於控制該多工器以透過該第一或第二暫存器組而控制該通用輸入/輸出埠。
  10. 如請求項9之方法，其中該等第一暫存器組及第二暫存 器組包括一讀取暫存器、一寫入暫存器及一方向控制暫存器。
  11. 如請求項10之方法，其中該埠包括：一可控輸出驅動器，其具有與一外部接腳耦合之一輸出；及一輸入驅動器，其具有與該外部接腳耦合之一輸入。
  12. 如請求項11之方法，其中該等第一讀取暫存器及第二讀取暫存器與該輸入驅動器之該輸出耦合，該等第一寫入暫存器及第二寫入暫存器透過一第一多工器而與該輸出驅動器之該輸入耦合，及該等第一方向控制暫存器及第二方向控制暫存器透過一第二多工器而與該輸出驅動器之一控制輸入耦合。
  13. 如請求項9之方法，其進一步包括提供可操作以給一外部接腳可程式化地指定一周邊裝置所提供之一第三功能之一周邊接腳選擇單元。
  14. 如請求項9之方法，其中該通用輸入/輸出埠係實現於一微控制器中，該方法包括：藉由該第一組之暫存器之至少一暫存器組態該埠為一第一組態；藉由該第二組之暫存器之至少一暫存器組態該埠為一第二組態；藉由清除一選擇暫存器中之一位元而以設定為該第一組態之該埠操作該微控制器；及藉由設定該選擇暫存器中之該位元而以設定為該第二組態之該埠操作該微控制器。
TW101135669A 2011-09-27 2012-09-27 一微控制器之虛擬通用輸入/輸出 TWI620071B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161539703P 2011-09-27 2011-09-27
US61/539,703 2011-09-27
US13/627,378 2012-09-26
US13/627,378 US9904646B2 (en) 2011-09-27 2012-09-26 Virtual general purpose input/output for a microcontroller

Publications (2)

Publication Number Publication Date
TW201329729A TW201329729A (zh) 2013-07-16
TWI620071B true TWI620071B (zh) 2018-04-01

Family

ID=47912521

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135669A TWI620071B (zh) 2011-09-27 2012-09-27 一微控制器之虛擬通用輸入/輸出

Country Status (6)

Country Link
US (2) US9904646B2 (zh)
EP (1) EP2761485B1 (zh)
KR (1) KR20140081809A (zh)
CN (1) CN104011697B (zh)
TW (1) TWI620071B (zh)
WO (1) WO2013052334A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9904646B2 (en) 2011-09-27 2018-02-27 Microchip Technology Incorporated Virtual general purpose input/output for a microcontroller
US9710352B2 (en) * 2012-09-28 2017-07-18 Atmel Corporation Microcontroller with integrated monitoring capabilities for network applications
US9129072B2 (en) * 2012-10-15 2015-09-08 Qualcomm Incorporated Virtual GPIO
US9747244B2 (en) 2013-11-22 2017-08-29 Qualcomm Incorporated Clockless virtual GPIO
BR102013033274B1 (pt) * 2013-12-23 2022-08-23 Universidade Federal De Minas Gerais - Ufmg Uso de adsorventes obtidos a partir do lodo de esgoto na remoção de constituintes químicos lipofílicos
US9417801B2 (en) * 2014-03-27 2016-08-16 Intel Corporation Virtual general-purpose I/O controller
US9921982B2 (en) * 2014-06-05 2018-03-20 Microchip Technology Incorporated Device and method to assign device pin ownership for multi-processor core devices
US9921988B2 (en) * 2014-06-05 2018-03-20 Microchip Technology Incorporated Device and method to assign device pin functionality for multi-processor core devices
US10002102B2 (en) * 2015-03-13 2018-06-19 Microchip Technology Incorporated Low-pin microcontroller device with multiple independent microcontrollers
GB2546232A (en) * 2015-06-16 2017-07-19 Nordic Semiconductor Asa Integrated circuit inputs and outputs
GB2539460A (en) * 2015-06-16 2016-12-21 Nordic Semiconductor Asa Integrated circuit inputs and outputs
US10241953B2 (en) * 2015-08-07 2019-03-26 Qualcomm Incorporated Dynamic data-link selection over common physical interface
US10872049B2 (en) * 2016-01-29 2020-12-22 Analog Devices, Inc. GPIO-to-GPIO communication on a multi-node daisy-chained network
DE102017101470B4 (de) 2016-01-29 2023-04-13 Analog Devices, Inc. Kommunikation von gpio zu gpio in einem verketteten netzwerk mit mehreren knoten
US10180925B2 (en) 2016-03-28 2019-01-15 Nxp Usa, Inc. Integrated circuit with pin level access to IO pins
CN107329417B (zh) * 2016-04-28 2023-08-15 深圳市博巨兴微电子科技有限公司 一种微控制器及其输入输出引脚映射电路
WO2018042402A1 (en) 2016-09-05 2018-03-08 Iot.Nxt (Pty) Ltd Software-defined device interface system and method
US11379398B2 (en) * 2019-06-04 2022-07-05 Microchip Technology Incorporated Virtual ports for connecting core independent peripherals
GB201909270D0 (en) * 2019-06-27 2019-08-14 Nordic Semiconductor Asa Microcontroller system with GPIOS
WO2021035435A1 (en) * 2019-08-23 2021-03-04 Micron Technology, Inc. Dynamic channel mapping for memory system
CN110647485B (zh) * 2019-09-23 2021-04-06 大唐半导体科技有限公司 一种芯片及其管脚复用的实现方法
CN110781118B (zh) * 2019-09-30 2023-11-03 深圳震有科技股份有限公司 实现并行总线从模式的方法及装置、计算机设备、介质
CN110825667B (zh) * 2019-11-12 2022-03-11 飞腾信息技术有限公司 一种低速io设备控制器的设计方法和结构
CN110912840B (zh) * 2019-11-24 2021-06-29 苏州浪潮智能科技有限公司 基于交换机端口的统一接口装置及底层设备信息获取方法
CN112929789B (zh) * 2019-12-05 2022-12-13 矽统科技股份有限公司 音讯数据处理电路及音讯数据处理方法
TWI756593B (zh) 2019-12-05 2022-03-01 矽統科技股份有限公司 音訊資料處理電路及音訊資料處理方法
KR102325428B1 (ko) * 2019-12-09 2021-11-12 한국전자기술연구원 가상 하드웨어를 이용한 i/o 포트 에뮬레이팅 시스템 및 방법
KR102471426B1 (ko) 2020-03-16 2022-11-25 이광희 Ble 메쉬 그룹 설정이 가능한 스마트 조명 장치 및 이를 이용한 조명 제어 방법
CN111562946B (zh) * 2020-05-06 2023-09-08 青岛信芯微电子科技股份有限公司 一种数据处理方法及芯片
US20230051553A1 (en) * 2021-08-12 2023-02-16 Samsung Electronics Co., Ltd. Multi-function flexible computational storage device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW386193B (en) * 1997-02-07 2000-04-01 Cirrus Logic Inc Circuits, system, and methods for processing multiple data streams

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363108A (en) * 1979-06-25 1982-12-07 Honeywell Information Systems Inc. Low cost programmable video computer terminal
KR930004033B1 (ko) * 1990-08-09 1993-05-19 현대전자산업 주식회사 프로그래머블 로직소자의 입력/출력 마크로셀
US5309426A (en) * 1993-01-26 1994-05-03 International Business Machines Corporation High performance cascadable simplex switch
US5402014A (en) * 1993-07-14 1995-03-28 Waferscale Integration, Inc. Peripheral port with volatile and non-volatile configuration
US5440515A (en) * 1994-03-08 1995-08-08 Motorola Inc. Delay locked loop for detecting the phase difference of two signals having different frequencies
US5736867A (en) * 1996-06-04 1998-04-07 Cypress Semiconductor Corporation Method and circuit for reconfiguring a buffer
US5883844A (en) * 1997-05-23 1999-03-16 Stmicroelectronics, Inc. Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof
US7239694B2 (en) * 2000-06-30 2007-07-03 Protel, Inc. Integrated circuit configurations and methods for providing functions for public telephones
US7200769B1 (en) * 2001-08-29 2007-04-03 Altera Corporation Self-compensating delay chain for multiple-date-rate interfaces
US6653861B1 (en) * 2001-12-14 2003-11-25 Lattice Semiconductor Corporation Multi-level routing structure for a programmable interconnect circuit
US6703860B1 (en) * 2001-12-14 2004-03-09 Lattice Semiconductor Corporation I/O block for a programmable interconnect circuit
US6661254B1 (en) * 2001-12-14 2003-12-09 Lattice Semiconductor Corporation Programmable interconnect circuit with a phase-locked loop
US6686769B1 (en) * 2001-12-14 2004-02-03 Altera Corporation Programmable I/O element circuit for high speed logic devices
US6998871B2 (en) * 2002-11-29 2006-02-14 Sigmatel, Inc. Configurable integrated circuit for use in a multi-function handheld device
KR100469278B1 (ko) * 2002-12-26 2005-02-02 엘지전자 주식회사 Ｄｔｖ 시스템의 디코더 ａｓｉｃ
US8127098B1 (en) * 2004-05-11 2012-02-28 Globalfoundries Inc. Virtualization of real mode execution
US7526579B2 (en) 2005-01-27 2009-04-28 Innovasic, Inc. Configurable input/output interface for an application specific product
US8067948B2 (en) * 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US7631211B1 (en) * 2006-06-27 2009-12-08 Altera Corporation Sharing elements in multiple data-rate I/O
US7460441B2 (en) 2007-01-12 2008-12-02 Microchip Technology Incorporated Measuring a long time period
US8860683B2 (en) 2007-04-05 2014-10-14 Cypress Semiconductor Corporation Integrated button activation sensing and proximity sensing
US20090167719A1 (en) 2007-11-02 2009-07-02 Woolley Richard D Gesture commands performed in proximity but without making physical contact with a touchpad
US8054300B2 (en) 2008-06-17 2011-11-08 Apple Inc. Capacitive sensor panel having dynamically reconfigurable sensor size and shape
US7764213B2 (en) 2008-07-01 2010-07-27 Microchip Technology Incorporated Current-time digital-to-analog converter
CN101329663B (zh) 2008-07-31 2010-04-21 炬力集成电路设计有限公司 一种实现片上系统管脚分时复用的装置及方法
JP4775669B2 (ja) 2008-10-10 2011-09-21 ソニー株式会社 情報処理装置、情報処理方法、情報処理システムおよび情報処理用プログラム
US8836350B2 (en) 2009-01-16 2014-09-16 Microchip Technology Incorporated Capacitive touch sensing using an internal capacitor of an analog-to-digital converter (ADC) and a voltage reference
KR20110132349A (ko) 2009-01-26 2011-12-07 지로 테크놀로지스 (2009) 엘티디. 객체의 거동을 모니터링하는 장치 및 방법
JP2010244302A (ja) 2009-04-06 2010-10-28 Sony Corp 入力装置および入力処理方法
US8723833B2 (en) 2009-07-13 2014-05-13 Microchip Technology Incorporated Capacitive touch system with noise immunity
KR101639383B1 (ko) 2009-11-12 2016-07-22 삼성전자주식회사 근접 터치 동작 감지 장치 및 방법
US9904646B2 (en) 2011-09-27 2018-02-27 Microchip Technology Incorporated Virtual general purpose input/output for a microcontroller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW386193B (en) * 1997-02-07 2000-04-01 Cirrus Logic Inc Circuits, system, and methods for processing multiple data streams

Also Published As

Publication number Publication date
TW201329729A (zh) 2013-07-16
KR20140081809A (ko) 2014-07-01
CN104011697A (zh) 2014-08-27
CN104011697B (zh) 2017-05-24
US20180181526A1 (en) 2018-06-28
WO2013052334A1 (en) 2013-04-11
EP2761485A1 (en) 2014-08-06
US10339087B2 (en) 2019-07-02
EP2761485B1 (en) 2016-09-21
US9904646B2 (en) 2018-02-27
US20130080677A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
TWI620071B (zh) 一微控制器之虛擬通用輸入/輸出
US10459862B2 (en) Dynamic definition of slave address in I2C protocol
US8918568B2 (en) PCI express SR-IOV/MR-IOV virtual function clusters
TWI525537B (zh) 具有為向量衝突指令與置換指令所共享的全連接互連的處理器
US7353315B2 (en) Bus controller with virtual bridge
KR20180050728A (ko) 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화
JP6660374B2 (ja) プログラマブル論理のためのメモリの仮想化
CN110781119B (zh) 一种i2c总线扩展接口及其控制方法、片上系统
US20200142848A1 (en) Management controller including virtual usb host controller
JPH11509950A (ja) Ｎ本未満のｉ／ｏピンを伴うｎビットのデータバス幅をもつマイクロコントローラ及びそのための方法
KR20170013875A (ko) 멀티­프로세서 코어 디바이스들에 대한 디바이스 핀 기능을 할당하기 위한 디바이스 및 방법
EP3382567B1 (en) Multiple storage devices implemented using a common connector
US20080244131A1 (en) Architecture for configurable bus arbitration in multibus systems with customizable master and slave circuits
EP3311287A1 (en) Integrated circuit inputs and outputs
US7647433B2 (en) System and method for flexible multiple protocols
CN108255504A (zh) 在一储存系统中更新软件的方法及储存系统
KR20060087559A (ko) 멀티-포트 장치 구성 방법과, 기계 독출 가능 매체와, 장치및 컴퓨터 시스템
US8943256B1 (en) Serial data intermediary device, and related systems and methods
US20130117533A1 (en) Coprocessor having task sequence control
CN101356515B (zh) 连接到多端口存储器的微处理器
US8954622B1 (en) Embedded programmable logic for logic stacking on application processor
KR20170013872A (ko) 멀티­프로세서 코어 디바이스들에 대한 디바이스 핀 소유권을 할당하기 위한 디바이스 및 방법
JP2007004338A (ja) データ処理装置
US7165132B1 (en) Processing node including a plurality of processor cores and an interconnect configurable in a test-mode to cause first and second transaction source indicators to be interchanged
US12001362B2 (en) Dynamically reprogrammable topologically unique integrated circuit identification