KR100469278B1 - Dtv 시스템의 디코더 asic - Google Patents

Dtv 시스템의 디코더 asic Download PDF

Info

Publication number
KR100469278B1
KR100469278B1 KR10-2002-0084435A KR20020084435A KR100469278B1 KR 100469278 B1 KR100469278 B1 KR 100469278B1 KR 20020084435 A KR20020084435 A KR 20020084435A KR 100469278 B1 KR100469278 B1 KR 100469278B1
Authority
KR
South Korea
Prior art keywords
input
decoder
external
internal
asic
Prior art date
Application number
KR10-2002-0084435A
Other languages
English (en)
Other versions
KR20040058423A (ko
Inventor
이승현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0084435A priority Critical patent/KR100469278B1/ko
Priority to US10/745,661 priority patent/US20040155984A1/en
Publication of KR20040058423A publication Critical patent/KR20040058423A/ko
Application granted granted Critical
Publication of KR100469278B1 publication Critical patent/KR100469278B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/765Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/84Television signal recording using optical recording
    • H04N5/85Television signal recording using optical recording on discs or drums

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 DTV 시스템 디코더 ASIC에서 복수의 입력 데이터를 받을 수 있으면서 요구되는 핀의 수를 최소화하기 위한 방법을 제공하기 위한 것으로서, 입력포트와 외부 신호원을 디코딩하는 내부 디코더를 구비하는 DTV 시스템의 디코더 ASIC에 있어서, 동일한 기능을 갖는 다수개의 입력포트와, 상기 다수개의 입력포트와 다수개의 내부 디코더 간에 각각 연결 가능하도록 구성되어 내부 다중화기 제어신호를 입력으로 상기 입력포트와 내부 디코더를 선택적으로 연결하는 다수개의 내부 다중화기와, 상기 다수개의 입력포트와 다수개의 외부 신호원간에 각각 연결 가능하도록 구성되어 외부 다중화기 제어신호에 따라 상기 입력포트와 외부 신호원을 선택적으로 연결하는 다수개의 외부 다중화기를 포함하여 구성되어, 입력 신호원의 조합에서 다른 입력 신호원의 조합으로 변경할 때 원하는 채널만 연결을 해제한 후 다시 연결할 수 있게 함으로써 다른 채널은 영향을 받지 않고 고정할 수 있는 효과가 있다.

Description

DTV 시스템의 디코더 ASIC{Decoder Application Specific Integrated Circuit in Digital TV}
본 발명은 DTV 시스템의 디코더 ASIC에 관한 것으로, 특히 ASIC에서 다양한 신호를 한정된 데이터 포트를 통해 효과적으로 입력받기 위한 방법에 관한 것이다.
최근 DTV 관련 제품의 경향은 사용자로 하여금 복수의 채널을 선택하여 동시에 시청 가능하게 하는 기능을 중시하고 있다. 이러한 기능은 아날로그 제품에도 이미 구현되어 있었지만 디지털 가전에서 다양한 기능들을 복합 구현한 새로운 형태의 응용 분야가 나타나면서 더욱 강조되고 있다.
특히, PVR(Personal Video Recorder) 및 DVD(Digital Video Disk) 등과 일체형으로 구현되거나 외부 입력을 이용하여 PIP/POP 등의 기능을 구현하면서 다양한 데이터를 동시에 입력받을 필요성이 더욱 커지고 있다.
이러한 경향에 따라 DTV 시스템 디코더의 채널 데이터 입력부는 동시에 2개 이상의 채널을 받을 수 있어야 할 뿐 아니라 다양한 입력 신호원으로부터의 데이터 입력을 지원해야 할 필요성이 있다.
반면에 이러한 기능을 담당하는 ASIC(Application Specific Integrated Circuit) 측면에서 보면 점점 더 다양해지는 기능을 지원하기 위해 입력 및 출력포트의 수가 증가하고, 이로 인해 칩의 크기가 증가함으로써 제품 비용을 상승시키는 문제를 가지고 있다.
따라서 칩 크기의 증가를 최대한 억제하면서, 즉 칩의 입출력 핀의 수를 최소화하면서 요구되는 기능을 최대한 수용하기 위한 구조적 측면의 검토가 필요하다.
이를 위해서는 동시에 사용되지 않는, 또는 동시에 사용될 가능성이 적은 몇 가지 기능을 공통 핀에 할당하는 방법이 일반적으로 사용되고 있지만, 채널 데이터 입력의 경우 사용자의 요구에 따라 여러 가지 조합이 가능하고 또 수시로 변경되기 때문에 이러한 환경을 고려한 설계가 필요하다.
DTV ASIC은 개발 기간과 비용상 이점 등을 고려하여 여러 가지 기능을 하나의 ASIC에서 통합 지원하는 것이 일반적이다.
북미 지상파 방송 규격인 ATSC, 위성 방송 규격인 DIRECTV, DVD를 처리할 수 있는 DTV ASIC은 이와 같은 범용 DTV ASIC의 대표적인 사례이다.
이러한 ASIC(100)의 채널 데이터 입력부는 도 1에 보인 바와 같이 설계하는 것이 가장 간단하다.
그러나 실제 DTV에서는 이와 같은 세 가지 기능을 모두 지원하는 경우가 드물고 도 2(a)(b)에 보인 바와 같이 ATSC+DIRECTV 또는 ATSC+DVD처럼 ASIC(100)의 일부 기능만을 사용하는 경우가 많다.
모든 기능이 사용 가능한 시스템에서 동시에 복수의 채널을 처리하는 경우에도 PIP에서와 같이 동시에 2개의 채널만을 처리하는 것이 일반적이기 때문에 ASIC(100)의 입력포트(110)(120)(130)로 3개의 독립적인 포트를 제공하는 것은 한정된 자원인 입출력 핀을 효율적으로 할당하지 못함으로써 칩이 커지는 원인이 된다.
이 문제를 해결하기 위하여 입력포트를 2개만 제공하면서 필요시 외부에 다중화기를 설치할 수 있다.
예를 들면, 도 3에 보인 바와 같이 다중화기(200)를 설치하여 ATSC용 입력포트(110) 한 개와 DIRECTV와 DVD를 선택적으로 지원하는 입력포트(120) 한 개를 할당할 수 있다.
그러나 이 구조에서는 DIRECTV와 DVD를 동시에 쓸 수 없는 단점이 있다.
즉, 입력 신호원의 조합에 제한이 생긴다. 이러한 문제점은 입력 신호원의 수가 입력포트 수보다 많을 때 반드시 나타난다.
이를 해결하기 위한 방법으로 도 4에 보인 바와 같이 하나의 입력포트(110)는 ATSC와 DVD를, 다른 하나의 입력포트(120)는 DIRECTV와 DVD를 지원하도록 할 수 있다.
이렇게 함으로써 ATSC와 DVD, DIRECTV와 DVD는 물론, ATSC와 DIRECTV의 조합도 지원할 수 있다.
그러나 이 구조에서는 채널 변경시 문제가 발생할 수 있다. 즉, 변경 채널이 아닌 고정 채널의 데이터 입력을 중단해야 하는 경우가 발생한다.
예를 들어, 도 5의 ATSC+DVD 조합에서 ATSC 채널만 DVD로 변경하는 경우, 즉 도 6의 DIRECTV+DVD의 조합으로 변경할 경우 ATSC를 DIRECTV로 바꾸면서, DVD 채널은 그대로 유지해야 하지만, 실제로는 DVD 채널을 중단하고 DIRECTV로 전환하면서 동시에 ATSC를 중단하고 이를 DVD로 전환하는 과정을 거쳐야 한다.
변경되지 않는 채널, 즉 고정 채널인 DVD는 영향을 받지 않아야 하지만, 결과적으로는 DVD 채널도 중단된 후 다시 연결되는 현상이 불가피하다.
PIP와 같은 응용에서 DVD가 주화면, ATSC가 부화면인 상황을 가정하면, 부화면을 ATSC에서 DIRECTV로 변경할 때 주화면도 마치 채널 변경시처럼 꺼졌다 켜지는 문제점이 발생하는 것이다.
따라서 입력포트(110)(120)(130), 즉 핀을 추가하지 않으면서 입력 신호원의 조합에 제한이 없게 하는 것은 물론, 복수 채널에서 일부 채널의 변경시 고정 채널은 영향을 받지 않게 하는 장치가 필요하다.
이와 같이, 입력 신호원이 ASIC의 입력포트 수보다 많을 경우에는 외부에 다중화기를 설치하는 것은 불가피하다.
그리고 도 3 내지 도 6에서 사용된 것과 같은 입력포트용 다중화기(300)는 일반적으로 3-상태 버퍼(tri-state buffer)를 이용하여 구현된다.
일반적인 n 비트 포트를 위한 3x1 다중화기의 실시예를 도 7에서 나타내고 있다.
그러나 상기 3-상태 버퍼(tri-state buffer)의 입력 신호를 출력단에 전달하기 위한 제어 용도에 주로 쓰이는 것이 GPIO(General Purpose Input Output) 포트인데, 이는 ASIC 내부에서 각 디코더 블록이 입력 데이터를 선택하기 위한 레지스터, 즉 ASIC 내부의 다중화기를 제어하기 위한 신호와 GPIO에 의해 외부 다중화기를 제어하는 신호를 연동시킬 수 없다.
따라서, ASIC 내부의 각 디코더 블록의 입력 데이터 선택은 CPU가 레지스터를 설정함으로써 제어하고, 이와는 별도로 CPU가 GPIO 포트의 데이터 출력 레지스터를 설정함으로써 외부의 다중화기를 제어하기 때문에 소프트웨어에 오류가 있을 경우 내부 및 외부 다중화기의 제어 신호가 서로 일치하지 않을 수 있다. 이는 하드웨어가 오동작 하는 원인이 된다.
특히, 출력단이 하나로 묶여 있는 3-상태 버퍼들의 출력 제어 신호들은 동시에 활성화될 수 없으며 한번에 하나만 활성화되어야 하는데, 소프트웨어 오류로 인해 하나의 입력포트를 두 개의 신호원이 동시에 구동할 경우에는 하드웨어를 손상시킬 가능성도 있다. 하드웨어 구조를 이용하여 이러한 위험 요소를 제거할 수 있다면 매우 유용할 것이다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, DTV 시스템 디코더 ASIC에서 복수의 입력 데이터를 받을 수 있으면서 요구되는 핀의 수를 최소화하기 위한 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 사용자가 복수 채널 시청 시 채널을 변경하거나, 하나의 채널을 시청하는 도중 채널을 추가로 활성화할 때 변경되지 않는 채널이 영향을 받지 않도록 하는 데 있다.
본 발명의 또 다른 목적은 복수 채널 데이터의 입력이 가능하면서, 비교적 단순한 형태의 응용 분야에서는 기존의 방법과 마찬가지로 부가 회로 없이 데이터 입력부를 구현할 수 있도록 하는 데 있다.
본 발명의 또 다른 목적은 외부에 다중화기를 설치해야 할 경우, 소프트웨어에 의해 다중화기를 제어함으로써 발생할 수 있는 오류를 제거하는 데 있다.
도 1, 2(a)(b) 는 종래 기술에 따른 DTV 시스템의 디코더 ASIC의 간단한 구조를 나타낸 구성도
도 3 내지 도 6 은 종래 기술에 따른 3-상태 버퍼(tri-state buffer)를 이용하는 DTV 시스템의 디코더 ASIC의 구조를 나타낸 구성도
도 7 은 일반적인 n 비트 포트를 위한 3x1 다중화기의 실시예를 나타낸 도면
도 8 은 본 발명에 따른 DTV 시스템의 디코더 ASIC의 구조를 나타낸 구성도
도 9 내지 도 12(a)(b)는 도 8을 이용한 바람직한 실시예
도 13 은 본 발명에 따른 외부 다중화기를 나타낸 구성도
*도면의 주요부분에 대한 부호의 설명
100 : ASIC 110, 120, 130 : 입력포트
140 : ATSC 디코더 150 : DVD 디코더
160 : DIRECTV 디코더 200, 400, 500 : 외부 다중화기
300, 310, 320, 330 : 내부 다중화기
상기와 같은 목적을 달성하기 위한 본 발명에 따른 DTV 시스템의 디코더ASIC의 특징은 입력포트와 외부 신호원을 디코딩하는 내부 디코더를 구비하는 DTV 시스템의 디코더 ASIC에 있어서, 동일한 기능을 갖는 다수개의 입력포트와, 상기 다수개의 입력포트와 다수개의 내부 디코더 간에 각각 연결 가능하도록 구성되어 내부 다중화기 제어신호를 입력으로 상기 입력포트와 내부 디코더를 선택적으로 연결하는 다수개의 내부 다중화기와, 상기 다수개의 입력포트와 다수개의 외부 신호원간에 각각 연결 가능하도록 구성되어 외부 다중화기 제어신호에 따라 상기 입력포트와 외부 신호원을 선택적으로 연결하는 다수개의 외부 다중화기를 포함하여 구성되는데 있다.
이때, 상기 다수개의 입력포트는 하나의 고정 포트와, 상기 고정 포트를 제외한 다수개의 변경 포트로 구성되는 것이 바람직하다.
그리고 상기 외부 다중화기는 GPIO 데이터 신호로 사용되거나 또는 외부 다중화기 제어 신호로 사용되는지를 선택하는 모드 선택 레지스터를 포함하여 구성되는데 다른 특징이 있다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 DTV ASIC의 다중 신호 입력 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 8 은 본 발명에 따른 DTV 시스템의 디코더 ASIC의 구조를 나타낸 도면이다.
도 8에 보인 바와 같이 ATSC, DIRECTV, DVD를 지원하는 ASIC(100)에서는 모든 입력포트(110)(120)가 세 가지 신호를 모두 받아들일 수 있도록 한다.
이와 같은 구조에서 각 입력포트(110)(120)는 기능에 의해 구분되지 않고 변경 포트와 고정 포트로 구분된다. 이때, 모든 입력포트(110)(120)는 동일한 기능을 갖는 것이 바람직하다.
도 9의 ATSC+DVD 조합에서 도10의 DIRECTV+DVD 조합으로 변경하는 경우를 보면 종래 방식과의 차이를 알 수 있다.
즉, 고정 채널인 DVD가 연결되어 있는 하위 포트(120)는 그대로 두고 상위 포트(110)에 연결되어 있는 ATSC만 DIRECTV로 변경하면 된다.
이는 ASIC(100)의 입력단 외부에 설치된 다중화기(400)(500)를 제어함으로써 가능하다.
또한, DIRECTV 디코더(160)의 입력 데이터를 상위 포트(110)에서 가져오는 것은 DIRECTV 디코더(160) 입력단에 부가된 다중화기(310)(320)(330), 즉 ASIC 내부의 다중화기(310)(330)를 제어함으로써 가능하다.
이렇게 함으로써 DVD 채널은 다른 채널의 변경에 영향을 받지 않고 ASIC(100) 외부의 입력 신호원과 내부의 디코더(140)(150)(160)간의 연결을 유지할 수 있다.
이 상태에서 다시 DVD 채널을 ATSC로 변경하려면, 즉 ATSC+DIRECTV의 조합으로 변경하려면 도 11에 보인 바와 같이 고정 채널인 DIRECTV가 연결된 상위 포트(110)는 그대로 유지하고 하위 포트(120)의 입력만 DVD 디코더(150)에서 ATSC 디코더(140)로 변경하면서 ASIC(100) 내부의 ATSC 디코더(140) 입력단의다중화기(310)를 제어하여 ATSC 디코더(140)가 하위 포트(120)에서 입력 데이터를 받도록 한다.
일반적으로 DTV 사양이 고급화할수록 입력 신호원이 다양해지기 때문에 이와 같은 방법은 매우 효과적으로 입력 신호원과 입력포트(110)(120)의 할당 문제를 해결할 수 있다.
이러한 구조에서도 입력 소스를 입력포트(110)(120) 개수만큼만 사용하는 비교적 단순한 응용에서는 기존의 방식과 마찬가지로 다중화기(310)(320)(330) 없이 특정 포트에 특정 입력 소스를 직접 연결할 수 있다.
즉, 본 발명에서 제안한 방법은 ASIC 측면에서 고려해야 할 내용이고 시스템에서 구현할 때에는 시스템의 사양에 따라 다중화기를 이용한 복잡한 구성은 물론, 기존 방식에 의한 단순한 구성도 가능하다.
도 12(a)는 본 발명에 따른 DVD를 지원하지 않는 시스템을 나타낸 도면이고, 도 12(b)는 본 발명에 따른 DIRECTV를 지원하지 않는 시스템을 나타낸 도면이다.
동일한 ASIC(100)을 이용한 경우에 도 12(a)와 같이, ATSC와 DIRECTV만을 지원하는 시스템과, 도 12(b)와 같이, ATSC와 DVD만을 지원하는 시스템을 보인 것이다.
이는 ASIC(100) 내부의 구현과는 관계없이 도 2에 보인 것과 같은 시스템 설계가 가능함을 알 수 있다. 이때 ASIC 입력단에는 다중화기가 필요 없고 내부의 다중화기는 특정 입력이 선택된 상태로 고정되어 사용된다.
그리고 입력포트(110)(120)에 도 7에 보인 바와 같은 다중화기를 이용하는경우에는 다중화기의 입력 신호 중 특정 신호를 선택(활성화)하기 위한 제어 신호가 필요하다.
즉, ASIC 외부의 특정 신호원을 내부의 특정 디코더 입력에 연결하기 위해서는 내부 디코더(140)(150)(160)가 어느 입력포트(110)(120)에 연결되어야 하는지를 결정하는 내부 다중화기 제어 신호와 해당 포트가 외부의 어느 신호원에 연결되어야 하는지를 결정하는 외부 다중화기 제어 신호가 필요하다.
일반적으로 외부 다중화기 제어 신호는 내부 다중화기 제어 신호의 값으로부터 생성할 수 있으므로 사실상 내부 다중화기 제어 신호를 설정하기 위한 레지스터만 있으면 된다.
도 9의 경우를 예로 들면, ATSC 디코더(140)에 연결된 내부 다중화기 제어용 레지스터를 상위 포트(110)로 설정하면, 상기 상위 포트(110)에 연결된 외부 다중화기 제어 신호는 자동적으로 ATSC 신호원으로 결정되도록 설계한다.
이렇게 하면 외부의 ATSC 신호원이 내부의 ATSC 디코더(140)에 연결된다. 여기서 내부 다중화기의 제어는 ASIC(100) 내부에서 이루어지므로 문제가 없으나 외부 다중화기(400)(500)의 경우 제어 레지스터는 ASIC(100) 내부에 있고 다중화기(400)(500)는 외부에 있기 때문에 별도의 처리가 필요하다.
이를 위해서 도 13에 보인 바와 같이 모드 선택 레지스터를 두고 여기서 발생되는 제어신호로 GPIO 데이터 신호로 사용될지 외부 다중화기 제어 신호로 사용될지 결정함으로써, GPIO(General Purpose Input Output)를 두 가지 모드로 사용 가능하게 한다.
이와 같이, 모드 선택 레지스터를 통해 일반적인 GPIO 모드와 다중화기 제어용 레지스터에 연동되는 신호 모드 중 선택 가능하게 한다.
도 13에 보인 예는 입력 신호원이 4개인 경우를 나타낸 것이다.
입력포트가 2개라고 가정하면 내부 다중화기 제어 신호는 0또는 1의 값을 갖고 이 값에 따라 4개의 입력 신호원 중 하나를 선택하기 위한 0~3의 값이 생성된다.
이 값을 이진 디코더를 이용하여 4 비트의 신호로 변환한 값을 외부 다중화기 제어 신호로 이용한다. 이 제어 신호는 GPIO 신호와 핀을 공유한다.실시예로 도 9, 10을 참조하여 설명하면 다음과 같다.도 9와 같이 처음 ASIC(100)는 ATSC 신호원이 제 1 외부 다중화기(400), 상위포트(110) 및 제 1 내부 다중화기(310)를 통해 ATSC 디코더와 연결되고, DVD 신호원이 제 2 외부 다중화기(500), 하위포트(120) 및 제 2 내부 다중화기(320)를 통해 DVD 디코더와 연결되어 있다.이후, 도 10과 같이 ATSC 신호원이 끝나고 DIRECTV 신호원이 입력되게 되면, 먼저 모드 선택 레지스터에서 출력되는 값에 따라 상기 모드 선택 레지스터에서 출력되는 값이 "0"이면 외부 다중화기의 제어가 이루어진다. 즉, 제 1 외부 다중화기(400)를 제어하여 ATSC 신호원을 차단하고 DIRECTV 신호원을 선택하여 출력되도록 한다. 이렇게 상기 제 1 외부 다중화기(400)에서 출력되는 DIRECTV 신호는 상위포트(110)를 거쳐 내부 다중화기로 입력되게 된다.이어 다시 모드 선택 레지스터에서 출력되는 값에 따라 상기 모드 선택 레지스터에서 출력되는 값이 "1"이면 내부 다중화기의 제어가 이루어진다. 즉, 제 1 내부 다중화기(310)로 입력되는 신호를 제 3 내부 다중화기(330)로 입력하여 DIRECTV 디코더(160)와 연결되도록 한다.
이에 따라, 종래의 방법을 따르더라도 외부 다중화기를 제어하는 용도로 동일한 수의 GPIO 핀이 필요하므로 결과적으로 핀의 증가는 없다.
이 핀이 GPIO 데이터 신호로 사용될지 외부 다중화기 제어 신호로 사용될지 결정하기 위해 모드 선택 레지스터에서 선택하게 된다.
이때, 상기 모드 선택 레지스터를 추가로 구성하지 않고 원래 GPIO에는 각 비트가 입력으로 쓰일지 또는 출력으로 쓰일지를 결정하는 레지스터가 있기 때문에 이 레지스터를 확장하면 된다. 즉, 이 레지스터에서 GPIO의 각 비트에 대응되는 필드가 00이면 GP_IN, 01이면 GP_OUT, 11이면 외부 다중화기 제어 신호 모드로 동작하도록 설계한다.
모드 선택 레지스터의 전력-온(power-on) 리셋 값을 0으로 하면 모든 비트의 기본 모드가 GP_IN이 된다.
그리고 모드를 비트 별로 설정 가능하게 함으로써 4 비트 중에서 사용되지 않는 비트는 GPIO로 사용할 수 있다.
예를 들어 ASIC(100)이 0~3의 4가지 입력 신호원을 지원하는데 시스템에서는 0, 2, 3에 해당하는 신호원만을 사용한다면, 비트 1에 해당하는 다중화기 제어 신호는 필요 없으므로 대신 GPIO 모드로 설정하여 사용할 수 있다.
이상의 다중화기 제어 방식은 ASIC(100) 내부에서 부가적으로 지원하는 기능이므로, 종래와 같이 GPIO 방식으로 입력 다중화기를 제어하는 것도 가능하다.
따라서, 이상의 외부 다중화기 구성 및 그 제어 방법은 종래의 시스템 설계 방식과 완전히 호환되면서 필요에 따라 제안한 방법을 사용할 수 있는 구조임을 알 수 있다.
이상에서 설명한 바와 같은 본 발명에 따른 DTV ASIC의 다중 신호 입력 방법은 다음과 같은 효과가 있다.
첫째, ASIC의 내부 디코더 블록이 모든 입력포트로부터 데이터를 선택 가능하게 함으로써 ASIC의 입력포트 수보다 많은 입력 신호원을 사용하는 시스템에서도 모든 신호원 조합을 지원할 수 있다.
둘째, 입력 신호원의 조합에서 다른 입력 신호원의 조합으로 변경할 때 원하는 채널만 연결을 해제한 후 다시 연결할 수 있게 함으로써 다른 채널은 영향을 받지 않고 고정할 수 있는 효과가 있다.
셋째, 입력포트에 연결되는 다중화기의 제어 신호를 ASIC 내부에서 생성하여 줌으로써 다중화기의 제어를 용이하고 안전하게 하는 효과가 있으며, 이 신호를 위한 핀을 GPIO 포트와 공유함으로써 핀의 증가 없이 해당 기능을 선택적으로 사용할 수 있는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (3)

  1. 입력포트와 외부 신호원을 디코딩하는 내부 디코더를 구비하는 DTV 시스템의 디코더 ASIC에 있어서,
    동일한 기능을 갖는 다수개의 입력포트와,
    상기 다수개의 입력포트와 다수개의 내부 디코더 간에 각각 연결 가능하도록 구성되어 내부 다중화기 제어신호를 입력으로 상기 입력포트와 내부 디코더를 선택적으로 연결하는 다수개의 내부 다중화기와,
    상기 다수개의 입력포트와 다수개의 외부 신호원간에 각각 연결 가능하도록 구성되어 외부 다중화기 제어신호에 따라 상기 입력포트와 외부 신호원을 선택적으로 연결하는 다수개의 외부 다중화기를 포함하여 구성되는 것을 특징으로 하는 DTV 시스템의 디코더 ASIC.
  2. 제 1 항에 있어서,
    상기 다수개의 입력포트는 하나의 고정 포트와, 상기 고정 포트를 제외한 다수개의 변경 포트로 구성되는 것을 특징으로 하는 DTV 시스템의 디코더 ASIC.
  3. 제 1 항에 있어서, 상기 외부 다중화기는
    GPIO 데이터 신호로 사용되거나 또는 외부 다중화기 제어 신호로 사용되는지를 선택하는 모드 선택 레지스터를 포함하여 구성되는 것을 특징으로 하는 DTV 시스템의 디코더 ASIC.
KR10-2002-0084435A 2002-12-26 2002-12-26 Dtv 시스템의 디코더 asic KR100469278B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0084435A KR100469278B1 (ko) 2002-12-26 2002-12-26 Dtv 시스템의 디코더 asic
US10/745,661 US20040155984A1 (en) 2002-12-26 2003-12-29 Multiple signal input device of decoder ASIC in DTV system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084435A KR100469278B1 (ko) 2002-12-26 2002-12-26 Dtv 시스템의 디코더 asic

Publications (2)

Publication Number Publication Date
KR20040058423A KR20040058423A (ko) 2004-07-05
KR100469278B1 true KR100469278B1 (ko) 2005-02-02

Family

ID=32822543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0084435A KR100469278B1 (ko) 2002-12-26 2002-12-26 Dtv 시스템의 디코더 asic

Country Status (2)

Country Link
US (1) US20040155984A1 (ko)
KR (1) KR100469278B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006109290A (ja) * 2004-10-08 2006-04-20 Matsushita Electric Ind Co Ltd 復号化装置
KR101046588B1 (ko) * 2005-11-16 2011-07-06 삼성전자주식회사 신호처리장치 및 그 제어방법
US9904646B2 (en) 2011-09-27 2018-02-27 Microchip Technology Incorporated Virtual general purpose input/output for a microcontroller

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821885A (en) * 1994-07-29 1998-10-13 Discovision Associates Video decompression
US5497339A (en) * 1993-11-15 1996-03-05 Ete, Inc. Portable apparatus for providing multiple integrated communication media
CA2145361C (en) * 1994-03-24 1999-09-07 Martin William Sotheran Buffer manager
US5594660A (en) * 1994-09-30 1997-01-14 Cirrus Logic, Inc. Programmable audio-video synchronization method and apparatus for multimedia systems
US6353460B1 (en) * 1997-09-30 2002-03-05 Matsushita Electric Industrial Co., Ltd. Television receiver, video signal processing device, image processing device and image processing method
US6559893B1 (en) * 1998-01-02 2003-05-06 Monster Cable Products, Inc. Method and apparatus for automatic selection of video interface
KR100287728B1 (ko) * 1998-01-17 2001-04-16 구자홍 영상프레임동기화장치및그방법
US6208636B1 (en) * 1998-05-28 2001-03-27 Northpoint Technology, Ltd. Apparatus and method for processing signals selected from multiple data streams
US6587154B1 (en) * 1998-09-30 2003-07-01 Micron Technology, Inc. Method and system for displaying video signals
US6469743B1 (en) * 1999-06-09 2002-10-22 International Business Machines Corporation Programmable external graphics/video port for digital video decode system chip
JP2001346121A (ja) * 2000-05-31 2001-12-14 Nec Corp 2画面機能付き表示装置
US6603517B1 (en) * 2000-06-29 2003-08-05 Koninklijke Philips Electronics N.V. Very low cost digital TV module
KR100386579B1 (ko) * 2000-07-18 2003-06-02 엘지전자 주식회사 멀티 소스용 포맷 변환 장치
KR100472436B1 (ko) * 2000-08-29 2005-03-07 삼성전자주식회사 디지털 텔레비전에서의 적응적 외부 입력 비디오 신호의처리장치
US6630964B2 (en) * 2000-12-28 2003-10-07 Koninklijke Philips Electronics N.V. Multi-standard channel decoder for real-time digital broadcast reception

Also Published As

Publication number Publication date
US20040155984A1 (en) 2004-08-12
KR20040058423A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
US6041400A (en) Distributed extensible processing architecture for digital signal processing applications
US20070220150A1 (en) Source Switching Method for Multimedia Interface
US8810732B1 (en) Auto-select algorithm for a high-definition multimedia interface switch
TWI627601B (zh) 包含可組態影像處理管線的系統晶片以及包含該系統晶片的系統
JP2697574B2 (ja) 半導体メモリ装置
US20060174298A1 (en) Apparatus and related method for sharing address and data pins of a cryptocard module and external memory
US6680754B1 (en) Digital broadcasting receiving realizing picture-in-picture function using a plurality of decoders
US20090180036A1 (en) Method for Operating TV Tuner Card
US6469743B1 (en) Programmable external graphics/video port for digital video decode system chip
KR100469278B1 (ko) Dtv 시스템의 디코더 asic
US6675267B2 (en) Shared memory access by multiple controllers having different bus widths
KR101384491B1 (ko) 객체 지향 하드웨어를 위한 시스템 및 방법
US20060079270A1 (en) Power path apparatus of mobile terminal and a method thereof
US20060184702A1 (en) Apparatus and related method for sharing address and data pins of a cryptocard module and external memory
US20080174693A1 (en) Method and Apparatus for Video Format Conversion
US20060277587A1 (en) Video processing apparatus and data processing method
JP2000036820A (ja) インターフェース、接続方法、インターフェース装置及び集積回路
US8380970B2 (en) Apparatus and method to drive devices in order to enable rapid booting
US8271821B2 (en) Flexible RAM clock enable
KR100737722B1 (ko) 멀티 채널 수신이 가능한 dab 모뎀 인터페이스 시스템및 그 동작방법
US20090015722A1 (en) Signal receiving circuit adapted for multiple digital video/audio transmission interface standards
US7058842B2 (en) Microcontroller with multiple function blocks and clock signal control
US6472922B1 (en) System and method for flexibly distributing timing signals
US20070121016A1 (en) Audio/video switch circuit using and I2C bus
KR100759901B1 (ko) 셋탑박스의 범용 직렬 버스 공유 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee