CN112929789B - 音讯数据处理电路及音讯数据处理方法 - Google Patents

Abstract

本发明提供一种音讯数据处理电路及音讯数据处理方法。该音讯数据处理电路包含一字元选择接口、一时钟信号接口以及一音讯数据接口。该字元选择接口用来接收一字元选择信号。该时钟信号接口用来接收一时钟信号，并根据该时钟信号在该字元选择信号的一个周期中的脉冲数量，产生一音讯数据接口信号。该音讯数据接口用来将该音讯数据通过一第一传输协定或一第二传输协定传送至一处理单元。

Description

音讯数据处理电路及音讯数据处理方法

技术领域

本发明系关于一种音讯数据处理电路及音讯数据处理方法，尤指一种可快速侦测音讯传输介面的音讯数据处理电路及音讯数据处理方法。

背景技术

在目前市面上有多种数位麦克风(DMIC,Digital Microphone)的音讯传输介面，常用的音讯传输介面包含晶片间音讯传输(I2S,Inter-IC Sound)以及分时多工(TimeDivision Multiplexing)等其他DMIC音讯传输介面。

参考图1，图1所示为I2S音讯晶片脚位示意图。I2S音讯晶片12具有序列时钟(Serial Clock,SCK)脚位、字元选择(Word Select,WS)脚位、LR(Left Right)脚位、序列数据(Serial Data)脚位以及高电位VDD与低电位GND。I2S音讯传输协定由两个晶片将音讯数据分为左声道与右声道两组数据以序列的方式传输，接著由SCK脚位连接位元时钟线(BitClock Line)来接收时钟信号，再由WS脚位接收信号以分辨音讯频道为左频道(LeftChannel)或右频道(Right Channel)，而LR脚位则是用来选择晶片所处理的是左声道或右声道的音讯数据，LR脚位接地GND即为左声道，LR脚位接高电位VDD即为右声道。由于WS脚位可以分辩晶片所传输的是左声道或右声道的序列，音讯数据可以直接通过晶片SD(SerialData)脚位传送到处理单元，不需额外的音讯解码器来解读所传输的数据。

请参考图2，图2所示为TDM音讯晶片脚位示意图。TDM音讯晶片14具有序列时钟(Serial Clock,SCK)脚位、字元选择(Word Select,WS)脚位、CONFIG(Configure)脚位、序列数据(Serial Data)脚位以及高电位VDD与低电位GND。TDM音讯传输协定同样需要SCK、WS、LR与SD脚位，此外，由于TDM晶片可以串联以增加声道数量，因此尚需一额外的WSO位，来将本级晶片的WS信号通过WSO脚位传送到下一级晶片的WS脚位，TDM晶片最多可通过菊链拓扑(Daisy Chain Topology)串联16个晶片，意即利用TDM音讯传输协定最多可同时传输16个频道的音讯数据。

I2S传输协定具有不需音讯解码器的优点，然而同时只能传输两声道的音讯数据。TDM传输协定可以依需求串联1至16个晶片，然而所需的脚位较多。因此，在各种传输协定各具有优缺点的情况下，数位麦克风通常具有可以同时传输这两种协定的介面，因此数位麦克风的音讯处理模组需要先判别所接收的音讯数据使用何种传输协定，接著需要判别音讯数据的位元深度(bit depth)以及在I2S传输协定中的频道数量，才能进行音讯数据处理，然而在判定位元深度及频道数量时，所需的时间过长，造成音讯处理速度过慢。

故，有必要提供一种音讯数据处理电路及音讯数据处理方法，可以快速侦测所传输的音讯数据协定介面，以加速音讯数据的处理速度。

发明内容

本发明提供一种音讯数据处理电路用来处理一音讯料，该音讯数据处理电路包含一字元选择接口、一时钟信号接口以及一音讯数据接口。该字元选择接口用来接收一字元选择信号。该时钟信号接口用来接收一时钟信号，并根据该时钟信号在该字元选择信号的一个周期中的脉冲数量，产生一音讯数据接口信号。该音讯数据接口用来将该音讯数据通过一第一传输协定或一第二传输协定传送至一处理单元。

较佳地，该音讯数据处理电路包含一计数器、一第一逻辑单元以及一第二逻辑单元。该计数器用来计算该时钟信号的脉冲数量。该第一逻辑单元用来根据限字元选择信号以及一声道选择信号产生该音讯数据接口信号。该第二逻辑单元用来计算在该字元选择信号一个周期中，该时钟信号的脉冲数量。

较佳地，该音讯数据的位元深度为32bit。

较佳地，该第一传输协定为晶片间音讯传输协定，该第二传输协定为分时多工传输协定。

较佳地，若该字元选择信号一个周期中的脉冲数量超过64个时钟信号时，该音讯数据通过第二传输协定传送至该处理单元。

本发明另提供一种音讯数据处理方法包含步骤一到步骤四。步骤一：侦测一音讯数据中的一字元选择信号。步骤二：判断该字元选择信号周期是否为64个脉冲，若是则执行步骤三，若否则执行步骤四。步骤三：将该音讯数据通过一第一传输协定传送到该处理单元。步骤四：将该音讯数据通过一第二传输协定传送到该处理单元。

较佳地，该音讯数据的位元深度为32bit。

较佳地，该步骤二包含利用该处理单元中的一计数器计算该字元选择信号一个周期中一时钟信号的脉冲数量，判断该字元选择信号的周期是否为64个脉冲。

较佳地，该步骤二包含：利用该处理单元中的一第一逻辑单元根据一声道选择信号以及该字元选择信号产生一音讯数据接口信号，该音讯数据根据该接口信号通过该第一传输协定或该第二传输协定传送至该处理单元。

较佳地，该步骤二包含利用该处理单元中的一第二逻辑单元根据该字元选择信号的周期判断该音讯数据的频道数量。

利用本发明的音讯处理模组及音讯处理方法，可以利用简单的电路处理利用I2S及TDM两种传输协定所接收的音讯数据，并快速判断该音讯数据的传输协定介面及频道数量，以将该音讯数据传输至对应的音讯晶片处理该音讯数据。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1所示为I2S音讯晶片脚位示意图。

图2所示为TDM音讯晶片脚位示意图。

图3所示为I2S传输电路示意图。

图4所示为图3所示I2S传输电路的信号时序图

图5所示为TDM传输电路示意图。

图6所示为图5所示TDM传输电路的信号时序图。

图7所示为具有多个TDM音讯晶片的TDM传输电路信号时序图。

图8所示为本发明音讯数据处理电路示意图。

图9所示为本发明音讯数据处理方法流程图。

具体实施方式

为了让本发明之上述及其他目的、特征、优点能更明显易懂，下文将特举本发明较佳实施例，并配合所附图式，作详细说明如下。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

请参照图3之I2S传输电路示意图，如图3所示，I2S传输电路具有处理单元20以及两个I2S音讯晶片32、34，处理单元20具有时钟信号接口104、音讯数据接口106以及字元选择接口108，时钟信号接口104传输时钟信号至I2S音讯晶片32、34。在本发明的实施例中，I2S音讯晶片32的LR脚位连接低电位，I2S音讯晶片34的LR脚位连接高电位，因此I2S音讯晶片32与34分别处理左声道及右声道的音讯数据。

请一并参考图4，系为本发明图3中I2S传输电路的信号时序图，I2S传输电路包括两个I2S音讯晶片32、34及处理单元20的信号时序图。处理单元20的时钟信号接口104以及字元选择接口108分别传送时钟信号SCK与字元选择信号WS至I2S音讯晶片32、34，I2S音讯晶片32与34的分别输出时序数据SD(LR＝0)及时序数据SD(LR＝1)，其中时序数据的起始与结束分别为最高有效单位(Most Significant Bit,MSB)与最低有效单位(LeastSignificant Bit,LSB)。字元选择信号WS决定接左声道或右声道的音讯数据。如图5所示，字元选择信号WS在前32个脉冲期间为低电位，此时LR脚位连接低电位的I2S音讯晶片32输出有效单位。而字元选择信号WS在接下来的32个脉冲期间为高电位，此时LR脚位连接高电位的I2S音讯晶片34输出有效单位。因此，处理单元20的音讯数据接口106在前32脉冲期间接收到左声道的音讯数据，在第33-64的脉冲期间接收到右声道的音讯数据。

图5为TDM传输电路示意图。TDM传输电路具有处理单元20以及TDM音讯晶片52、54及58。本实施例以TDM传输电路具有3个TDM音讯晶片为例，值得注意的是，TDM可以通过本级的WSO脚位传输字元选择信号WS至下一级的WS脚位，因此TDM传输电路可以依据音讯声道的需求来调整TDM音讯晶片的数量。在TDM传输电路中，处理单元20同样具有时钟信号接口104、音讯数据接口106以及字元选择接口108，处理单元20的时钟信号接口104传输时钟信号至TDM音讯晶片52、54、58的SCK脚位，处理单元20传送字元选择信号WS至TDM音讯晶片52的WS脚位，TDM音讯晶片52通过WSO脚位将字元选择信号WS传输至下一级的TDM音讯晶片54的WS脚位，TDM音讯晶片54再通过WSO脚位将字元选择信号WS传输至下一级的TDM音讯晶片58的WS脚位。以此类推，当TDM传输电路具有超过三个TDM音讯晶片时，TDM音讯晶片的WS脚位接收上一级的WSO脚位所传送的字元选择信号WS。

图6为图5中TDM传输电路的信号时序图，处理单元20输出字元选择信号WS及时钟信号SCK，TDM音讯晶片52的SD脚位输出音讯数据SD1，TDM音讯晶片52的WSO脚位传送字元选择输出信号WSO1至TDM音讯晶片54的WS脚位，TDM音讯晶片54的SD脚位输出音讯数据SD2，TDM音讯晶片54的WSO脚位传送字元选择输出信号WSO2至TDM音讯晶片58的WS脚位，TDM音讯晶片54的SD脚位输出音讯数据SD3。因此处理单元20的音讯数据接口106所接收的信号为音讯数据SD_out。

图7为TDM传输电路具有n个TDM音讯晶片时的信号时序示意图。其中，当n＝1或2时，时钟周期(clock cycle)为64，若n＝1，WS(2)不会产生高电位，因此Data 02没有信号输出。当n＝3或n＝4时，时钟周期(clock cycle)为128，若n＝3，WS(4)不会产生高电位，因此Data 04没有信号输出。当n＝5-8时，时钟周期(clock cycle)为256，若n≠8时，WS(n+1)不会产生高电位，因此Data(n+1)没有信号输出。以此类推当n＝介于9与16之间时，时钟周期(clock cycle)为512，在剩余的脉冲期间不WS(n+1)不会产生高电位，因此Data(n+1)没有信号输出。因此图7所示的TDM传输电路的信号时序示意图仅是一范围，任何具有本领域通知知识者，可以由TDM的传输原理而组成具有不同数量的TDM音讯晶片的TDM传输电路，均是本发明之范畴。

图8为本发明音讯数据处理电路10示意图，在本发明的音讯数据处理电路10中包含计数器112、第一逻辑单元122以及第二逻辑单元124，音讯数据处理电路10自声道选择接口102、时钟信号接口104以及字元选择接口108接收音讯数据，音讯数据处理电路10通过音讯数据接口106将音讯数据传送至处理单元20。本发明特点在于，处理单元20可以依照需求将音讯数据处理电路10设定为I2S传输介面或是TDM传输介面，音讯数据处理电路10将所接收的音讯数据解码后传送至处理单元20。

在本发明的音讯数据处理电路10中，计数器112用来计算字元选择接口108所传送的一个字元选择信号周期中(即图4与图6中WS信号完成一个高电平及一个低电平的循环期间)，时钟信号接口104所传送的时钟信号SCK数量。第一逻辑单元122用来根据字元选择信号WS以及声道选择信号LR来产生音讯数据接口信号SD。第二逻辑单元124用来根据字元选择信号WS以及时钟信号SCK来判断音讯数据的频道数量，详细来说，第二逻辑单元124计算选择信号WS的两个相邻上升沿之间时钟信号SCK的数量，以判断I2S传输介面所传输的音讯数据的频道数量，并根据音讯数据的频道数量将时钟信号SCK除频并传送至一类比前端(analog front end,AFE)作为取样时钟(sample clock)。当处理单元20将音讯数据处理电路10设为I2S传输介面时，如图4所示，若声道选择信号LR为低电平(LR＝0)，则在字元选择信号WS下降沿后下一个时钟信号SCK起，传送32bit的音讯数据至处理单元20，若声道选择信号LR为高电平(LR＝1)，则在字元选择信号WS上升沿后下一个时钟信号SCK起，传送32bit的音讯数据至处理单元20。当处理单元20将音讯数据处理电路10设为TDM传输介面时，如图6所示，在字元选择信号WS上升沿后下一个时钟信号SCK起，传送32bit的音讯数据至处理单元20，在字元选择信号WS输出一个脉冲且时钟信号SCK输出32个时钟信号后，字元选择输出信号WSO输出一脉冲(WSO＝1)至下一频道的字元选择接口108。

本发明音讯数据处理电路的特点在于，处理单元20将音讯数据处理电路将音讯数据的位元深度预设为32bit，因为计数器112计算时钟信号数量后，第二逻辑单元124根据时钟信号数量判别频道数量。当时钟信号数量为64时，频道数量为1～2。当时钟信号数量为128时，频道数量为3～4。当时钟信号数量为256时，频道数量为5～8。当时钟信号数量为512时，频道数量为9～16。由于只有TDM音讯晶片可以串接3个以上的音讯晶片，当频道数量超过2时，代表音讯数据是通过TDM传输介面传输。而当频道数量为2时，音讯数据可能是通过I2S传输介面或TDM传输介面传输，然而对于现有技术的音讯处理模组而言，只需切换声道选择接口102的极性，音讯数据处理电路10便可处理通过I2S传输介面与TDM传输介面传送的音讯数据。详细地说，当处理单元20通过I2S传输介面处理音讯数据处理电路10所处理的音讯数据时，将两个音讯数据处理电路10中的声道选择接口102分别连接高电平(LR＝1)及低电平(LR＝0)。当处理单元20通过TDM传输介面处理音讯数据处理电路10所处理的音讯数据时，将所有音讯数据处理电路10中的声道选择接口102连接高电平(LR＝1or CONFIG＝1)。在本发明较佳的实施例中，不论音讯数据处理电路10处理通过I2S传输介面或TDM传输介面传送音讯数据，声道选择接口102实质为同一脚位。当音讯数据处理电路10处理通过I2S传输介面所传送的音讯数据时，声道选择接口视为I2S音讯晶片的LR脚位。当音讯数据处理电路10处理通过TDM传输介面所传送的音讯数据时，声道选择接口视为TDM音讯晶片的CONFIG脚位。本级音讯数据电路的字元选择信号与下一级音讯数据电路的字元选择信号(如第一级字元选择信号WS与第二级字元选择信号WS(2))脉冲间隔为32T(即32个时钟信号SCK)。

图9所示为本发明音讯数据处理方法流程图。步骤S100是音讯数据处理电路10收到音讯数据时，音讯协定侦测开始。步骤S102，侦测字元选择信号WS的周期，即侦测字元选择信号WS一个周期中时钟信号SCK的脉冲数量。步骤S104判断字元选择信号WS周期是否为64个时钟信号SCK，即字元选择信号WS完成一个高电平以及一个低电平循环所需的时间中时钟信号SCK的数量是否为64个脉冲？若是，则执行步骤S112，若否，则执行步骤S106。值得注意的是，所述字元选择信号WS的周期是指同一个音讯数据电路的字元选择单元的从此上升沿到下一个上升沿期间时钟信号SCK脉冲数量，即图7中WS两个脉冲间的时钟信号SCK脉冲数量。

步骤S112则判断声道选择接口102的电位是否为逻辑1(即高电位)，当声道选择接口102为高电位时(LR＝1)，则代表音讯数据是I2S音讯输传介面的右声道或是通过1至2个TDM音讯晶片传输。当声道选择接口102为低电位时(LR＝0)，则代表音讯数据是I2S音讯输传介面的左声道。

步骤S106侦测字元选择信号WS周期是否为128个时钟信号SCK，即字元选择信号WS完成一个高电平以及一个低电平循环所需的时间中时钟信号SCK的数量是否为128个脉冲？若是，代表音讯数据是通过3至4个TDM音讯晶片传输，因此执行步骤S206以处理3-4个频道的TDM音讯数据。若否，则执行步骤S108。步骤S108侦测字元选择信号WS周期是否为256个时钟信号SCK，即字元选择信号WS完成一个高电平以及一个低电平循环所需的时间中时钟信号SCK的数量是否为64个脉冲？若是，代表音讯数据是通过5至8个TDM音讯晶片传输，因此执行步骤S208以处理5-8个频道的TDM音讯数据。若否，则执行步骤S110。步骤S110侦测字元选择信号WS周期是否为512个时钟信号SCK，即字元选择信号WS完成一个高电平以及一个低电平循环所需的时间中时钟信号SCK的数量是否为64个脉冲？若是，代表音讯数据是通过9至16个TDM音讯晶片传输，因此执行步骤S210以处理9-16个频道的TDM音讯数据。

通过本发明的音讯数据处理电路及音讯数据处理方法，不需额外的脚位及设定，只要简单地改变声道选择接口的极性，便使本发明的音讯数据处理电路及音讯数据处理方法可以处理I2S音讯传输介面以及TDM音讯传输介面的音讯数据，以降低音讯数据处理电路所需的电路生产成本，同时提高音讯数据处理方法的效率。

虽然本发明已以较佳实施例揭露，然其并非用以限制本发明，任何熟习此项技艺之人士，在不脱离本发明之精神和范围内，当可作各种更动与修饰，因此本发明之保护范围当视后附之申请专利范围所界定者为准。

Claims (8)

1.一种音讯数据处理电路，用来将一音讯数据传输至处理单元，其特征在于，包含：

一字元选择接口，用来接收该处理单元的一字元选择信号；

一时钟信号接口，用来接收该处理单元的一时钟信号，并根据该时钟信号在该字元选择信号的一个周期中的脉冲数量，产生一音讯数据接口信号；

一音讯数据接口，用来将该音讯数据通过一第一传输协定或一第二传输协定传送至该处理单元；

一第一逻辑单元，用来根据该字元选择信号以及一声道选择信号产生该音讯数据接口信号；以及

一第二逻辑单元，用来计算在该字元选择信号一个周期中，该时钟信号的脉冲数量，其中，该音讯数据处理电路依据该时钟信号的该脉冲数量决定通过一第一传输协定或一第二传输协定传送该音讯数据。

2.根据权利要求1所述之音讯数据处理电路，其特征在于，包含：

一计数器，用来计算该时钟信号的脉冲数量。

3.根据权利要求1所述之音讯数据处理电路，其特征在于，该音讯数据的位元深度为32bit。

4.根据权利要求1所述之音讯数据处理电路，其特征在于，该第一传输协定为晶片间音讯传输协定，该第二传输协定为分时多工传输协定。

5.根据权利要求4所述之音讯数据处理电路，其特征在于，若该字元选择信号一个周期中的脉冲数量超过64个时钟信号时，该音讯数据通过第二传输协定传送至该处理单元。

6.一种音讯数据处理方法，利用一音讯数据处理电路将音讯数据传输至处理单元，其特征在于，包含：

步骤一：侦测该处理单元的一字元选择信号；

步骤二：判断该字元选择信号的周期是否为64个时钟信号，若是则执行步骤三，若否则执行步骤四；

步骤三：将该音讯数据通过一第一传输协定传送到该处理单元；以及

步骤四：将该音讯数据通过一第二传输协定传送到该处理单元；

其中该步骤二包含：利用该音讯数据处理电路的第一逻辑单元根据一声道选择信号以及该字元选择信号产生一音讯数据接口信号，该音讯数据根据该音讯数据接口信号通过该第一传输协定或该第二传输协定传送至该处理单元；以及利用该音讯数据处理电路的一第二逻辑单元根据该字元选择信号的周期判断该音讯数据的频道数量。

7.根据权利要求6所述之音讯数据处理方法，其特征在于，该音讯数据的位元深度为32bit。

8.根据权利要求6所述之音讯数据处理方法，其特征在于，该步骤二包含利用该处理单元中的一计数器计算该字元选择信号一个周期中一时钟信号的脉冲数量，判断该字元选择信号的周期是否为64个时钟信号。

Images