CN104011697A - 微控制器的虚拟通用输入/输出 - Google Patents

微控制器的虚拟通用输入/输出 Download PDF

Info

Publication number
CN104011697A
CN104011697A CN201280047282.XA CN201280047282A CN104011697A CN 104011697 A CN104011697 A CN 104011697A CN 201280047282 A CN201280047282 A CN 201280047282A CN 104011697 A CN104011697 A CN 104011697A
Authority
CN
China
Prior art keywords
register
output
multiplexer
control
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280047282.XA
Other languages
English (en)
Other versions
CN104011697B (zh
Inventor
迈克尔·西蒙斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN104011697A publication Critical patent/CN104011697A/zh
Application granted granted Critical
Publication of CN104011697B publication Critical patent/CN104011697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明揭示一种微控制器，其包含：通用输入/输出GPIO端口，其具有耦合到多个外部引脚的多个位；第一组寄存器，其用于提供所述GPIO端口的第一控制及数据输入/输出功能性中的至少一者；第二组寄存器，其用于提供所述GPIO端口的第二控制及数据输入/输出功能性中的至少一者；及多路复用器及相关联选择寄存器，所述相关联选择寄存器用于控制所述多路复用器以通过所述第一或第二寄存器组而控制所述GPIO端口。

Description

微控制器的虚拟通用输入/输出
相关申请案的交叉参考
本申请案主张2011年9月27日申请的标题为“微控制器的虚拟通用输入/输出(VIRTUAL GENERAL PURPOSE INPUT/OUTPUT FOR A MICROCONTROLLER)”的第61/539,703号美国临时专利申请案的优先权，所述申请案如同在本文中完全陈述而以引用的方式并入本文中。
技术领域
本发明涉及微控制器，且特定来说，本发明涉及微控制器中的通用输入/输出端口。
背景技术
通用输入/输出(GPIO)端口一般被理解为微控制器的并行数字输入/输出端口。就当前微控制器而言，由端口(A、B、C等等)组织GPIO功能，其中每一端口具有对其进行控制的一组寄存器输入/输出寄存器。此外，可提供方向寄存器(例如三态控制寄存器)以控制端口是否用于数字输入或数字输出。微控制器日益成为“低引脚计数”装置。
因此，当大量外围设备多路复用到每一引脚上时，无法在用户分配专用引脚功能所必需的引脚(例如UART(通用异步接收器/发射器)、SPI(串行外围接口)、I2C(内置集成电路)等等)之后在任何给定端口上实现一到三个以上的GPIO功能。这意味着：当用户需要具有一对以上引脚的相干(原子的，即，能够利用单一CPU指令读取或写入GPIO引脚组)组的GPIO引脚时，所述引脚必须存取多个寄存器以在这些引脚上驱出数据或从这些引脚取样数据。这导致以下限制：例如无法同时将全部GPIO引脚驱动到高或无法同时取样全部GPIO引脚。
发明内容
根据本发明的实施例的系统和方法很大程度上克服现有技术中的这些和其它缺陷。
根据实施例的微控制器包含：通用输入/输出(GPIO)端口，其具有耦合到多个外部引脚的多个位；第一组寄存器，其用于提供GPIO端口的第一控制及数据输入/输出功能性中的至少一者；第二组寄存器，其用于提供GPIO端口的第二控制及数据输入/输出功能性中的至少一者；及多路复用器及相关联选择寄存器，所述相关联选择寄存器用于控制所述多路复用器以通过所述第一或第二寄存器组而控制所述GPIO端口。
在一些实施例中，第一及第二寄存器组包括读取寄存器、写入寄存器及方向控制寄存器。在一些实施例中，端口包括：可控输出驱动器，其具有与外部引脚耦合的输出；及输入驱动器，其具有与所述外部引脚耦合的输入。在一些实施例中，第一及第二读取寄存器通过第一多路复用器而与所述输入驱动器的输出耦合，第一及第二写入寄存器通过第二多路复用器而与所述输出驱动器的输入耦合，且第一及第二方向控制寄存器通过第三多路复用器而与所述输出驱动器的控制输入耦合。在一些实施例中，微处理器进一步包含外围引脚选择单元，其可操作以将外部引脚可编程地指派于GPIO的第二功能性。
根据一些实施例的处理器的输入/输出配置包含：第一多个寄存器，其包括选择性耦合到所述处理器的外部引脚的第一通用输入/输出配置；第二多个寄存器，其包括选择性耦合到所述外部引脚的第二通用输入/输出配置；及控制寄存器，其经可操作地耦合以控制所述第一通用输入/输出配置与所述第二通用输入/输出配置之间的切换。在一些实施例中，输入/输出配置包含至少一个多路复用器，其用于从所述控制寄存器接收控制输入以在所述第一通用输入/输出配置与所述第二通用输入/输出配置之间做出选择。在一些实施例中，所述第一多个寄存器包含第一读取寄存器、第一写入寄存器及第一方向控制寄存器；且所述第二多个寄存器包含第二读取寄存器、第二写入寄存器及第二方向控制寄存器。在一些实施例中，所述至少一个多路复用器包含：第一多路复用器，其用于在所述第一方向控制寄存器与所述第二方向寄存器之间做出选择；及第二多路复用器，其用于在所述第一写入寄存器与所述第二写入寄存器之间做出选择。在一些实施例中，输入/输出配置包含：可控输出驱动器，其具有与所述外部引脚耦合的输出；及输入驱动器，其具有与所述外部引脚耦合的输入。
附图说明
参考附图，所属领域的技术人员可更好地理解本发明及其许多目的、特征及优点。不同图式中所使用的相同参考符号指示类似或相同项。
图1为说明示范性微控制器引脚配置的简图。
图2为说明常规GPIO端口的简图。
图3为说明根据本发明的实施例的GPIO端口的简图。
图4为说明根据本发明的实施例的GPIO端口的简图。
图5说明根据实施例的用于与虚拟端口一起使用的示范性寄存器。
具体实施方式
参考附图中所说明及以下描述中所详述的示范性(且因此为非限制性)实施例而更完全地解释本发明及其各种特征与有利细节。可省略已知编程技术、计算机软件、硬件、操作平台及协议的描述以便不会不必要地使本发明的细节不清楚。然而，应了解：在指示优选实施例时，仅以说明方式且非限制方式给出详细描述及特定实例。所属领域的技术人员将从本发明中明白本发明的精神及/或范围内的各种取代、修改、添加及/或重新布置。
如本文中所使用，术语“包括”、“包含”、“具有”或其任何其它变动希望涵盖非排他性包含的含义。例如，包括一系列元件的工艺、产品、物品或设备未必仅限于那些元件，且可包含未明确列出或此工艺、工艺、物品或设备非固有的其它元件。另外，如果未明确另外说明，那么“或”是指包含性“或”且不是指排他性“或”。例如，以下任何一者即满足条件A或B：A为真(或存在)且B为假(或不存在)；A为假(或不存在)且B为真(或存在)；及A与B两者为真(或存在)。
此外，本文中所给出的任何实例或说明不应以任何方式被视为对其所利用的任何术语或若干术语的约束、限制或明确定义。相反，这些实例或说明应被视为相对于一个特定实施例而加以描述且仅被视为说明性的。所属领域的一般技术人员应了解，借以利用这些实例或说明的任何术语或若干术语涵盖可与或可不与说明书一起或在说明书的其它位置给出的其它实施例以及其实施方案与调适，且希望使全部此类实施例包含于所述术语的范围内。标示此类非限制实例及说明的用语包含(但不限于)：“举例来说”、“例如”、“在一个实施例中”及类似者。
如下更详细所解释，根据各种实施例，用户可使横跨多个物理端口而散布的GPIO引脚映射到单一软件端口(被称为虚拟端口)。即，在一些实施例中，通过使不相关引脚映射到单一“端口”而构造虚拟端口。
在一些实施例中，映射采用提供引脚与外围设备之间的灵活多路复用的可重映射引脚功能(例如购自Microchip的外围引脚选择(PPS)基础结构)，且还采用一组专用额外GPIO寄存器。接着，可同时驱动或取样多个GPIO，即使其未必属于同一原始指定端口。在其它应用中，同一端口可用在需要所述端口的延伸重新编程的不同配置中。根据一实施例，至少一第二组的寄存器允许用户设定可通过仅设定选择寄存器的至少一个位而切换的GPIO端口的两个或两个以上配置。
现转到图式且尤其参考图1，图中展示可根据本发明的教示而使用的示范性微控制器的简图。微控制器100可体现为PIC18F67J94(购自微芯片技术公司(MicrochipTechnologies,Inc))或类似微控制器或处理器。微控制器100包含多个引脚，其中许多者用以实施一个以上功能。在所说明的实例中，可使用外围引脚选择功能来重映射具有标示“R”的引脚。外围引脚选择允许程序设计师将大多数外围设备的I/O映射到引脚的选集。
然而，由于低引脚计数及日益增多的外围设备，所以用户通常使其GPIO受约束于“剩余”引脚。即使具有PPS(外围引脚选择)，但板布局可约束装置上的引脚选择。如果需要多引脚GPIO“端口”来实施协议或控制且全部引脚不位于同一物理端口(即，端口A、B等等)上，那么需要多个指令循环来基于这些引脚而读取所述端口(例如利用读取寄存器(PORT))、写入所述端口(例如利用写入寄存器(LAT))或切换所述端口的方向性(例如利用三态寄存器(TRIS))。就常规系统而言，无法保持用于读取和写入的GPIO端口上的循环相干性。
例如，图2中展示常规GPIO端口200。图中展示：I/O引脚201、读取驱动器204及读取寄存器210(PORT)；及三态写入驱动器202、与写入寄存器(LAT)208及选择寄存器206(TRIS)。在操作中，使用寄存器206来选择端口200的输入或输出功能或方向性。
根据实施例，虚拟端口允许用户将任何可能GPIO引脚分配给虚拟PORT。如图3中所展示，现有GPIO端口被指派阴影功能，可仅通过设定单一位以将功能从原始配置端口切换到在指派于虚拟功能的寄存器中设定的配置而激活所述阴影功能。
更特定来说，图3说明根据一实施例的示范性GPIO虚拟端口结构。如图所展示，端口300包含引脚301、驱动器302、304与读取(PORT)寄存器210、写入(LAT)寄存器208及选择(TRIS)寄存器206，其功能类似于常规端口。然而，根据实施例，虚拟端口300包含虚拟写入(PBLAT)寄存器306、虚拟读取(PBPORT)寄存器310及虚拟选择(TRIS)寄存器308。多路复用器314、316允许用户在“真实”或虚拟端口功能之间做出选择。更特定来说，在标准操作中，可使用标准端口配置。用户可通过选择使用(若干)虚拟引脚选择线318、313、320而选择虚拟端口功能。
额外逻辑仅需要最少占据面积，因此，裸片成本保持较低。例如，就40个GPIO引脚及8引脚虚拟端口而言，额外逻辑需要约1000个门。然而，当使用现有PPS时，此需求甚至可进一步减少。
一般来说，GPIO被视为专用引脚功能且不被看作外围设备。然而，根据各种实施例，GPIO被看作与任何其它可映射外围设备一样。如下文将更详细论述，根据一些实施例，使用允许在任何或几乎任何引脚与任何或几乎任何外围设备之间进行多路复用的可重映射引脚功能基础结构(例如PPS基础结构)，将新“GPIO外围设备”添加到可重映射外围设备的列表。即，就可重映射引脚功能(例如PPS)而言，虚拟端口看起来恰似另一外围装置。在此GPIO外围设备内，一组新的专用GPIO寄存器的功能与基于引脚的GPIO功能相同。在一些实施例中，可放置此额外GPIO外围设备作为最低优先级的可重映射外围设备(仅高于基于引脚的GPIO引脚功能(其不是可重映射引脚功能集的部分))以借此使其表现得像基于引脚的GPIO引脚功能(外观及感觉)，但与其被映射到的物理引脚无关。因此，可使一群组的不相交(即，横跨多个GPIO“端口”而散布)引脚转变为看起来像具有最少额外逻辑的一原子(即，全部基于同一GPIO“端口”)群组的引脚。
现转到4，图中展示简图400，其展示可重映射引脚功能环境中的虚拟GPIO。环境400包含GPIO虚拟端口结构402及外围设备422a到422n。GPIO虚拟端口结构包含引脚401、驱动器302、304与读取(PORT)寄存器210、写入(LAT)寄存器208及选择(TRIS)寄存器206，其功能与常规端口类似且如以上参考图3所述。此外，虚拟端口402包含虚拟写入(PBLAT)寄存器306、虚拟读取(PBPORT)寄存器310及虚拟选择(TRIS)寄存器308。多路复用器414、416允许用户以与以上所论述方式类似的方式在“真实”或虚拟端口功能之间做出选择。用户可通过选择(若干)虚拟引脚选择线(图中未展示)而选择虚拟端口功能。
此外，在可重映射引脚功能环境中，多路复用器414、416从外围设备422a、422n接收输入。特定来说，在一些实施例中，将输出启用线426a、426n提供到多路复用器414以实现到引脚401的写入，且将输出数据线428a…428n提供到多路复用器416以将数据写入到引脚。
根据各种实施例，实施一组单独PBLAT、PBPORT及PBTRIS寄存器。例如，图5中展示PIC18微控制器的8位宽LAT(写入)寄存器308、端口(读取)寄存器310及三(选择)寄存器306。寄存器宽度将为架构的原生数据宽度，使得寄存器读取/写入是原子的。
虽然前述说明书描述特定实施例，但所属领域的一般技术人员将参考此详细描述而明白本文中所揭示实施例及额外实施例的细节的许多改变，且所属领域的一般技术人员可参考此详细描述而做出所述许多改变。在此上下文中，说明书及图式应被视为具有说明性而非限制性，且希望使全部此类修改包含于本发明的范围内。相应地，本发明的范围应由所附权利要求书及其合法等效物界定。

Claims (15)

1.一种微控制器，其包括：
通用输入/输出GPIO端口，其具有耦合到多个外部引脚的多个位；
第一组寄存器，其用于提供所述GPIO端口的第一控制及数据输入/输出功能性中的至少一者；
第二组寄存器，其用于提供所述GPIO端口的第二控制及数据输入/输出功能性中的至少一者；
多路复用器及相关联选择寄存器，所述相关联选择寄存器用于控制所述多路复用器以通过所述第一或第二寄存器组而控制所述GPIO端口。
2.根据权利要求1所述的微控制器，其中所述第一及第二寄存器组包括读取寄存器、写入寄存器及方向控制寄存器。
3.根据权利要求2所述的微控制器，其中所述端口包括：可控输出驱动器，其具有与外部引脚耦合的输出；及输入驱动器，其具有与所述外部引脚耦合的输入。
4.根据权利要求3所述的微控制器，其中所述第一及第二读取寄存器通过第一多路复用器而与所述输入驱动器的所述输出耦合，所述第一及第二写入寄存器通过第二多路复用器而与所述输出驱动器的所述输入耦合，且所述第一及第二方向控制寄存器通过第三多路复用器而与所述输出驱动器的控制输入耦合。
5.根据权利要求1所述的微控制器，其进一步包括可操作以将外部引脚可编程地指派于GPIO的第二功能性的外围引脚选择单元。
6.一种用于处理器的输入/输出配置，其包括：
第一多个寄存器，其包括选择性耦合到所述处理器的外部引脚的第一通用输入/输出配置；
第二多个寄存器，其包括选择性耦合到所述外部引脚的第二通用输入/输出配置；及
控制寄存器，其经可操作地耦合以控制所述第一通用输入/输出配置与所述第二通用输入/输出配置之间的切换。
7.根据权利要求6所述的输入/输出配置，其进一步包含至少一个多路复用器，所述多路复用器用于从所述控制寄存器接收控制输入以在所述第一通用输入/输出配置与所述第二通用输入/输出配置之间做出选择。
8.根据权利要求7所述的输入/输出配置，其中所述第一多个寄存器包括第一读取寄存器、第一写入寄存器及第一方向控制寄存器；且所述第二多个寄存器包括第二读取寄存器、第二写入寄存器及第二方向控制寄存器。
9.根据权利要求8所述的输入/输出配置，其中所述至少一个多路复用器包括：第一多路复用器，其用于在所述第一方向控制寄存器与所述第二方向寄存器之间做出选择；及第二多路复用器，其用于在所述第一写入寄存器与所述第二写入寄存器之间做出选择。
10.根据权利要求9所述的输入/输出配置，其进一步包括：可控输出驱动器，其具有与所述外部引脚耦合的输出；及输入驱动器，其具有与所述外部引脚耦合的输入。
11.一种方法，其包括：
提供通用输入/输出GPIO端口，所述GPIO端口具有耦合到多个外部引脚的多个位；
提供第一组寄存器，所述第一组寄存器用于提供所述GPIO端口的第一控制及数据输入/输出功能性中的至少一者；
提供第二组寄存器，所述第二组寄存器用于提供所述GPIO端口的第二控制及数据输入/输出功能性中的至少一者；及
提供多路复用器及相关联选择寄存器，所述相关联选择寄存器用于控制所述多路复用器以通过所述第一或第二寄存器组而控制所述GPIO端口。
12.根据权利要求11所述的方法，其中所述第一及第二寄存器组包括读取寄存器、写入寄存器及方向控制寄存器。
13.根据权利要求12所述的方法，其中所述端口包括：可控输出驱动器，其具有与外部引脚耦合的输出；及输入驱动器，其具有与所述外部引脚耦合的输入。
14.根据权利要求13所述的方法，其中所述第一及第二寄存器通过第一多路复用器而与所述输入驱动器的所述输出耦合，所述第一及第二写入寄存器通过第二多路复用器而与所述输出驱动器的所述输入耦合，且所述第一及第二方向控制寄存器通过第三多路复用器而与所述输出驱动器的控制输入耦合。
15.根据权利要求1所述的方法，其进一步包括提供可操作以将外部引脚可编程地指派于GPIO的第二功能性的外围引脚选择单元。
CN201280047282.XA 2011-09-27 2012-09-27 微控制器的虚拟通用输入/输出 Active CN104011697B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161539703P 2011-09-27 2011-09-27
US61/539,703 2011-09-27
US13/627,378 US9904646B2 (en) 2011-09-27 2012-09-26 Virtual general purpose input/output for a microcontroller
US13/627,378 2012-09-26
PCT/US2012/057430 WO2013052334A1 (en) 2011-09-27 2012-09-27 Virtual general purpose input/output for a microcontroller

Publications (2)

Publication Number Publication Date
CN104011697A true CN104011697A (zh) 2014-08-27
CN104011697B CN104011697B (zh) 2017-05-24

Family

ID=47912521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280047282.XA Active CN104011697B (zh) 2011-09-27 2012-09-27 微控制器的虚拟通用输入/输出

Country Status (6)

Country Link
US (2) US9904646B2 (zh)
EP (1) EP2761485B1 (zh)
KR (1) KR20140081809A (zh)
CN (1) CN104011697B (zh)
TW (1) TWI620071B (zh)
WO (1) WO2013052334A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415524A (zh) * 2014-06-05 2017-02-15 密克罗奇普技术公司 用于多处理器核心装置的ice引脚功能
CN107025200A (zh) * 2016-01-29 2017-08-08 美国亚德诺半导体公司 多节点链接网络上的gpio到gpio通信
CN107329417A (zh) * 2016-04-28 2017-11-07 深圳市博巨兴实业发展有限公司 一种微控制器及其输入输出引脚映射电路
CN107430565A (zh) * 2015-03-13 2017-12-01 密克罗奇普技术公司 具有多个独立微控制器的低接脚微控制器装置
CN107771326A (zh) * 2015-06-16 2018-03-06 北欧半导体公司 集成电路的输入及输出
CN110825667A (zh) * 2019-11-12 2020-02-21 天津飞腾信息技术有限公司 一种低速io设备控制器的设计方法和结构
CN110912840A (zh) * 2019-11-24 2020-03-24 苏州浪潮智能科技有限公司 基于交换机端口的统一接口装置及底层设备信息获取方法
CN111562946A (zh) * 2020-05-06 2020-08-21 青岛信芯微电子科技股份有限公司 一种数据处理方法及芯片
WO2021035435A1 (en) * 2019-08-23 2021-03-04 Micron Technology, Inc. Dynamic channel mapping for memory system
CN112929789A (zh) * 2019-12-05 2021-06-08 矽统科技股份有限公司 音讯数据处理电路及音讯数据处理方法
CN114222983A (zh) * 2019-06-27 2022-03-22 北欧半导体公司 具有gpio的微控制器系统
US11614914B2 (en) 2019-12-05 2023-03-28 Silicon Integrated Systems Corp. Audio data processing circuit and processing method thereof

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9904646B2 (en) 2011-09-27 2018-02-27 Microchip Technology Incorporated Virtual general purpose input/output for a microcontroller
US9710352B2 (en) * 2012-09-28 2017-07-18 Atmel Corporation Microcontroller with integrated monitoring capabilities for network applications
US9129072B2 (en) * 2012-10-15 2015-09-08 Qualcomm Incorporated Virtual GPIO
US9747244B2 (en) 2013-11-22 2017-08-29 Qualcomm Incorporated Clockless virtual GPIO
BR102013033274B1 (pt) * 2013-12-23 2022-08-23 Universidade Federal De Minas Gerais - Ufmg Uso de adsorventes obtidos a partir do lodo de esgoto na remoção de constituintes químicos lipofílicos
US9417801B2 (en) * 2014-03-27 2016-08-16 Intel Corporation Virtual general-purpose I/O controller
US9921982B2 (en) * 2014-06-05 2018-03-20 Microchip Technology Incorporated Device and method to assign device pin ownership for multi-processor core devices
GB2546232A (en) * 2015-06-16 2017-07-19 Nordic Semiconductor Asa Integrated circuit inputs and outputs
US10241953B2 (en) * 2015-08-07 2019-03-26 Qualcomm Incorporated Dynamic data-link selection over common physical interface
DE102017101470B4 (de) 2016-01-29 2023-04-13 Analog Devices, Inc. Kommunikation von gpio zu gpio in einem verketteten netzwerk mit mehreren knoten
US10180925B2 (en) 2016-03-28 2019-01-15 Nxp Usa, Inc. Integrated circuit with pin level access to IO pins
US10949365B2 (en) 2016-09-05 2021-03-16 IOT.nxt BV Software-defined device interface system and method
US11379398B2 (en) * 2019-06-04 2022-07-05 Microchip Technology Incorporated Virtual ports for connecting core independent peripherals
US20240211418A9 (en) * 2019-06-24 2024-06-27 Samsung Electronics Co., Ltd. Multi-function flexible computational storage device
CN110647485B (zh) * 2019-09-23 2021-04-06 大唐半导体科技有限公司 一种芯片及其管脚复用的实现方法
CN110781118B (zh) * 2019-09-30 2023-11-03 深圳震有科技股份有限公司 实现并行总线从模式的方法及装置、计算机设备、介质
KR102325428B1 (ko) * 2019-12-09 2021-11-12 한국전자기술연구원 가상 하드웨어를 이용한 i/o 포트 에뮬레이팅 시스템 및 방법
KR102471426B1 (ko) 2020-03-16 2022-11-25 이광희 Ble 메쉬 그룹 설정이 가능한 스마트 조명 장치 및 이를 이용한 조명 제어 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060168374A1 (en) * 2005-01-27 2006-07-27 Innovasic, Inc. Configurable input/output interface
EP2309395A1 (en) * 2008-07-31 2011-04-13 Actions Semiconductor Co., Ltd. Method for realizing pins time share multiplexing and a system-on-a-chip

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363108A (en) * 1979-06-25 1982-12-07 Honeywell Information Systems Inc. Low cost programmable video computer terminal
KR930004033B1 (ko) * 1990-08-09 1993-05-19 현대전자산업 주식회사 프로그래머블 로직소자의 입력/출력 마크로셀
US5309426A (en) * 1993-01-26 1994-05-03 International Business Machines Corporation High performance cascadable simplex switch
US5402014A (en) * 1993-07-14 1995-03-28 Waferscale Integration, Inc. Peripheral port with volatile and non-volatile configuration
US5440515A (en) * 1994-03-08 1995-08-08 Motorola Inc. Delay locked loop for detecting the phase difference of two signals having different frequencies
US5736867A (en) * 1996-06-04 1998-04-07 Cypress Semiconductor Corporation Method and circuit for reconfiguring a buffer
US6055619A (en) 1997-02-07 2000-04-25 Cirrus Logic, Inc. Circuits, system, and methods for processing multiple data streams
US5883844A (en) * 1997-05-23 1999-03-16 Stmicroelectronics, Inc. Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof
US7239694B2 (en) * 2000-06-30 2007-07-03 Protel, Inc. Integrated circuit configurations and methods for providing functions for public telephones
US7200769B1 (en) * 2001-08-29 2007-04-03 Altera Corporation Self-compensating delay chain for multiple-date-rate interfaces
US6653861B1 (en) * 2001-12-14 2003-11-25 Lattice Semiconductor Corporation Multi-level routing structure for a programmable interconnect circuit
US6703860B1 (en) * 2001-12-14 2004-03-09 Lattice Semiconductor Corporation I/O block for a programmable interconnect circuit
US6661254B1 (en) * 2001-12-14 2003-12-09 Lattice Semiconductor Corporation Programmable interconnect circuit with a phase-locked loop
US6686769B1 (en) * 2001-12-14 2004-02-03 Altera Corporation Programmable I/O element circuit for high speed logic devices
US6998871B2 (en) * 2002-11-29 2006-02-14 Sigmatel, Inc. Configurable integrated circuit for use in a multi-function handheld device
KR100469278B1 (ko) * 2002-12-26 2005-02-02 엘지전자 주식회사 Ｄｔｖ 시스템의 디코더 ａｓｉｃ
US7937700B1 (en) * 2004-05-11 2011-05-03 Advanced Micro Devices, Inc. System, processor, and method for incremental state save/restore on world switch in a virtual machine environment
US8067948B2 (en) * 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US7631211B1 (en) * 2006-06-27 2009-12-08 Altera Corporation Sharing elements in multiple data-rate I/O
US7460441B2 (en) 2007-01-12 2008-12-02 Microchip Technology Incorporated Measuring a long time period
US8860683B2 (en) 2007-04-05 2014-10-14 Cypress Semiconductor Corporation Integrated button activation sensing and proximity sensing
US20090167719A1 (en) 2007-11-02 2009-07-02 Woolley Richard D Gesture commands performed in proximity but without making physical contact with a touchpad
US8054300B2 (en) 2008-06-17 2011-11-08 Apple Inc. Capacitive sensor panel having dynamically reconfigurable sensor size and shape
US7764213B2 (en) 2008-07-01 2010-07-27 Microchip Technology Incorporated Current-time digital-to-analog converter
JP4775669B2 (ja) 2008-10-10 2011-09-21 ソニー株式会社 情報処理装置、情報処理方法、情報処理システムおよび情報処理用プログラム
US8836350B2 (en) 2009-01-16 2014-09-16 Microchip Technology Incorporated Capacitive touch sensing using an internal capacitor of an analog-to-digital converter (ADC) and a voltage reference
WO2010084498A1 (en) 2009-01-26 2010-07-29 Zrro Technologies (2009) Ltd. Device and method for monitoring an object's behavior
JP2010244302A (ja) 2009-04-06 2010-10-28 Sony Corp 入力装置および入力処理方法
US8723833B2 (en) 2009-07-13 2014-05-13 Microchip Technology Incorporated Capacitive touch system with noise immunity
KR101639383B1 (ko) 2009-11-12 2016-07-22 삼성전자주식회사 근접 터치 동작 감지 장치 및 방법
US9904646B2 (en) 2011-09-27 2018-02-27 Microchip Technology Incorporated Virtual general purpose input/output for a microcontroller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060168374A1 (en) * 2005-01-27 2006-07-27 Innovasic, Inc. Configurable input/output interface
EP2309395A1 (en) * 2008-07-31 2011-04-13 Actions Semiconductor Co., Ltd. Method for realizing pins time share multiplexing and a system-on-a-chip

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MICROCHIP: "dsPIC30F Family Reference Manual", 《WWW.MICROCHIP.COM》 *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415524B (zh) * 2014-06-05 2020-10-09 密克罗奇普技术公司 用于为多处理器核心装置指派装置引脚功能的装置及方法
CN106415524A (zh) * 2014-06-05 2017-02-15 密克罗奇普技术公司 用于多处理器核心装置的ice引脚功能
CN107430565A (zh) * 2015-03-13 2017-12-01 密克罗奇普技术公司 具有多个独立微控制器的低接脚微控制器装置
CN107430565B (zh) * 2015-03-13 2021-03-23 密克罗奇普技术公司 具有多个独立微控制器的低接脚微控制器装置
CN107771326A (zh) * 2015-06-16 2018-03-06 北欧半导体公司 集成电路的输入及输出
CN107025200B (zh) * 2016-01-29 2021-03-12 美国亚德诺半导体公司 多节点链接网络上的gpio到gpio通信
CN107025200A (zh) * 2016-01-29 2017-08-08 美国亚德诺半导体公司 多节点链接网络上的gpio到gpio通信
US10872049B2 (en) 2016-01-29 2020-12-22 Analog Devices, Inc. GPIO-to-GPIO communication on a multi-node daisy-chained network
CN107329417A (zh) * 2016-04-28 2017-11-07 深圳市博巨兴实业发展有限公司 一种微控制器及其输入输出引脚映射电路
CN107329417B (zh) * 2016-04-28 2023-08-15 深圳市博巨兴微电子科技有限公司 一种微控制器及其输入输出引脚映射电路
CN114222983A (zh) * 2019-06-27 2022-03-22 北欧半导体公司 具有gpio的微控制器系统
WO2021035435A1 (en) * 2019-08-23 2021-03-04 Micron Technology, Inc. Dynamic channel mapping for memory system
CN114341828A (zh) * 2019-08-23 2022-04-12 美光科技公司 存储器系统的动态通道映射
US11644987B2 (en) 2019-08-23 2023-05-09 Micron Technology, Inc. Dynamic channel mapping for a memory system
CN114341828B (zh) * 2019-08-23 2024-05-07 美光科技公司 存储器系统的动态通道映射
CN110825667B (zh) * 2019-11-12 2022-03-11 飞腾信息技术有限公司 一种低速io设备控制器的设计方法和结构
CN110825667A (zh) * 2019-11-12 2020-02-21 天津飞腾信息技术有限公司 一种低速io设备控制器的设计方法和结构
CN110912840A (zh) * 2019-11-24 2020-03-24 苏州浪潮智能科技有限公司 基于交换机端口的统一接口装置及底层设备信息获取方法
CN112929789A (zh) * 2019-12-05 2021-06-08 矽统科技股份有限公司 音讯数据处理电路及音讯数据处理方法
US11614914B2 (en) 2019-12-05 2023-03-28 Silicon Integrated Systems Corp. Audio data processing circuit and processing method thereof
CN111562946A (zh) * 2020-05-06 2020-08-21 青岛信芯微电子科技股份有限公司 一种数据处理方法及芯片
CN111562946B (zh) * 2020-05-06 2023-09-08 青岛信芯微电子科技股份有限公司 一种数据处理方法及芯片

Also Published As

Publication number Publication date
US20180181526A1 (en) 2018-06-28
US20130080677A1 (en) 2013-03-28
WO2013052334A1 (en) 2013-04-11
TW201329729A (zh) 2013-07-16
EP2761485B1 (en) 2016-09-21
CN104011697B (zh) 2017-05-24
US10339087B2 (en) 2019-07-02
EP2761485A1 (en) 2014-08-06
KR20140081809A (ko) 2014-07-01
US9904646B2 (en) 2018-02-27
TWI620071B (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
CN104011697A (zh) 微控制器的虚拟通用输入/输出
CN103092810B (zh) 处理器、对处理器编程的方法以及电子设备
TW201214104A (en) Debugging of a data processing apparatus
US9935870B2 (en) Channel selection in multi-channel switching network
CN107015928A (zh) 用以切换多个接口的系统及其方法及用以切换总线的系统
CN109478175A (zh) 在simd架构中用于通道混洗的混洗器电路
US7908453B2 (en) Semiconductor device having a dynamically reconfigurable circuit configuration
ES2818523T3 (es) Sistemas y métodos para configurar un SOPC sin necesidad de utilizar una memoria externa
US6946874B1 (en) Structures and methods providing columns of tightly coupled processor and RAM blocks within an array of logic blocks
US10855285B2 (en) Field programmable transistor arrays
US6460131B1 (en) FPGA input output buffer with registered tristate enable
CN109828942A (zh) 智能化PCIe插槽通道分配方法
CN103927223A (zh) 对图形资源的串行化访问
Baskaya et al. Placement for large-scale floating-gate field-programable analog arrays
KR20080009166A (ko) 반도체 집적 회로 및 그 설계 방법
CN103477562A (zh) 用于将各种中断源组合成单一中断源及组合各种信号源以控制驱动强度的逻辑装置
EP2447853A1 (en) Multiprocessor with private and shared memories
US8473274B1 (en) Providing component connection information
US7216345B1 (en) Method and apparatus for protectively operating a data/information processing device
US11362662B2 (en) Field programmable transistor arrays
CN104332180B (zh) 存储器烧录接口电路及烧录方法
US7996657B2 (en) Reconfigurable computing circuit
EP2052459A2 (en) Configurable dedicated logic cells in programmable logic and routing blocks with dedicated lines and local connections
US20090228612A1 (en) Flexible Bus Interface and Method for Operating the Same
CN209281281U (zh) 一种以i-MX6DualLite为核心的嵌入式计算机主板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant