CN106415524B

CN106415524B - 用于为多处理器核心装置指派装置引脚功能的装置及方法

Info

Publication number: CN106415524B
Application number: CN201580029699.7A
Authority: CN
Inventors: 布赖恩·克里斯
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2014-06-05
Filing date: 2015-06-05
Publication date: 2020-10-09
Anticipated expiration: 2035-06-05
Also published as: KR20170013875A; EP3152670A1; JP2017517067A; US20150356039A1; US9921988B2; TW201610707A; WO2015188055A1; CN106415524A

Abstract

本发明涉及一种嵌入式装置，其具有：多个处理器核心，所述处理器核心各自具有多个外围装置，其中每一外围装置可具有输出；具有多个可指派外部引脚的壳体；及每一处理核心的多个外围引脚选择模块，其中每一外围引脚选择模块被配置成可经编程而将可指派外部引脚指派到处理器核心中的一者的多个外围装置中的一者。

Description

用于为多处理器核心装置指派装置引脚功能的装置及方法

相关专利申请案

本申请案主张2014年6月5日申请的共同拥有的第62/008,265号美国临时专利申请案的优先权；所述临时专利申请案出于全部目的特此以引用的方式并入本文中。

技术领域

本发明涉及多处理器核心装置，特定地说，本发明涉及多处理器核心微控制器。

背景技术

微控制器是芯片上的系统且不仅包括中央处理单元(CPU)，还包括存储器、I/O端口及多个外围装置。例如多核心微控制器的多处理器核心装置不仅包括CPU还包括两个或两个以上中央处理核心。此装置提供增加的性能，增加的安全性及辅助软件开发。在嵌入式装置中，这些装置需要使用具有大量引脚的壳体。

大多数多核心装置是设计用于其中处理器核心经设计在功能或用途方面无“不同”的对称多处理器核心操作。此类系统无需具有一个特定处理器核心以控制特定装置引脚。具有不对称多处理器核心的其它装置通常将其它“核心”用于专属功能，例如无需接近装置引脚的浮动点。

然而，具有多处理器核心的其它装置在其中特定装置引脚可指派到特定处理器核心的高引脚数封装中实施。

发明内容

因此，需要具有较高灵活性的多核心装置来将外部引脚指派到各种嵌入式外围装置。

根据实施例，嵌入式装置可包括多个处理器核心，所述处理器核心各自包括多个外围装置，其中每一外围装置可包括输出；壳体，其包括多个可指派外部引脚；及每一处理核心的多个外围引脚选择模块，其中每一外围引脚选择模块被配置成经编程而将可指派外部引脚指派到处理器核心中的一者的多个外围装置中的一者。

根据进一步实施例，每一外围引脚选择模块可仅通过相关处理核心来编程。根据进一步实施例，每一外围引脚选择模块可包括将输出信号提供到单个外部引脚的多路复用器及与单个处理核心的外围装置的输出耦合的多个输入。根据进一步实施例，每一处理核心可包括不可由其它处理核心存取的存储器。根据进一步实施例，所述存储器可包括快闪存储器及随机存取存储器(RAM)。根据进一步实施例，可通过特殊功能寄存器控制每一外围引脚选择模块。根据进一步实施例，所述特殊功能寄存器可存储器映射到RAM。根据进一步实施例，每一处理核心可具有专门指派到其的数个外部引脚。根据进一步实施例，嵌入式装置可进一步包括可经编程而将外部引脚指派到多个处理核心中的任一者的所有权逻辑。根据进一步实施例，外部引脚的所有权可编程于存储到快闪存储器中的配置位中。

根据另一实施例，用于选择包括多处理核心的嵌入式装置中的外部引脚的输出功能的方法可包括以下步骤：将多个处理器核心及多个相关外围装置布置于具有多个外部引脚的壳体内的单个芯片上，其中每一外围装置可包括输出；将用于每一处理核心的多个外围引脚选择模块布置于所述单个芯片上，且通过相关处理核心编程所述外围引脚选择模块中的至少一者以将可指派外部引脚耦合到相应处理核心的多个外围装置中的一者。

根据所述方法的进一步实施例，每一外围引脚选择模块仅通过相关处理核心而编程。根据所述方法的进一步实施例，每一外围引脚选择模块可包括将输出信号提供到单个外部引脚的多路复用器及与单个处理核心的外围装置的输出耦合的多个输入。根据所述方法的进一步实施例，每一处理核心可包括不可由其它处理核心存取的存储器。根据所述方法的进一步实施例，所述存储器可包括快闪存储器及随机存取存储器(RAM)。根据所述方法的进一步实施例，所述方法可进一步包括通过特殊功能寄存器控制每一外围引脚选择模块的步骤。根据所述方法的进一步实施例，所述方法可进一步包括将特殊功能寄存器存储器映射到RAM中的步骤。根据所述方法的进一步实施例，每一处理核心可具有专门指派到其的数个外部引脚。根据所述方法的进一步实施例，所述方法可进一步包括提供可经编程而将外部引脚指派到多个处理核心中的任一者的所有权逻辑的步骤。根据所述方法的进一步实施例，所述方法可进一步包括将外部引脚的所有权数据编程于存储到快闪存储器的配置位中的步骤。

附图说明

图1展示引脚指派逻辑的实施例的框图；

图2展示根据图1的外围引脚选择模块的实施例；

图3展示示范性双核心微控制器的框图；及

图4展示具有预指派的外部引脚的双核心微控制器的另一实施例。

具体实施方式

因此，根据各种实施例，在维持应用灵活性的同时，可将有限数个装置引脚指派到装置中的每一处理器的(若干)外围装置，且提供保护以免来自一个处理器的不经意的干扰影响另一处理器的(若干)装置引脚的功能。

根据各种实施例，外围引脚选择(PPS)功能模块允许将某些外部引脚可变地指派到内部功能。PPS模块经实施用于装置上的每一处理器的装置中的每一功能性引脚。

根据实施例，可设计布置于具有比处理核心中的每一者的总线宽度更少的引脚的壳体中的多处理器微控制器。因此，28引脚壳体可包括(例如)其中每一核心是32位微处理器核心的双核心微控制器。

图1展示具有(例如)四个处理器核心(图1中未展示)的单个芯片微控制器的实施例。提供多个但数目有限的可指派外部引脚150。此外，此装置当然可具有其功能不可被改变的某些固定功能引脚，例如(例如)电源引脚。每一处理器核心与每一外部可指派引脚的其本身的外围引脚选择(PPS)模块120a、b、c、d相关联。每一PPS模块120a、b、c、d包括用于每一功能性装置引脚150的每一处理器的逻辑110(图1中每个处理核心仅展示一个)。因此，存在用于每一功能性装置引脚150及每一处理核心的引脚所有权逻辑(POL)块110。

逻辑可(例如)包括配置寄存器130，配置寄存器130控制选择被选为驱动装置引脚150的外围装置的输出的多路复用器140。根据各种实施例，输出选择经复制使得其它电路可确定哪个处理器的外围装置实际上接近相应装置引脚150。

图1展示四个示范性外围装置，其中所述外围装置各自被四个处理核心中的一者所拥有。然而，每一处理核心可包括多个外围装置或模块。外围装置可具有输入及/或输出功能。尽管输入可路由到各种外围装置，即使是与不同处理核心相关联的外围装置，但是一个所选择的外围装置的仅一个输出功能可被指派到外部引脚，否则将发生碰撞或冲突。与处理核心相关联的I/O端口根据各种实施例可被视为外围装置或模块且其输出功能因此可指派到外部引脚。

在图1的特定实施例中，第一外围装置170与CPU1相关联，第二外围装置175与CPU2相关联，第三外围装置180与CPU3相关联且第四外围装置与CPU4相关联。相应外围引脚选择模块120a、b、c、d经编程以选择多个外围装置中的一者。图1仅展示所述所选择的外围装置。然而，当每一PPS模块120经设计以实际上从其外围装置库中选择外围装置或模块时，每一PPS模块120可连接到相关联CPU的多个外围装置或模块，如将参考图2所详细解释。

图1进一步展示与装置中的每一功能性引脚150相关联的POL(引脚所有权逻辑)逻辑的典型实例，其具有经指示的块110。每一引脚150具有通过位于(例如)受保护的存储器(例如快闪存储器)中的配置位130控制的多路复用器140。这些配置位130通过用户经编程而指定哪个处理器可接近在特定装置引脚150上的输出。配置位130控制从由所选择的处理器拥有的预先选择的外围装置中选择数据的相应多路复用器140。此POL块110经复制用于每一功能性装置引脚。

图2展示典型PPS模块120的实施例的另一图式。其展示单个PPS模块内的示范性逻辑。每一处理器可拥有一或多个外围装置210、220、230、240。这些外围装置的一些或全部可与通过寄存器250控制的多路复用器260耦合。根据一些实施例，寄存器250专属于拥有所述外围装置的相应处理器。多路复用器260的输出270与多处理器核心引脚所有权逻辑110耦合。

根据各种实施例，包括多处理器核心的嵌入式系统可设计用于十分低的引脚数封装，例如，28引脚壳体可用于具有双核心的微控制器。在此低引脚壳体中，装置引脚是稀缺物品，因此根据各种实施例提供机构以允许用户指派外围装置引脚功能。

根据各种实施例，可提供使得不对称多处理器核心装置中的每一处理器核心能够指定其哪些外围装置功能连接到功能性装置引脚的方法论。术语“不对称”意指每一处理核心可具有与其相关联的不同外围装置，其中某些外围装置可为仅一个核心所独有且其它外围装置可嵌入在一个以上或全部核心中。

为此，多核心装置中的每一处理器具有：

每一引脚的PPS多路复用器260。每一PPS多路复用器具有指定到装置引脚的外围装置连接的寄存器250。寄存器250可为仅可由一个处理核心(即，相应外围装置的所有者)存取的特殊功能寄存器。特殊功能寄存器250优选可被存储器映射到随机存取存储器(RAM)。此特殊功能寄存器可类似于控制如以下所解释的所有权的配置寄存器而操作。

此外，与每一装置引脚150相关联的引脚所有权配置位130根据各种实施例优选位于快闪存储器及/或RAM存储器中。这些引脚所有权配置位130可控制哪个处理器核心有权输出每一装置引脚150上的信号。例如，此寄存器在四处理核心装置中可具有四位。内部控制逻辑可允许一次仅设置一位。例如，设置一个位可自动清除所有其它位。其它机构也是可行的，例如，可使用其中所存储的值表示与相应核心的关联的二位寄存器。如果配置寄存器具有比所需更多的位，那么无效设置将仅仅将相应引脚指派到不特定处理器。此引脚接着可仅用于输入。

所有处理器核心可同时将装置引脚用于输入功能，但客户经由引脚所有权配置位130指定输出特定装置引脚上的信号的能力。

根据一些实施例，每一功能性装置引脚具有：

非易失性快闪存储器中的相关引脚所有权配置位；及

由引脚配置位控制的相关引脚多路复用器。

快闪存储器可包括防止意外引脚配置改变的写入锁定逻辑。用户在(例如)编程期间配置引脚所有权位。因此，根据此实施例，引脚所有权可仅在编程期间改变且不可在程控下动态地改变。在复位中，引脚配置信息被传送到MUX控制。

因此，各种实施例提供保护手段来界定哪个处理器拥有哪些装置引脚以用于输出。

根据进一步实施例，控制软件可进一步包含只有(例如)图1中展示的锁定机构160不被激活用于引脚才允许改变指派的例程。因此，可阻止某些引脚的再指派。因此，只有已通过一个处理器核心完成某一任务才能再指派引脚。

根据又进一步实施例，此阻止功能可建立于相关联控制寄存器160中。例如，多个位可指示阻止功能被提供到哪个处理器核心。根据又进一步实施例，仅已被激活阻止功能的经指派的处理器核心才能够复位所述阻止功能。因此，只有当前被指派引脚的处理器才能解除对引脚指派的阻止。

图3展示单个壳体中的双核心微控制器的实施例的框图。如所见，所述装置基本上包括两个分离处理核心310及340，所述处理器核心各自具有多个相关外围装置及其本身的存储器。所述处理核心可为具有分离程序存储器(例如，快闪存储器及数据存储器)的哈佛(Harvard)结构。然而，其它架构可适用。关于这些元件，微控制器不共享其资源中的任一者。因此，集成电路装置基本上包括两个分离微控制器，所述微控制器各自包括CPU 310，340、快闪存储器320，360、随机存取存储器330，350及与相应CPU 310或340相关联的多个外围装置或模块(外围装置A、外围装置B…外围装置N)。每一处理核心310、320的外围装置可通过可优选存储器映射到相应RAM 330及360的相应特殊功能寄存器来控制。特别是图2中所展示的PPS控制寄存器250可存储器映射到RAM。因此，由于其它处理核心不能存取未指派到其的任何存储器，因此可确保相应核心的专属性。

如图3中所指示，快闪存储器可分别包含可控制PPO模块370的设置的配置寄存器325及365。PPO模块在图3中展示为一个块且可含有各自对单个外部引脚负责的多个PPO单元。图3通过根据快闪存储器325及365中的配置位的设置而将某些外围装置的输出与外部引脚150的部分连接的虚线指示编程于单元370中的示范性设置。然而，其它配置方法可适用，例如布置于RAM或与主要存储器分离布置的易失性或非易失性寄存器。

图4展示无受保护的引脚所有权模块110的实施例。在此实施例中，数个预定(例如50％)可用的可指派外部引脚150被指派到第一处理核心310且剩下50％指派到第二处理核心340。每一处理核心可将输出功能指派到外部引脚150的相应组群内的其外围装置中的任一者。输入功能可再次被提供到多重外围装置，甚至是不被单个处理核心所拥有的外围装置。图4仅展示单个PPS。然而，经指定以提供输出功能的任何外部引脚具有相关PPS。同时，在一些实施例中，每一处理核心可具有数个不同PPS且并非所有外部引脚都可用于每一处理核心。

Claims

1.一种嵌入式装置，其包括：

多个微控制器，所述微控制器各自包括中央处理单元CPU及多个外围装置，其中每一外围装置可包括输出；

壳体，其包括多个可指派外部引脚；及

每一微控制器的多个外围引脚选择模块，其中每一外围引脚选择模块被配置成可经编程而将可指派外部引脚指派到所述微控制器中的一者的所述多个外围装置中的一者，及

所有权逻辑，其可经编程而将所述可指派外部引脚指派到所述多个微控制器中的一者。

2.根据权利要求1所述的嵌入式装置，其中每一外围引脚选择模块仅可由相关联的所述微控制器编程。

3.根据权利要求2所述的嵌入式装置，其中每一外围引脚选择模块包括将输出信号提供到单个外部引脚的多路复用器及与所述多个微控制器中的单个微控制器的外围装置的输出耦合的多个输入。

4.根据权利要求2所述的嵌入式装置，其中每一微控制器包括不可由其它微控制器存取的存储器。

5.根据权利要求4所述的嵌入式装置，其中所述存储器包括快闪存储器及随机存取存储器。

6.根据权利要求4所述的嵌入式装置，其中由特殊功能寄存器控制每一外围引脚选择模块。

7.根据权利要求6所述的嵌入式装置，其中所述特殊功能寄存器被存储器映射到随机存取存储器中。

8.根据权利要求1所述的嵌入式装置，其中每一微控制器具有专门指派到其的数个外部引脚。

9.根据权利要求1所述的嵌入式装置，其中所述所有权逻辑包括多路复用器，所述多路复用器从与不同微控制器相关联的外围引脚选择模块接收输出信号。

10.根据权利要求9所述的嵌入式装置，其中外部引脚的所有权经编程为存储到快闪存储器中的配置位中。

11.根据权利要求9所述的嵌入式装置，其中所述所有权逻辑包括锁定寄存器，当所述锁定寄存器被激活时，阻止所述所有权的任何改变。

12.根据权利要求11所述的嵌入式装置，其中所述锁定寄存器包括多个位，所述多个位指示所述阻止功能被提供到哪个微控制器。

13.根据前述权利要求1-12中任一权利要求所述的嵌入式装置，其中在具有输入功能的外部引脚处接收的信号被路由到多个与不同微控制器相关联的外围装置。

14.一种用于在包括多个微控制器的嵌入式装置中选择外部引脚的输出功能的方法，其包括：

在单个芯片上布置多个微控制器，其中每一微控制器包括中央处理单元及相关联的多个外围装置，其中每一外围装置包括输出；

针对在所述单个芯片上的每一微控制器布置多个外围引脚选择模块，其中每一外围引脚选择模块与可指派外部引脚相关联，及

向所述可指派外部引脚中的每一者提供所有权逻辑；

通过相关联中央处理单元编程所述外围引脚选择模块中的至少一者以将可指派外部引脚耦合到相应的所述微控制器的多个外围装置中的一者，及

编程所述所有权逻辑以将所述可指派外部引脚指派到所述微控制器中的一者。

15.根据权利要求14所述的方法，其中每一外围引脚选择模块仅可由所述相关联中央处理单元编程。

16.根据权利要求15所述的方法，其中每一外围引脚选择模块包括将输出信号提供到单个外部引脚的多路复用器及与所述多个微控制器中的单个微控制器的外围装置的输出耦合的多个输入。

17.根据权利要求15所述的方法，其中每一微控制器包括不可由其它微控制器存取的存储器。

18.根据权利要求17所述的方法，其中所述存储器包括快闪存储器及随机存取存储器。

19.根据权利要求17所述的方法，其进一步包括通过特殊功能寄存器控制每一外围引脚选择模块的步骤。

20.根据权利要求19所述的方法，其进一步包括将所述特殊功能寄存器存储器映射到随机存取存储器中的步骤。

21.根据权利要求14所述的方法，其中每一微控制器具有专门指派到其的数个外部引脚。

22.根据权利要求14所述的方法，其中所述所有权逻辑包括多路复用器，所述多路复用器从与不同微控制器相关联的外围引脚选择模块接收输出信号。

23.根据权利要求22所述的方法，其进一步包括将外部引脚的所有权数据编程为存储到快闪存储器的配置位中的步骤。

24.根据权利要求22所述的方法，其中所述所有权逻辑包括锁定寄存器，当所述锁定寄存器被激活时，阻止所述所有权的任何改变。

25.根据权利要求24所述的方法，其中所述锁定寄存器包括多个位，所述多个位指示所述阻止功能被提供到哪个微控制器。

26.根据前述权利要求14-25中任一权利要求所述的方法，其中在具有输入功能的外部引脚处接收的信号被路由到多个与不同微控制器相关联的外围装置。