TWI618972B - 光罩及其製造方法以及半導體裝置 - Google Patents

光罩及其製造方法以及半導體裝置 Download PDF

Info

Publication number
TWI618972B
TWI618972B TW102141035A TW102141035A TWI618972B TW I618972 B TWI618972 B TW I618972B TW 102141035 A TW102141035 A TW 102141035A TW 102141035 A TW102141035 A TW 102141035A TW I618972 B TWI618972 B TW I618972B
Authority
TW
Taiwan
Prior art keywords
pixel
pattern
range
effective pixel
data
Prior art date
Application number
TW102141035A
Other languages
English (en)
Other versions
TW201437738A (zh
Inventor
百濃寛之
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201437738A publication Critical patent/TW201437738A/zh
Application granted granted Critical
Publication of TWI618972B publication Critical patent/TWI618972B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本發明係一種光罩及其製造方法以及半導體裝置，其中，光罩(MSK)係具備基板(SB)，和有效畫素形成用範圍，和基準用圖案形成用範圍。對於前述有效畫素形成用範圍，係配置有為了形成構成畫素之畫素構成構件的畫素用圖案(PTN1m)。對於基準用圖案形成用範圍，係配置有為了在有效畫素形成用範圍顯示本來配置有畫素用圖案(PTN1m)之基準位置的基準用圖案(PTN21m~PTN28m)。畫素用圖案(PTN1m)係呈較基準位置偏移於有效畫素形成用範圍之中央側地加以配置。

Description

光罩及其製造方法以及半導體裝置
本發明係有關光罩及其製造方法以及半導體裝置，特別是有關具有所謂收縮範圍之半導體裝置及其製造方法。
在半導體裝置之形成中，從抑制重疊形成不同之2個圖案之處理時之重疊位置的偏移之觀點，有著使用為驗證偏移量之圖案者。做為此圖案，係例如揭示於日本特開平10-335205號公報，日本特開平9-17715號公報，日本特開平11-145047號公報及日本特開2008-205312號公報之所謂游標圖案。
例如，在CMOS(Complementary Metal Oxide Semiconductor)圖像感知器中，在配置有複數之畫素的有效畫素範圍中，構成該複數之畫素的遮光膜等則比較於有效畫素範圍之外側之有效外範圍的遮光膜等，呈偏移於有效畫素範圍之中央側地加以配置為佳。如此作為，遮光膜僅將作為欲進入至所期望之畫素以外的畫素的光等之欲遮 光的光進行遮光，抑制作為欲進入至所期望之畫素的光之遮光的效果提升，作為結果，遮光膜則適當地進行遮光的效率則提高。
但現狀，確立到高精確度地顯示欲配置畫素於有效畫素範圍之位置的手法。雖考量應用上述各專利文獻所示之游標圖案的想法，管理形成各有效畫素範圍與有效畫素範圍之外部範圍時之重疊偏移的量，但上述各專利文獻係均僅限於管理不同之2個圖案間偏移之相對量的手法。
隨之，經由上述各專利文獻之揭示的手法係即使可高精確度地管理上述重疊之偏移量，亦無法驗證對於欲形成各有效畫素範圍與其外部之範圍的基準位置而言之偏移量者。具體而言，例如對於2個圖案的位置雙方同時呈相同的相位地偏移之情況，有著宛如重疊精確度可呈變為極高進行加工地產生錯覺之可能性。
如根據一實施形態，光罩係具備基板，和有效畫素形成用範圍，和基準用圖案形成用範圍。對於基準用圖案形成用範圍，係配置有為了顯示在有效畫素形成用範圍本來配置有畫素用圖案之基準位置的基準用圖案。畫素用圖案係呈較基準位置偏移於有效畫素形成用範圍之中央側地加以配置。
如根據其他的實施形態，半導體裝置係具備 半導體基板，和有效畫素範圍，和基準部配置範圍。對於基準部配置範圍，係配置有為了顯示在有效畫素範圍本來配置有畫素構成構件之基準位置的基準部。畫素構成構件係呈較基準位置偏移於有效畫素範圍之中央側地加以配置。
更且，如根據其他實施形態之光罩的製造方法，首先準備具有主表面之基板。基板的主表面之中，準備有為了描繪畫素用圖案於形成有為了形成構成畫素之畫素構成構件的畫素用圖案之有效畫素形成用範圍的描繪在第1塗層之第1資料。圍繞有效畫素形成用範圍，準備有為了描繪基準用圖案於形成有為了顯示在有效畫素形成用範圍本來配置有畫素用圖案之基準位置的基準用圖案之基準用圖案形成範圍的描繪在與第1塗層不同之第2塗層之第2資料。作為有使用第1資料之描繪。使用第2資料而於基準用圖案形成用範圍描繪有基準用圖案。
更且，如根據其他實施形態之光罩的製造方法，首先準備具有主表面之基板。準備有為了描繪畫素用圖案於有效畫素形成用範圍之第1資料。圍繞有效畫素形成用範圍，準備有為了描繪基準用圖案於形成有為了顯示在有效畫素形成用範圍本來配置有畫素用圖案之基準位置的基準用圖案之基準用圖案形成用範圍的第2資料。準備有為了識別有效畫素形成用範圍，和基準用圖案形成用範圍的識別資料。在使識別資料重疊於第1資料之狀態作為使用第1資料之描繪。使用第2資料而於基準用圖案形成 用範圍描繪有基準用圖案。
更且，如根據其他實施形態之光罩的製造方法，首先與上述之光罩的製造方法同樣地準備有基板。準備描繪於為了描繪畫素用圖案於有效畫素形成用範圍之第1單元的第1資料，而準備寫入於為了描繪基準用圖案於基準用圖案形成範圍之第2單元的第2資料。使用第2資料而於基準用圖案形成用範圍描繪有基準用圖案。第1單元與第2單元係在同一塗層加以描繪。
更且，如根據其他之實施形態的光罩之製造方法，首先與上述之光罩的製造方法同樣地準備有基板，特定有效畫素形成用範圍與基準用圖案形成範圍之基板的主表面的座標範圍。準備有為了描繪畫素用圖案於有效畫素形成用範圍之第1資料，和為了描繪基準用圖案於基準用圖案形成範圍之第2資料。特定座標的範圍同時，進行使用第1資料之描繪。特定座標的範圍同時，使用第2資料而於基準用圖案形成用範圍描繪有基準用圖案。
如根據一實施形態，可提供經由基準用圖案，可更精確地管理對於畫素用圖案之基準位置之偏移量的光罩。
如根據其他實施形態，可提供經由基準部，可更精確地管理對於畫素構成構件之基準位置之偏移量的半導體裝置。
更且如根據其他實施形態之光罩的製造方法，可提供經由基準用圖案，可更精確地管理對於畫素用 圖案之基準位置之偏移量的光罩。對於其他各實施形態之光罩的製造方法，基本上亦可得到與上述光罩之製造方法同樣的效果。
此發明之上述及其他目的，特徵，局面及優點係可從與添加圖面關連所理解之有關此發明之以下詳細說明了解到。
MSK‧‧‧光罩
CHP‧‧‧半導體晶片
LNS‧‧‧透鏡
PD‧‧‧光二極體
SB‧‧‧基板
CE1‧‧‧第1單元
CE2‧‧‧第2單元
圖1係實施形態1之光罩的概略平面圖。
圖2係為了說明實施形態1之光罩的有效畫素形成用範圍之對於基準用圖案形成用範圍而言之位置的偏移之概略平面圖。
圖3係使用實施形態1之光罩所形成之半導體晶片之概略平面圖。
圖4係顯示入射光線於半導體晶片之有效畫素範圍的形態之概略剖面圖。
圖5係實施形態2之光罩的第1例之概略平面圖。
圖6係實施形態2之光罩的第2例之概略平面圖。
圖7係為了說明實施形態2(圖5)之光罩的有效畫素形成用範圍之對於基準用圖案形成用範圍而言之位置的偏移之概略平面圖。
圖8係實施形態2之光罩的第3例之概略平面圖。
圖9係使用實施形態2(圖5)之光罩所形成之半導 體晶片之概略平面圖。
圖10係為了說明在實施形態3之製造方法所使用，為了形成實施形態1之光罩的塗層之概略平面圖。
圖11係為了說明在實施形態3之製造方法所使用，為了形成實施形態2之光罩的塗層之概略平面圖。
圖12係為了說明實施形態3之製造方法的流程圖。
圖13係為了說明在實施形態4之製造方法所使用，為了形成實施形態1之光罩的塗層之概略平面圖。
圖14係為了說明在實施形態4之製造方法所使用，為了形成實施形態2之光罩的塗層之概略平面圖。
圖15係為了說明實施形態4之製造方法的流程圖。
圖16係為了說明在實施形態5之製造方法所使用，為了形成實施形態1之光罩的單元之概略平面圖。
圖17係為了說明在實施形態5之製造方法所使用，為了形成實施形態2之光罩的單元之概略平面圖。
圖18係為了說明實施形態5之製造方法的流程圖。
圖19係為了說明在實施形態6之製造方法所使用，為了形成實施形態1之光罩的塗層之概略平面圖。
圖20係為了說明在實施形態6之製造方法所使用，為了形成實施形態2之光罩的塗層之概略平面圖。
圖21係為了說明實施形態6之製造方法的流程圖。
理想之實施形態的說明
以下，對於一實施形態，依據圖面加以說明。
(實施形態1)
首先對於一實施形態之半導體裝置之加工所使用之光罩的構成，使用圖1，圖2加以說明。
參照圖1，一實施形態之光罩MSK係例如，為了形成CMOS圖像感知器所使用之光罩。光罩MSK係例如，為了形成構成形成於CMOS圖像感知器之光二極體等之畫素的遮光膜，內透鏡或濾光片之薄膜所使用。
光罩MSK係為了形成上述遮光膜或內透鏡，濾光片等之圖案則具有複數配置於經由一般公知的材料(玻璃等)所形成之基板SB的一方之主表面的構成。
具體而言，光罩MSK之主表面係所謂畫素形成用範圍，為了形成CMOS圖像感知器之畫素範圍的範圍。對於畫素形成用範圍係具有有效畫素形成用範圍，和基準用圖案形成用範圍。
有效畫素形成用範圍係為了形成形成有構成CMOS圖像感知器之實際畫素之有效畫素範圍的範圍。例如，光罩MSK具有矩形之平面形狀的情況，於其矩形之主表面的中央部配置有有效畫素形成用範圍。
基準用圖案形成用範圍係呈在基板SB的主表面圍繞有效畫素形成用範圍地，如換言之配置於在基板SB的主表面的有效畫素形成用範圍之外周部。有效畫素 形成用範圍與基準用圖案形成用範圍之邊界係作為有效畫素形成用範圍之外周線的邊界線BL1m，BL2m，BL3m，BL4m，呈圍繞於形成此等邊界線BL1m~BL4m之矩形地，有效畫素形成用範圍則於此等邊界線BL1m~BL4m之外側各配置有基準用圖案形成用範圍。
對於有效畫素形成用範圍係配置有複數之畫素用圖案PTN1m。在此係作為畫素用圖案PTN1m，例如遮光膜等之為了形成構成畫素之畫素構成構件的圖案則經由一般公知的材料(鉻等)所形成之構成則複數，配置成行列狀。經由此畫素用圖案PTN1m，形成有CMOS圖像感知器之畫素構成構件。
對於基準用圖案形成用範圍係配置有複數之非畫素用圖案PTN2m。非畫素用圖案PTN2m係畫素用圖案PTN1m以外之圖案，為了形成畫素構成構件以外的構件(例如後述之基準部等)之圖案。
非畫素用圖案PTN2m係配置於對向於邊界線BL1m~BL4m兩端的附近之範圍，換言之，非畫素用圖案PTN2m之組群則於對向於各邊界線BL1m~BL4m之範圍，各2處，合計配置8處。
各非畫素用圖案PTN2m之組群係由1個之基準用圖案PTN21m~PTN28m，複數(在此係5個)之虛擬形成用圖案DMm所構成。
各基準用圖案PTN21m，PTN22m係加以配置於對向於邊界線BL1m之範圍，而基準用圖案PTN23m， PTN24m係加以配置於對向於邊界線BL2m之範圍。各基準用圖案PTN25m，PTN26m係加以配置於對向於邊界線BL3m之範圍，而基準用圖案PTN27m，PTN28m係加以配置於對向於邊界線BL4m之範圍。即，基準用圖案PTN21m~PTN28m係介入存在在有效畫素形成用範圍之邊界線BL1m~BL4m，呈與畫素用圖案PTN1m對向地加以配置。
在圖1中，係有效畫素形成用範圍之複數之畫素用圖案PTN1m彼此的間隔與基準用圖案形成用範圍之非畫素用圖案PTN2m彼此之間隔係以略相等之形態所顯示。並且，畫素用圖案PTN1m與非畫素用圖案PTN2m係平面上均相同尺寸，介入存在在邊界線BL1m~BL4m而相互對向之畫素用圖案PTN1m與非畫素用圖案PTN2m係呈相互拉平地(有關相互沿著邊界線BL1m~BL4m之方向的座標則呈相等地)加以配置。
例如，基準用圖案PTN21m，和介入存在在邊界線BL1m而與基準用圖案PTN21m對向之畫素用圖案PTN1m(畫素用圖案PTN11m)係有關沿著邊界線BL1m的圖之左右方向的座標則呈相等地加以配置。畫素用圖案PTN11m(基準用圖案PTN21m)係例如加以配置於排列9行於圖1之橫方向的畫素用圖案PTN1m之中從左端第2行的位置。對於其他基準用圖案PTN22m~PTN28m亦同樣地，例如從畫素用圖案PTN1m的行(或列)的端配置於與第2行(或列)相等座標之位置。
但實際上，鄰接之畫素用圖案PTN1m彼此間隔與鄰接之非畫素用圖案PTN2m彼此之(有關圖的行方向或列方向)間隔係未相等。具體而言，參照圖2，畫素用圖案PTN1m係對於非畫素用圖案PTN2m而言全體性呈偏移於有效畫素形成用範圍之中央側地(呈集中於中央側地)加以配置。即鄰接之1對的畫素用圖案PTN1m之間隔係變為較鄰接之1對的非畫素用圖案PTN2m之間隔為短。其結果，例如基準用圖案PTN21m，和介入存在在邊界線BL1m而與基準用圖案PTN21m對向之畫素用圖案PTN11m係有關沿著邊界線BL1m的圖之左右方向的座標則不同。
基準用圖案PTN21m~PTN28m係呈顯示各介入存在在邊界線BL1m~BL4m而對向之有效畫素形成用範圍之畫素用圖案PTN11m~PTN18m則有關沿著邊界線BL1m~BL4m之方向所本來配置之基準位置地加以配置。具體而言，例如基準用圖案PTN21m係配置於與畫素用圖案PTN11m則關於沿著邊界線BL1m的圖之左右方向所本來配置之基準位置相等之位置。在此本來配置之基準位置係指在無需考慮對於有效畫素形成用範圍之畫素用圖案PTN1m之(介入存在在邊界線而對向)非畫素用圖案PTN2m而言的位置之偏移(對於畫素用圖案PTN1m完全未存在有偏移)情況，畫素用圖案PTN1m所配置之位置。隨之，在圖1之畫素用圖案PTN11m~PTN18m係呈集中於較此等本來存在之基準位置(配置有基準用圖案 PTN21m~PTN28m之位置)為中央側地偏移加以配置。
在基準用圖案形成用範圍中，對於基準用圖案PTN21m~PTN28m之周圍係與基準用圖案PTN21m~PTN28m隔開間隔而形成有虛擬形成用圖案DMm。虛擬形成用圖案DMm係在此係配置於在平面視之基準用圖案PTN21m~PTN28m之第1方向(例如圖的行方向)，第2方向(例如圖的列方向)及第3方向(例如圖的約45°斜方向)。但，基準用圖案PTN21m~PTN28m係與介入存在在邊界線BL1m~BL4m而各對向之畫素用圖案PTN11m~PTN18m之交叉於邊界線BL1m~BL4m的方向之間隔則呈與鄰接之1對的畫素用圖案PTN1m之間隔略相等地加以配置。因此，對於各基準用圖案PTN21m~PTN28m之邊界線BL1m~BL4m側係未有配置有虛擬形成用圖案DMm之空間，而未配置有虛擬形成用圖案DMm。其結果，在此係對於各基準用圖案之周圍係配置有5個虛擬形成用圖案DMm。但不限於此，而配置更多數之虛擬形成用圖案DMm亦可。
關於虛擬形成用圖案DMm與基準用圖案的上述第1或第2方向之間隔係成為較關於鄰接之1對的畫素用圖案PTN1m之上述第1或第2方向之間隔為長，與畫素用圖案PTN1m則對於基準用圖案而言呈完全未偏移地加以配置之情況相同之間隔。
對於畫素用圖案PTN11m~PTN18m之基準用圖案PTN21m~PTN28m而言之位置的偏移係經由以下的 2個要因而產生。第1係如上述，畫素用圖案PTN1m則因對於非畫素用圖案PTN2m而言全體性呈偏移於有效畫素形成用範圍的中央側地加以配置之故。全體性呈靠近於有效畫素形成用範圍的中央側地加以配置之故，各畫素用圖案PTN1m之間隔則例如變為比較於各非畫素用圖案PTN2m之間隔為小。
從複數之畫素用圖案PTN1m則全體性呈偏移於有效畫素形成用範圍的中央側地加以配置之情況，宛如有效畫素形成用範圍則如此比較於未偏移於中央側之情況，可看到呈收縮於基板SB之主表面之中央側。因此，在以下中，將畫素用圖案PTN1m集中於中央側之狀態作為收縮情況。
位置偏移之要因的第2個係經由加工的精確度，在形成有效畫素形成用範圍之畫素用圖案PTN1m時，因產生有對於非畫素用圖案PTN2m之位置而言之誤差之故。此係經由手工作業或設備之尺寸精確度等多種之要因而產生者。經由組合有此等要因而如圖2所示，在有效畫素形成用範圍中，例如本來的位置為c1的點則往c2僅z位置偏移於圖的右方向。
另外如圖2所示，畫素用圖案PTN11m之左側的緣部係對於基準用圖案PTN21m而言僅a偏移於圖的右方向，而畫素用圖案PTN12m之右側的緣部係對於基準用圖案PTN22m而言僅b偏移於圖的右方向。
關於基準用圖案PTN21m之左側的緣部與基 準用圖案PTN22m之右側的緣部之圖的左右方向的距離作為L。此時，如將收縮率作為S，則成為 。此等數式係經由組合上述位置偏移之2個要因之時所導出。
另外，由上述之數式，收縮率S係成為
且，偏移量z係成為
然而，在此係畫素用圖案PTN1m及非畫素用圖案PTN2m(基準用圖案PTN21m~PTN28m及虛擬形成用圖案DMm)係為了簡略化圖示而具有矩形之平面形狀，但 並不限於此，而此等圖案係可採取任意之平面形狀。
參照圖3，一實施形態之半導體晶片CHP係作為使用圖1及圖2之光罩MSK所形成之半導體裝置之CMOS圖像感知器。半導體晶片CHP係配置於經由一般公知之材料(例如，矽的單結晶)所形成之半導體基板SUB之一方的主表面。
對於半導體基板SUB之一方的主表面係具有畫素範圍，和周邊電路範圍。畫素範圍係配置有CMOS圖像感知器之光二極體等之畫素，半導體晶片CHP之主要部分。例如，半導體晶片CHP則具有矩形之平面形狀的情況，於其矩形之主表面的中央部配置有畫素範圍。
另外，周邊電路範圍係例如，配置有為了進行與半導體晶片CHP之外部的電路之電性信號之輸出入等的電路之範圍。周邊電路範圍係呈在半導體基板SUB的主表面圍繞畫素範圍地，如換言之配置於在半導體基板SUB的主表面的畫素範圍之外周部。畫素範圍與周邊電路範圍的邊界係作為畫素範圍之外周線之邊界線B1c，B2c，B3c，B4c，呈圍繞於形成此等邊界線B1c~B4c之矩形地畫素範圍則於此等邊界線B1c~B4c之外側，周邊電路範圍則各加以配置。
對於畫素範圍係具有有效畫素範圍，和基準部配置範圍。有效畫素範圍係例如，畫素範圍則具有矩形之平面形狀的情況，加以配置於其矩形之主表面的中央部。有效畫素範圍係畫素則吸收光而變換為電性信號，作 為光二極體而具有有效之機能之畫素範圍的主要部分。
基準部配置範圍係呈在畫素範圍的主表面圍繞有效畫素範圍地，如換言之配置於在半導體基板SUB的主表面的有效畫素範圍之外周部。有效畫素範圍與基準部配置範圍的邊界係作為有效畫素範圍之外周線之邊界線BL1c，BL2c，BL3c，BL4c，呈圍繞於形成此等邊界線BL1c~BL4c之矩形地有效畫素範圍則於此等邊界線BL1c~BL4c之外側，基準部配置範圍則各加以配置。
對於有效畫素範圍係配置有複數之畫素構成構件PTN1c。畫素構成構件PTN1c係經由光罩MSK之畫素用圖案PTN1m所形成，遮光膜或內透鏡，濾光片等之畫素的構成要素，此等則與畫素用圖案PTN1m同樣地複數配置成行列狀。
對於圖3之有效畫素範圍係配置有作為畫素之光二極體PD。在此係作為一例，於夾持於配置成行列狀之1對之畫素構成構件PTN1c之間的位置圖示有光二極體PD，但此等係為了簡略化圖示，光二極體PD之構成係不限於如此之形態。
對於基準部配置範圍係配置有複數之非畫素構成構件PTN2c。非畫素構成構件PTN2c係作為與畫素構成構件PTN1c同一的層而加以配置，但並非畫素之構成要素的構件。
非畫素構成構件PTN2c係配置於對向於邊界線BL1c~BL4c兩端的附近之範圍，換言之，非畫素構成 構件PTN2c之組群則於對向於各邊界線BL1c~BL4c之範圍，各2處，合計配置8處。
各非畫素構成構件PTN2c的組群係由1個基準部PTN21c~PTN28c，和複數(在此係5個)之虛擬構造DMc加以構成。各基準部PTN21c~PTN28c係經由基準用圖案PTN21m~PTN28m，而虛擬構造DMc係經由虛擬形成用圖案DMm所加以形成。
如此，畫素構成構件PTN1c係經由光罩MSK之畫素用圖案PTN1m，而非畫素構成構件PTN2c係經由光罩MSK之非畫素用圖案PTN2m所形成。因此，畫素構成構件PTN1c及非畫素構成構件PTN2c係基本上成為與畫素用圖案PTN1m及非畫素用圖案PTN2m同樣之構成。
具體而言，畫素構成構件PTN1c(畫素構成構件PTN11c~PTN18c)係對於非畫素構成構件PTN2c而言全體性呈偏移於有效畫素範圍之中央側地，即呈作為收縮地加以配置。另一方面，非畫素構成構件PTN2c之特別是基準部PTN21c~PTN28c係各介入存在在邊界線BL1c~BL4c，呈與有效畫素範圍之畫素構成構件PTN11c~PTN18c對向地加以配置。各基準部PTN21c~PTN28c係有效畫素範圍之畫素構成構件PTN11c~PTN18c則呈顯示關於沿著邊界線BL1m~BL4m之方向所本來配置之基準位置地加以配置。
另外在基準部配置範圍中，對於基準部PTN21c~PTN28c之周圍係與基準部PTN21c~PTN28c隔 開間隔而形成有虛擬構造DMc。
其他之畫素構成構件PTN1c及非畫素構成構件PTN2c之各部的構成係基本上與上述之畫素用圖案PTN1m及非畫素用圖案PTN2m之各部同樣之構成。
然而，在此係畫素構成構件PTN1c及非畫素構成構件PTN2c(基準部PTN21c~PTN28c及虛擬構造DMc)係為了簡略化圖示而具有矩形之平面形狀，但並不限於此等，而此等圖案係可採取任意之平面形狀。
接著，對於一實施形態之作用效果加以說明。首先參照圖4，對於在一實施形態之光罩MSK及半導體晶片CHP之有效畫素(形成用)範圍中，使圖案等收縮之意義加以說明。
參照圖4，例如通過配置於半導體晶片CHP之上方的透鏡LNS而入射至半導體晶片CHP(CMOS圖像感知器)之特別是光二極體PD(有效畫素範圍)，來自透鏡LNS正上方的光係如以下透過透鏡LNS。通過透鏡LNS之中央部的光係幾乎未受到經由透鏡LNS之折射而入射至有效畫素範圍之中央部的光二極體PD。對此，從透鏡LNS之端部入射至透鏡LNS的光係經由透鏡LNS而折射，進行至對於圖4之上下方向而言具有大的角度之方向。如此，光則入射至透鏡LNS之位置則伴隨從透鏡LNS之中央部離開，該光則經由透鏡LNS而進行大折射。
在此，對於配置於有效畫素範圍之各個光二 極體PD係於其上方配置有遮光膜。此遮光膜係在半導體晶片CHP之主表面中，抑制未意圖光入射至配置於所期望之光二極體PD旁邊之光二極體PD者，於圖4中作為遮光膜PTN而顯示。例如，圖3之畫素構成構件PTN1c則相當於圖4之遮光膜PTN。隨之，遮光膜PTN係例如，有著配置於與光二極體PD平面上鄰接之範圍。
但如上述，經由透鏡LNS之作用而入射的光則產生大折射時，特別在有效畫素範圍之端部中，遮光膜PTN則不僅欲遮光的光，而在欲入射於所期望之光二極體PD的光之一部分亦有進行遮光的可能性。
對於為了解決如此之問題，係使半導體晶片CHP內之遮光膜PTN，呈在有效畫素範圍中平面性地偏移於中心側地加以收縮者為佳。如此作為時，成為未配置有遮光膜PTN於在有效畫素範圍之平面視的比較外側之故，經由有效畫素範圍之端部的透鏡LNS而產生大的折射光則可未意圖而降低經由遮光膜PTN所遮蔽之可能性。在上述中收縮有光罩MSK之畫素用圖案PTN1m及半導體晶片CHP之畫素構成構件PTN1c之情況係具有如此之意義。
但例如，對於本來配置有光罩MSK之畫素用圖案PTN1m之基準位置而言，經由收縮而偏移的量則如無法高精確度地把握時，高精確度地管理該偏移量之情況則成為困難。但至此為止，仍未確立有顯示本來配置之基準位置的手段。
因此，在一實施形態中，設置有顯示未加以收縮情況之基準位置之基準用圖案PTN21m~PTN28m。基準用圖案PTN21m~PTN28m係可未考慮收縮而形成之故，可經由通常的設計規格而容易地形成。因此，經由測定對於畫素用圖案PTN11m~PTN18m之基準用圖案PTN21m~PTN28m而言之位置的偏移之時，可高精確度地把握來自畫素用圖案PTN11m~PTN18m之基準位置的偏移量，可呈成為所期望的值而控制該偏移量者。
基準用圖案PTN21m~PTN28m係介入存在在邊界線BL1m~BL4m，呈與畫素用圖案PTN11m~PTN18m對向地加以配置。並且，基準用圖案PTN21m~PTN28m係顯示關於沿著邊界線BL之方向所本來配置之基準位置。畫素用圖案PTN11m~PTN18m與基準用圖案PTN21m~PTN28m之距離變短之故，可更正確地把握畫素用圖案PTN11m~PTN18m之位置。
在一實施形態中，虛擬形成用圖案DMm則呈圍繞基準用圖案PTN21m~PTN28m之周圍地加以配置。因此，可降低基準用圖案PTN21m~PTN28m則經由圖案化所形成時經由光接近效果或微小負載效果等，而形狀產生變動之可能性。
即，存在於在平面視之端部而於周圍未形成有虛擬圖案之圖案係有經由光接近效果或微小負載效果等，而形狀產生變動之可能性。但經由將在光罩MSK中擔負顯示基準位置之重要作用之基準用圖案PTN21m~ PTN28m，由模虛擬形成用圖案DMm圍繞之時，可將基準用圖案PTN21m~PTN28m配置於在平面視之中央部。如此作為時，經由周圍之虛擬形成用圖案DMm達成從基準用圖案PTN21m~PTN28m之損傷保護之作用之時，可抑制基準用圖案PTN21m~PTN28m之形狀變化。
然而如上述，對於各基準用圖案PTN21m~PTN28m之邊界線BL1m~BL4m側係未有配置有虛擬形成用圖案DMm之空間，而未配置有虛擬形成用圖案DMm。但對於各基準用圖案PTN21m~PTN28m之邊界線BL1m~BL4m側係於超過邊界線BL1m~BL4m之有效畫素形成用範圍，配置有具有與基準用圖案PTN21m~PTN28m同樣構成之畫素用圖案PTN1m。即基準用圖案PTN21m~PTN28m係對於邊界線BL1m~BL4m側之方向係由此畫素用圖案PTN1m所圍繞。此畫素用圖案PTN1m係具有與虛擬形成用圖案DMm同樣作用之故，可更提高抑制上述基準用圖案PTN21m~PTN28m之形狀變化者。
另外，經由在半導體晶片CHP中具有與上述光罩MSK同樣之構成之時，可得到與上述光罩MSK所具有之作用效果同樣的作用效果。
(實施形態2)
本實施形態係與實施形態1作比較，在基準用圖案及基準部的平面形狀中為不同。首先對於本實施形態之光罩的構成，使用圖5，圖6加以說明。
參照圖5，本實施形態之光罩MSK係基本上具有與實施形態1之光罩MSK同樣的構成。但圖5之光罩MSK係配置於基準用圖案形成用範圍之非畫素用圖案PTN2m的平面形狀則成為箭頭狀(楔形形狀)。
具體而言，非畫素用圖案PTN2m係配置於對向於邊界線BL1m~BL4m兩端的附近之範圍，換言之，於對向於各邊界線BL1m~BL4m之範圍，各2處，合計配置8處配置有非畫素用圖案PTN2m。但對於各非畫素用圖案PTN2m係僅配置有單一之基準用圖案PTN21m~PTN28m。隨之，在圖5之光罩MSK中未配置有虛擬形成用圖案DMm。但在圖5之光罩MSK中配置有基準用圖案PTN21m~PTN28m之處係與圖1之光罩MSK相同，具體而言係配置於與從畫素用圖案PTN1m的行(或列)的端第2行(或列)相等之座標位置。
基準用圖案PTN2m(PTN21m~PTN28m)係在光罩MSK之基板SB的主表面中，具有將各邊界線BL1m~BL4m而言延伸於垂直之假想的直線I作為對稱線之對稱的平面形狀。圖5之基準用圖案PTN21m~PTN28m所示之楔形的平面形狀係作為滿足上述對稱條件之形狀的一例所使用。隨之，例如參照圖6，本實施形態之基準用圖案PTN21m~PTN28m係取代圖5所示之楔形形狀，具有菱形之平面形狀亦可。此情況，該菱形之基準用圖案PTN21m~PTN28m係對於邊界線BL1m~BL4m具有將垂直之假想的直線作為對稱線而對稱之平面形狀。
圖5及圖6係未考慮有效畫素形成用範圍之畫素用圖案PTN11m之收縮及有效畫素形成用範圍之位置偏移。但實際上，參照圖7，在本實施形態中亦與實施形態1同樣地，畫素用圖案PTN1m係對於非畫素用圖案PTN2m而言全體性呈偏移於有效畫素形成用範圍之中央側地(呈集中於中央側地)加以配置。
然而，如圖6，對於菱形之基準用圖案PTN21m~PTN28m亦實際上存在有如圖7所示之收縮及位置偏移，但在此係省略其圖示。
關於基準用圖案PTN21m之中央部(假想的直線I)與基準用圖案PTN22m之中央部(假想的直線I)之圖的左右方向的距離作為L。此時，如將收縮率作為S時，基準用圖案PTN21m之中央部與畫素用圖案PTN11m之中央部的距離a0係成為 ，基準用圖案PTN22m之中央部與畫素用圖案PTN12m之中央部的距離b0係成為 。在此a1係基準用圖案PTN21m之中央部與 畫素用圖案PTN11m之緣部的距離，b1係基準用圖案PTN22m之中央部與畫素用圖案PTN12m之緣部的距離。
在圖5~圖7中，雖未配置有虛擬形狀用圖案DMm，但參照圖8，在本實施形態中亦與實施形態1同樣地，於基準用圖案PTN21m~PTN28m之周圍呈圍繞此等地配置有虛擬形狀用圖案DMm亦可。
參照圖9，使用圖5之光罩MSK所形成之本實施形態的半導體晶片CHP係基本上具有與實施形態1之半導體晶片CHP同樣的構成。但圖9的半導體晶片CHP係配置於基準部配置範圍的非畫素構成構件PTN2c(基準部PTN21c~PTN28c)之平面形狀則成為箭頭狀(楔形形状)。圖9之半導體晶片CHP係經由圖5之光罩MSK所形成之故，畫素構成構件PTN1c及非畫素構成構件PTN2c係基本上成為與畫素用圖案PTN1m及非畫素用圖案PTN2m同樣的構成。本實施形態之半導體晶片CHP係例如經由圖6之光罩MSK所形成，具有菱形之非畫素構成構件PTN2c(基準部PTN21c~PTN28c)者亦可。
接著，對於本實施形態之作用效果加以說明。
本實施形態之光罩MSK之非畫素用圖案PTN2m係具有將對於邊界線BL1m~BL4m而言延伸於垂直之假想的直線I作為對稱線之對稱的平面形狀。即，非畫素用圖案PTN2m係對於垂直於假想的直線I之方向，成為在假想的 直線I之左側及右側的雙方中僅相同的距離配置有圖案之形態。隨之，對於本實施形態之非畫素用圖案PTN2m係於假想之直線I的左側與右側雙方，略相同地加上有光接近效果或微小負載效果。因次，對於本實施形態之非畫素用圖案PTN2m係在假想之直線I的左側與右側雙方中，因光接近效果及微小負載效果引起之變形等則相互產生於相反方向。
隨之，例如即使在非畫素用圖案PTN2m係在假想之直線I的左側及右側中經由光接近效果等而形狀產生變化，在非畫素用圖案PTN2m之中央部的假想之直線I中係假想之直線I的左側之形狀變化與右側之形狀變化則相互相抵，未引起有形狀或位置之變化。也就是經由至少假想之直線I則加以確保於所期望之位置之時，例如圖5所示之楔形的非畫素用圖案PTN2m及圖6所示之菱形之非畫素用圖案PTN2m之前端部(尖的部分)之位置係作為基準位置之信賴性則變高，可利用此位置而高精確度地測定對於畫素用圖案PTN11m~PTN18m之基準用圖案PTN21m~PTN28m而言之位置偏移者。
如上述在本實施形態中，至少如可確保假想之直線I上之非畫素用圖案PTN2m的位置即可，而即使假想之直線I上以外之範圍的非畫素用圖案PTN2m產生變形等亦無問題。因此，如圖5等所示，對於本實施形態之非畫素用圖案PTN2m之組群係未配置有虛擬形成用圖案DMm亦可。但如圖8所示，對於本實施形態之非畫素 用圖案PTN2m之組群亦與實施形態1同樣地，如由1個之基準用圖案PTN21m~PTN28m，和複數(在此係5個)之虛擬形成用圖案DMm所構成時，可抑制基準用圖案PTN21m之變形之故，可更高精確度地顯示基準位置者。
另外，經由在半導體晶片CHP中具有與上述光罩MSK同樣之構成之時，可得到與上述光罩MSK所具有之作用效果同樣的作用效果。
(實施形態3)
實施形態1~2之光罩MSK之第1製造方法係如以下。在此特別是對於在CAD上之設計(佈局)的手法而加以敘述。
參照圖10及圖11，在本實施形態中，為了形成有效畫素形成用範圍(及其圖案)於光罩MSK之CAD上之資料的集中之塗層，和為了形成基準用圖案形成用範圍(及其圖案)於光罩MSK之CAD上之塗層則作為另外的塗層而加以準備。
即，為了形成有效畫素形成用範圍的塗層係收縮範圍之塗層LYR1，而為了形成基準用圖案形成用範圍的塗層係非收縮範圍之塗層LYR2。此係對於形成於有效畫素形成用範圍之畫素用圖案PTN1m係加以收縮而言，形成於基準用圖案形成用範圍之非畫素用圖案PTN2m係未加以收縮之故。
對於收縮範圍之塗層係包含有為了形成畫素用圖案PTN1m(包含畫素用圖案PTN11m~PTN18m)之畫素用資料PTN1，而對於畫素用資料PTN1係包含有畫素用圖案PTN11~PTN18。各畫素用資料PTN11~PTN18係對應於為了形成畫素用圖案PTN11m~PTN18m之資料。
對於非收縮範圍之塗層係包含有為了形成非畫素用圖案PTN2m即基準用圖案PTN21m~PTN28m，和虛擬形成用圖案DMm之非畫素用資料PTN2，而對於非畫素用資料PTN2係包含有為了形成基準用資料PTN21~PTN28及虛擬形成用圖案DMm之資料。各基準用資料PTN21~PTN28係對應於為了形成基準用圖案PTN21m~PTN28m之資料。
圖10所示之圖1(實施形態1)之光罩MSK，及圖11所示之圖5(實施形態2)之光罩MSK的雙方同時，如本實施形態可經由使用收縮範圍之塗層與非收縮範圍之塗層的2個塗層而形成者。
然而，在此係為了容易將存在於塗層LYR1，LYR2之資料的集中作為圖案，而將各資料，呈與光罩MSK等同樣地配置成行列狀地圖示。
接著，參照圖12同時，對於本實施形態之光罩MSK的製造方法(使用CAD之設計手法)加以說明。
參照圖12，首先準備光罩用之基板SB(S00)。接著，準備各如圖10及圖11所示之可集中收縮範圍之資料(第1資料)之第1塗層，和可集中非收縮 範圍之資料(第2資料)之第2塗層(S10)。
接著，對於第1塗層係於形成有為了形成畫素構成構件PTN1c(參照圖3，圖9)之畫素用圖案PTN1m的有效畫素形成用範圍，描繪有為了描繪畫素用圖案PTN1m之收縮資料PTN1(第1資料)(S20)。
接著，對於第2塗層係於形成有為了顯示本來配置有畫素用圖案PTN1m基準位置之(為了形成基準部PTN21c~PTN28c之)基準用圖案PTN21m~PTN28m的基準用圖案形成用範圍，描繪有為了描繪基準用圖案PTN21m~PTN28m之非收縮資料PTN2(第2資料)(S30)。
將以上更簡潔換言之，於收縮範圍之塗層的第1塗層描繪有收縮範圍之資料的第1資料PTN1(PTN11~PTN18)，而於非收縮範圍之塗層的第2塗層描繪有非收縮範圍之資料的第2資料PTN2(PTN21~PTN28)。對於在此之第2資料PTN2係包含有為了形成虛擬形成用圖案DMm之資料。
然而工程(S20)與工程(S30)之順序係不論，而工程(S30)則較工程(S20)先行進行亦可，而亦可同時進行工程(S20)與工程(S30)。
接著，使用收縮範圍之資料的第1資料，進行對於光罩用基板SB之畫素用圖案PTN1m(PTN11m~PTN18m)之描繪(S40)。此時，畫素用圖案PTN1m係於未有收縮的情況，呈較本來配置之位置偏移 於有效畫素形成用範圍之中央側地進行收縮加以控制(S41)。
接著，使用非收縮範圍之資料的第2資料，進行對於光罩用基板SB之非畫素用圖案PTN2m(基準用圖案PTN21m~PTN28m及虛擬形成用圖案DMm)之描繪(S50)。在此之描繪係未加以收縮，而呈成為可顯示基準位置地，經由通常的手法而容易加以描繪。
然而工程(S40)與工程(S50)之順序係不論，而工程(S50)則較工程(S40)先行進行亦可，而亦可同時進行工程(S40)與工程(S50)。
如本實施形態，經由將收縮範圍之資料與非收縮範圍之資料描繪於不同塗層之時，在對於實際之光罩MSK之基板SB的描繪時，可僅使收縮範圍之資料對於非收縮範圍之資料進行收縮者。另外，非收縮範圍之資料係因可呈顯示通常之基準位置地進行描繪之故，可不使用特別的手法而容易地形成者。隨之，可提供實施形態1~2所示之高精確度之光罩MSK。
(實施形態4)
實施形態1~2之光罩MSK之第2製造方法係如以下。在此亦特別是對於在CAD上之設計(佈局)的手法而加以敘述。
參照圖13及圖14，在本實施形態中，例如於單一的塗層內，混入存在有為了形成有效畫素形成用範圍 的畫素用圖案PTN1m之資料，和基準用圖案形成用範圍的非畫素用圖案PTN2m之資料。但此等資料之中，例如僅於為了形成畫素用圖案PTN1m之資料，重疊有顯示在使該資料收縮之後欲形成於光罩MSK之基板SB情況之識別資料。經由此識別資料之存在，對於在實際上描繪有圖案PTN1m，PTN2m於基板SB時，係僅收縮範圍用之資料，對於非收縮範圍用之資料而言呈作為收縮加以控制之後加以描繪。
在以上的點中本實施形態係與上述實施形態3不同，其他的構成要素等係與實施形態3同樣之故，省略其說明。
接著，參照圖15同時，對於本實施形態之光罩MSK的製造方法(使用CAD之設計手法)加以說明。
參照圖15，首先準備光罩用之基板SB(S00)。
接著，如圖13及圖14所示，準備有為了描繪為了描繪畫素用圖案PTN1m於有效畫素形成用範圍(收縮範圍)之第1資料，和為了描繪非畫素用圖案PTN2m於基準用圖案形成用範圍(非收縮範圍)之第2資料之例如單一之塗層(S10)。
接著，準備有描繪於在工程(S10)所準備之塗層之上述第1資料與第2資料(S20)。
接著，準備有為了識別為了描繪畫素用圖案PTN1m於有效畫素形成用範圍(收縮範圍)之第1資 料，和為了描繪非畫素用圖案PTN2m於基準用圖案形成用範圍(非收縮範圍)之第2資料之識別資料(S30)。識別資料係指具體而言，例如為了僅重疊於第1資料之資料。如此作為，可識別如重疊有識別資料而為第1資料，如未重疊有識別資料而為第2資料。但相反地，亦可準備為了重疊僅於第2資料之識別資料。此情況，可識別如重疊有識別資料而為第2資料，如未重疊有識別資料而為第1資料。但在以下中，作為重疊有識別資料於第1資料之構成而進行說明。
接著，僅於收縮範圍之第1資料，重疊有在工程(S30)中所準備之識別資料(S40)。即呈於第1資料重疊有識別資料地加以描繪。如此作為時，假設即使混入存在有第1資料與第2資料，亦可容易地判別重疊有識別資料之資料係第1資料，未重疊有識別資料之資料係第2資料者。
接著，在僅於上述第1資料重疊有識別資料之狀態，與圖12之工程(S40)同樣地，進行有對於光罩用基板SB之畫素用圖案PTN1m(PTN11m~PTN18m)之描繪(S50)。此時，與圖12之工程(S41)同樣地呈作為收縮加以控制(S51)。
接著，使用非收縮範圍之資料的第2資料，與圖12之工程(S50)同樣地，進行對於光罩用基板SB之非畫素用圖案PTN2m(基準用圖案PTN21m~PTN28m及虛擬形成用圖案DMm)之描繪(S60)。
然而在此工程(S50)與工程(S60)之順序係亦不論，而工程(S60)則較工程(S50)先行進行亦可，而亦可同時進行工程(S50)與工程(S60)。
如本實施形態，於收縮範圍之資料，經由使將此為了與非收縮範圍的資料作識別之識別資料重疊之時，而作為將收縮範圍的資料與非收縮範圍之資料描繪於同一塗層，亦可在對於實際之光罩MSK的基板SB之描繪時，僅使收縮範圍之資料對於非收縮範圍之資料進行收縮者。其結果，可提供實施形態1~2所示之高精確度之光罩MSK。
(實施形態5)
實施形態1~2之光罩MSK之第3製造方法係如以下。在此亦特別是對於在CAD上之設計(佈局)的手法而加以敘述。
參照圖15及圖16，在本實施形態中，例如，於單一的塗層內，含有第1單元CE1與第2單元CE2之2個單元。其中對於第1單元係包含為了描繪有效畫素形成用範圍(收縮範圍)之畫素用圖案PTN1m之資料(畫素用資料PTN1)，而對於第2單元係包含為了描繪基準用圖案PTN2m於基準用圖案形成用範圍(非收縮範圍)之資料(非畫素用資料PTN2)。
即，為了形成有效畫素形成用範圍的單元係收縮範圍之單元CE1，而為了形成基準用圖案形成用範圍 的單元係非收縮範圍之單元CE2。
如此在本實施形態中，係於CAD上之資料的集中之塗層之中，包含有更小資料之集中的單位之單元。
在以上的點中本實施形態係與上述實施形態3不同，其他的構成要素等係與實施形態3同樣之故，省略其說明。
接著，參照圖18同時，對於本實施形態之光罩MSK的製造方法(使用CAD之設計手法)加以說明。
參照圖18，首先準備光罩用之基板SB(S00)。
接著，如圖16及圖17所示，準備有為了繪製為了描繪畫素用圖案PTN1m於有效畫素形成用範圍(收縮範圍)之第1資料，和為了描繪基準用圖案PTN2m於基準用圖案形成用範圍(非收縮範圍)之第2資料之例如單一之塗層(S10)。此工程係與圖15之工程(S10)相同。
接著，於上述塗層，描繪有作為有效畫素形成用範圍(收縮範圍)之單元的第1單元CE1，和作為基準用圖案形成用範圍(非收縮範圍)之單元的第2單元CE2。另外，對於收縮範圍之單元CE1係描繪有為了描繪畫素用圖案PTN1m於有效畫素形成用範圍(收縮範圍)之第1資料(S20)。
另外，對於非收縮範圍之單元CE2係描繪有為了描繪非畫素用圖案PTN2m於基準用圖案形成用範圍(非收縮範圍)之第2資料(S30)。
以下，例如經由與實施形態3(圖12)之工程(S40)，(S41)，(S50)同樣的處理，進行對於光罩用基板之描繪。
如本實施形態，在將收縮範圍之資料與非收縮範圍之資料描繪於同一塗層內之不同的單元情況，亦可例如，如實施形態3，得到與將收縮範圍之資料與非收縮範圍之資料描繪於不同塗層之情況同樣的效果。即，在對於實際之光罩MSK之基板SB的描繪時，可僅使收縮範圍之資料，對於非收縮範圍之資料而言進行收縮，可提供實施形態1~2所示之高精密度之光罩MSK。
然而，應用本實施形態，例如在實施形態4中，於塗層內的資料，使為了辨識收縮範圍或非收縮範圍之資料重疊，但取代如此作為，而於單一之單元內的資料，使為了辨識收縮範圍或非收縮範圍之資料重疊亦可。
(實施形態6)
實施形態1~2之光罩MSK之第4製造方法係如以下。在此亦特別是對於在CAD上之設計(佈局)的手法而加以敘述。
參照圖19及圖20，在本實施形態中，例如於單一的塗層內，混入存在有為了形成有效畫素形成用範圍的畫素用圖案PTN1m之資料，和為了形成基準用圖案形成用範圍的非畫素用圖案PTN2m之資料。並且，各資料則決定欲在光罩MSK之基板SB上所描繪之位置的座標。
在本實施形態中，將為了描繪有效畫素形成用範圍的畫素用圖案PTN1m之第1資料(收縮範圍之資料)，和為了描繪基準用圖案形成用範圍的非畫素用圖案PTN2m之第2資料(非收縮範圍之資料)，經由描繪有各資料之位置的座標而識別。並且，僅收縮範圍之資料，對於非收縮範圍用之資料而言呈進行收縮加以控制之後加以描繪。
例如，如圖19及圖20所示，對於該塗層則為光罩MSK之x1≦x≦x2且描繪於y1≦y≦y2之座標範圍內之情況，此係描繪於收縮範圍內之故，其原本之資料係可稱作第1資料(收縮範圍之資料)。另外，對於該塗層則描繪於光罩MSK之上述的座標範圍外之情況，其原本之資料係可稱作第2資料(非收縮範圍之資料)。
即在實施形態4中係對於經由重疊於各資料之識別資料而識別是否收縮範圍之資料情況而言，在本實施形態中係經由識別描繪有各資料之位置的座標而識別是否收縮範圍之資料。
在以上的點中本實施形態係與上述實施形態4不同，其他的構成要素等係與實施形態4同樣之故，省略其說明。
接著，參照圖21同時，對於本實施形態之光罩MSK的製造方法(使用CAD之設計手法)加以說明。
參照圖21，首先準備光罩用之基板SB(S00)。
接著，如圖21所示，在光罩用的基板SB中，特定有有效畫素形成用範圍(收縮範圍)與基準用圖案形成範圍(非收縮範圍)之座標的範圍(S10)。在此，如上述，特定為x1≦x≦x2且y1≦y≦y2之座標範圍內則為收縮範圍，除此以外之座標範圍則為非收縮範圍。
接著，準備有為了繪製為了描繪畫素用圖案PTN1m於有效畫素形成用範圍(收縮範圍)之第1資料，和為了描繪非畫素用圖案PTN2m於基準用圖案形成用範圍(非收縮範圍)之第2資料之例如單一的塗層(S20)。此工程係與圖15之工程(S10)相同。
接著，準備有描繪於在工程(S20)所準備之塗層之上述第1資料與第2資料(S30)。此工程係與圖15之工程(S20)相同。
以下，例如經由與實施形態3(圖12)之工程(S40)，(S41)，(S50)同樣的處理，進行對於光罩用基板之描繪(S40~S50)。此時，識別座標的範圍同時，識別收縮範圍或非收縮範圍之任一範圍之資料，僅收縮範圍的資料進行收縮同時加以描繪。
如本實施形態，即使經由特定收縮範圍與非收縮範圍之座標範圍而使此等識別之時，亦與其他的實施形態同樣地，可在對於實際光罩MSK之基板SB的描繪時，可僅使收縮範圍之資料，對於非收縮範圍之資料而言進行收縮者。其結果，可提供實施形態1~2所示之高精確度之光罩MSK。
以上，將經由本發明者所成之發明，依據實施形態已具體做過說明，但本發明並不限定於前述實施形態，在不脫離其內容之範圍當然可做各種變更。
雖亦有與上述之實施形態一部分重複，但將記載於實施形態之內容的一部分，記載於以下。
(1)光罩之製造方法係具備：準備具有主表面之基板的工程。基板的主表面之中，具備準備有為了描繪畫素用圖案於形成有為了形成構成畫素之畫素構成構件的畫素用圖案之有效畫素形成用範圍的第1資料之工程。基板的主表面之中，具備圍繞有效畫素形成用範圍，準備有為了描繪基準用圖案於形成有為了顯示在有效畫素形成用範圍本來配置有畫素用圖案之基準位置的基準用圖案之基準用圖案形成用範圍的第2資料之工程。具備準備為了識別有效畫素形成用範圍，和基準用圖案形成用範圍的識別資料之工程。具備在使識別資料重疊於第1資料之狀態，使用第1資料而於有效畫素形成用範圍，將畫素用圖案，呈較基準位置偏移於有效畫素形成用範圍之中央側地進行描繪之工程。具備使用第2資料而於基準用圖案形成用範圍描繪有基準用圖案之工程。
(2)光罩之製造方法係具備：準備具有主表面之基板的工程。具備基板的主表面之中，準備為了描繪畫素用圖案於形成有為了形成構成畫素之畫素構成構件的畫素用圖案之有效畫素形成用範圍的描繪在第1單元之第1資料的工程。具備基板的主表面之中，圍繞有效畫素形 成用範圍，準備有為了描繪基準用圖案於形成有為了顯示在有效畫素形成用範圍本來配置有畫素用圖案之基準位置的基準用圖案之基準用圖案形成用範圍的描繪於與第1單元不同之第2單元之第2資料之工程。具備使用第1資料而於有效畫素形成用範圍，將畫素用圖案，呈較基準位置偏移於有效畫素形成用範圍之中央側地進行描繪之工程。具備使用第2資料而於基準用圖案形成用範圍描繪有基準用圖案之工程。第1單元與第2單元係在同一塗層加以描繪。
(3)光罩之製造方法係具備：準備具有主表面之基板的工程。具備基板之主表面之中，特定形成有為了形成構成畫素之畫素構成構件的畫素用圖案之有效畫素形成用範圍，和基板之主表面之中，特定圍繞有效畫素形成用範圍，形成有為了顯示在有效畫素形成用範圍本來配置有畫素用圖案之基準位置的基準用圖案之基準用圖案形成用範圍的基板之主表面的座標範圍之工程。具備準備為了描繪畫素用圖案於有效畫素形成用範圍之第1資料，和為了描繪基準用圖案於基準用圖案形成用範圍之第2資料的工程。具備識別座標範圍之同時，使用第1資料而於有效畫素形成用範圍，將畫素用圖案，呈較基準位置偏移於有效畫素形成用範圍之中央側地進行描繪之工程。具備識別座標範圍之同時，使用第2資料而於基準用圖案形成用範圍描繪基準用圖案之工程。
對於本發明之實施形態已做過說明，但這次所揭示之 實施形態係在所有的點為例示而認為非為限制性之構成。本發明之範圍係經由申請專利範圍所揭示，計畫有包含與申請專利範圍均等之意思及在範圍內之所有的變更者。
BL1m~BL4m‧‧‧邊界線
MSK‧‧‧光罩
PTN1m、PTN11m~PTN18m‧‧‧畫素用圖案
PTN2m‧‧‧非畫素用圖案
PTN21m~PTN28m‧‧‧基準用圖案
SB‧‧‧基板

Claims (12)

  1. 一種光罩，其特徵為具備：具有主表面之基板，和配置於前述基板之前述主表面之有效畫素形成用範圍，和在前述主表面中圍繞前述有效畫素形成用範圍之基準用圖案形成用範圍，對於前述有效畫素形成用範圍，係配置有複數個為了形成構成畫素之畫素構成構件的畫素用圖案，對於前述基準用圖案形成用範圍，係配置包含有為了在前述有效畫素形成用範圍顯示本來配置有前述畫素用圖案之基準位置的基準用圖案之複數個之非畫素用圖案，前述畫素用圖案係呈較前述基準位置偏移於前述有效畫素形成用範圍之中央側地加以配置，沿著前述有效畫素形成用範圍與前述基準用圖案形成用範圍之臨界線相鄰之一對之前述畫素用圖案之間隔係相較於沿前述臨界線相鄰之一對之前述非畫素用圖案之間隔為短。
  2. 如申請專利範圍第1項記載之光罩，其中，前述基準用圖案係介入存在在前述有效畫素形成用範圍之外周線，呈與前述畫素用圖案對向地加以配置，前述基準用圖案係本來配置有對向於前述基準用圖案之前述畫素用圖案，呈顯示關於沿著前述外周線之方向的前述基準位置地加以配置。
  3. 如申請專利範圍第1項記載之光罩，其中，在前 述基準用圖案形成用範圍中，於前述基準用圖案的周圍，與前述基準用圖案隔開間隔而形成有虛擬形成用圖案。
  4. 如申請專利範圍第2項記載之光罩，其中，前述基準用圖案係具有將在前述主表面中對於前述外周線而言延伸於垂直之假想的直線作為對稱線之對稱的平面形狀。
  5. 一種半導體裝置，其特徵為具備：具有主表面之半導體基板，和配置於前述半導體基板之前述主表面之有效畫素範圍，和在前述主表面中圍繞前述有效畫素範圍之基準部配置範圍，對於前述有效畫素範圍係配置有複數個構成畫素之畫素構成構件，對於前述基準部配置範圍，係配置有包含為了顯示在前述有效畫素範圍本來配置有前述畫素構成構件之基準位置的基準部之複數個之非畫素構成構件，前述畫素構成構件係呈較前述基準位置偏移於前述有效畫素範圍之中央側地加以配置，沿著前述有效畫素範圍與前述基準部配置範圍之臨界線相鄰之一對之前述畫素構成構件之間隔係相較於沿前述臨界線相鄰之一對之前述非畫素構成構件之間隔為短。
  6. 如申請專利範圍第5項記載之半導體裝置，其中，前述基準部係介入存在在前述有效畫素範圍之外周線，呈與前述畫素構成構件對向地加以配置， 前述基準部係本來配置有對向於前述基準部之前述畫素構成構件，呈顯示關於沿著前述外周線之方向的前述基準位置地加以配置。
  7. 如申請專利範圍第5項記載之半導體裝置，其中，在前述基準部配置範圍中，於前述基準部的周圍，與前述基準部隔開間隔而形成有虛擬構造。
  8. 如申請專利範圍第6項記載之半導體裝置，其中，前述基準部係具有將在前述主表面中對於前述外周線而言延伸於垂直之假想的直線作為對稱線之對稱的平面形狀。
  9. 一種光罩之製造方法，其特徵為具備：準備具有主表面之基板的工程，準備為了在前述基板的前述主表面之中，複數個形成有為了形成構成畫素之畫素構成構件的畫素用圖案之有效畫素形成用範圍上描繪前述畫素用圖案的，描繪在第1塗層之第1資料之工程，準備為了在前述基板的前述主表面之中，圍繞前述有效畫素形成用範圍，形成有包含為了顯示在前述有效畫素形成用範圍本來配置有前述畫素用圖案之基準位置的基準用圖案之複數個之非畫素用圖案之基準用圖案形成用範圍上描繪前述畫素用圖案的，描繪於與前述第1塗層不同之第2塗層之第2資料之工程，具備使用前述第1資料而於前述有效畫素形成用範圍，將前述畫素用圖案，呈較前述基準位置偏移於前述有 效畫素形成用範圍之中央側地，且使沿著前述有效畫素形成用範圍與前述基準用圖案形成用範圍之臨界線相鄰之一對之前述畫素用圖案之間隔係相較於沿前述臨界線相鄰之一對之前述非畫素用圖案之間隔為短，而進行描繪之工程，具備使用前述第2資料而於前述基準用圖案形成用範圍描繪前述基準用圖案之工程。
  10. 一種光罩之製造方法，其特徵為具備：準備具有主表面之基板的工程，準備為了在前述基板之前述主表面之中，複數個形成有為了形成構成畫素之畫素構成構件的畫素用圖案之有效畫素形成用範圍上描繪前述畫素用圖案的第1資料，和為了在前述基板之前述主表面之中，圍繞前述有效畫素形成用範圍，形成有包含為了顯示在前述有效畫素形成用範圍中本來配置有前述畫素用圖案之基準位置之基準用圖案之複數個之非畫素用圖案的基準用圖案形成用範圍上，描繪前述基準用圖案之第2資料之工程，和準備為了識別前述有效畫素形成用範圍，和前述基準用圖案形成用範圍的識別資料之工程，和在使前述識別資料重疊於前述第1資料之狀態，使用前述第1資料而於前述有效畫素形成用範圍，將前述畫素用圖案，呈較前述基準位置偏移於前述有效畫素形成用範圍之中央側地，且使沿著前述有效畫素形成用範圍與前述基準用圖案形成用範圍之臨界線相鄰之一對之前述畫素 用圖案之間隔係相較於沿前述臨界線相鄰之一對之前述非畫素用圖案之間隔為短，而進行描繪之工程，和使用前述第2資料而於前述基準用圖案形成用範圍描繪前述基準用圖案之工程。
  11. 一種光罩之製造方法，其特徵為具備：準備具有主表面之基板的工程，和準備為了在前述基板的前述主表面之中，複數個形成有為了形成構成畫素之畫素構成構件的畫素用圖案之有效畫素形成用範圍上描繪前述畫素用圖案的，被描繪在第1單元之第1資料之工程，和準備為了在前述基板的前述主表面之中，圍繞前述有效畫素形成用範圍，形成有包含為了顯示在前述有效畫素形成用範圍本來配置有前述畫素用圖案之基準位置的基準用圖案之複數個之非畫素用圖案之基準用圖案形成用範圍上描繪前述基準用圖案的，描繪於與前述第1單元不同之第2單元之第2資料之工程，和使用前述第1資料而於前述有效畫素形成用範圍，將前述畫素用圖案，呈較前述基準位置偏移於前述有效畫素形成用範圍之中央側地，且使沿著前述有效畫素形成用範圍與前述基準用圖案形成用範圍之臨界線相鄰之一對之前述畫素用圖案之間隔係相較於沿前述臨界線相鄰之一對之前述非畫素用圖案之間隔為短，而進行描繪之工程，和使用前述第2資料而於前述基準用圖案形成用範圍描繪前述基準用圖案之工程， 前述第1單元與前述第2單元係在同一塗層加以描繪。
  12. 一種光罩之製造方法，其特徵為具備：準備具有主表面之基板的工程，特定前述基板之前述主表面之中，複數個形成有為了形成構成畫素之畫素構成構件的畫素用圖案之有效畫素形成用範圍，和前述基板之前述主表面之中，圍繞前述有效畫素形成用範圍，形成包含有為了顯示在前述有效畫素形成用範圍本來配置有前述畫素用圖案之基準位置的基準用圖案之複數個之非畫素用圖案之基準用圖案形成用範圍的，前述基板之前述主表面的座標範圍之工程，和準備為了描繪前述畫素用圖案於前述有效畫素形成用範圍之第1資料，和為了描繪前述基準用圖案於前述基準用圖案形成用範圍之第2資料的工程，和識別前述座標之範圍同時，使用前述第1資料而於前述有效畫素形成用範圍，將前述畫素用圖案，呈較前述基準位置偏移於前述有效畫素形成用範圍之中央側地，且使沿著前述有效畫素形成用範圍與前述基準用圖案形成用範圍之臨界線相鄰之一對之前述畫素用圖案之間隔係相較於沿前述臨界線相鄰之一對之前述非畫素用圖案之間隔為短，而進行描繪之工程，和識別前述座標之範圍同時，使用前述第2資料而於前述基準用圖案形成用範圍描繪前述基準用圖案之工程。
TW102141035A 2012-11-27 2013-11-12 光罩及其製造方法以及半導體裝置 TWI618972B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-258646 2012-11-27
JP2012258646A JP2014107383A (ja) 2012-11-27 2012-11-27 マスクおよびその製造方法、ならびに半導体装置

Publications (2)

Publication Number Publication Date
TW201437738A TW201437738A (zh) 2014-10-01
TWI618972B true TWI618972B (zh) 2018-03-21

Family

ID=50772470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141035A TWI618972B (zh) 2012-11-27 2013-11-12 光罩及其製造方法以及半導體裝置

Country Status (4)

Country Link
US (4) US9054011B2 (zh)
JP (1) JP2014107383A (zh)
CN (2) CN108321143B (zh)
TW (1) TWI618972B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6246076B2 (ja) * 2014-06-05 2017-12-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN104297989B (zh) * 2014-10-22 2017-06-27 京东方科技集团股份有限公司 基板、掩膜板及液晶显示装置
US9558545B2 (en) 2014-12-03 2017-01-31 Kla-Tencor Corporation Predicting and controlling critical dimension issues and pattern defectivity in wafers using interferometry
JP2017032365A (ja) * 2015-07-31 2017-02-09 株式会社日立ハイテクノロジーズ パターンの計測方法および計測装置
US20180130845A1 (en) * 2016-11-04 2018-05-10 Dpix, Llc Flat panel array with the alignment marks in active area
CN108241230B (zh) * 2016-12-23 2020-11-13 上海仪电显示材料有限公司 彩色滤光基板的制作方法
JP6573055B1 (ja) * 2017-11-29 2019-09-11 大日本印刷株式会社 配線基板および配線基板の製造方法
FR3099297B1 (fr) 2019-07-24 2022-08-12 Accumulateurs Fixes Composition d’electrolyte pour element electrochimique comprenant une anode de lithium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100005A1 (en) * 2000-06-13 2002-07-25 Mentor Graphics Corporation Integrated verification and manufacturability tool
JP2006145563A (ja) * 2004-11-16 2006-06-08 Sony Corp パターン形成方法及び装置
JP2008103472A (ja) * 2006-10-18 2008-05-01 Sony Corp 固体撮像素子及び撮像装置
JP2010060937A (ja) * 2008-09-04 2010-03-18 Nikon Corp フォトマスクセット、フォトマスク、デバイスの製造方法、並びに、測定方法及びその装置
US20120192127A1 (en) * 2011-01-25 2012-07-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186617A (ja) * 1988-01-14 1989-07-26 Seiko Epson Corp 半導体装置
JPH0917715A (ja) 1995-06-29 1997-01-17 Nec Corp 半導体装置のパターン合わせノギス
JPH10335205A (ja) 1997-05-29 1998-12-18 Nec Yamagata Ltd 半導体集積回路のパターン設計方法
JP3948084B2 (ja) 1997-11-14 2007-07-25 ソニー株式会社 電子線描画用精度測定方法
JP3654011B2 (ja) * 1998-10-27 2005-06-02 株式会社日立製作所 マスク及びそれを用いた半導体装置の製造方法
JP4326088B2 (ja) * 1999-11-05 2009-09-02 富士通マイクロエレクトロニクス株式会社 描画パターン検査方法
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置
US6664011B2 (en) * 2001-12-05 2003-12-16 Taiwan Semiconductor Manufacturing Company Hole printing by packing and unpacking using alternating phase-shifting masks
JP3689698B2 (ja) * 2003-01-31 2005-08-31 キヤノン株式会社 投影露光装置、投影露光方法および被露光部材の製造方法
JP3977285B2 (ja) * 2003-05-15 2007-09-19 キヤノン株式会社 固体撮像素子の製造方法
JP4018642B2 (ja) * 2004-01-05 2007-12-05 株式会社東芝 参照データ生成方法、パターン欠陥検査装置、パターン欠陥検査方法、及び参照データ生成プログラム
JP2006173314A (ja) * 2004-12-15 2006-06-29 Matsushita Electric Ind Co Ltd 固体撮像装置およびマスク描画方法
US7266803B2 (en) * 2005-07-29 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layout generation and optimization to improve photolithographic performance
JP2008205312A (ja) 2007-02-21 2008-09-04 Denso Corp 露光方法
US7945873B2 (en) * 2007-04-17 2011-05-17 Canon Kabushiki Kaisha Mask pattern data generating method, information processing apparatus, photomask fabrication system, and image sensing apparatus
JP2009026045A (ja) * 2007-07-19 2009-02-05 Toshiba Corp 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
JP5593602B2 (ja) * 2008-09-24 2014-09-24 ソニー株式会社 撮像素子および撮像装置
JP5330019B2 (ja) * 2009-02-18 2013-10-30 ルネサスエレクトロニクス株式会社 マスクパターンの検査方法およびマスクパターン検査装置
JP5493461B2 (ja) * 2009-05-12 2014-05-14 ソニー株式会社 固体撮像装置、電子機器及び固体撮像装置の製造方法
NL2005804A (en) * 2010-01-14 2011-07-18 Asml Netherlands Bv Method and apparatus for enhancing signal strength for improved generation and placement of model-based sub-resolution assist features (mb-sraf).
JP5758727B2 (ja) * 2011-07-15 2015-08-05 ルネサスエレクトロニクス株式会社 マスク検査方法、およびマスク検査装置
JP2014027123A (ja) * 2012-07-27 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法
CN102776473B (zh) * 2012-08-10 2014-10-29 深圳市华星光电技术有限公司 有机电致发光二极管有机材料蒸镀用掩模装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100005A1 (en) * 2000-06-13 2002-07-25 Mentor Graphics Corporation Integrated verification and manufacturability tool
JP2006145563A (ja) * 2004-11-16 2006-06-08 Sony Corp パターン形成方法及び装置
JP2008103472A (ja) * 2006-10-18 2008-05-01 Sony Corp 固体撮像素子及び撮像装置
JP2010060937A (ja) * 2008-09-04 2010-03-18 Nikon Corp フォトマスクセット、フォトマスク、デバイスの製造方法、並びに、測定方法及びその装置
US20120192127A1 (en) * 2011-01-25 2012-07-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US10199425B2 (en) 2019-02-05
US9524915B2 (en) 2016-12-20
US9054011B2 (en) 2015-06-09
CN103839782B (zh) 2018-03-30
US20170033152A1 (en) 2017-02-02
JP2014107383A (ja) 2014-06-09
US20140145192A1 (en) 2014-05-29
US20150235912A1 (en) 2015-08-20
CN108321143B (zh) 2021-07-16
CN103839782A (zh) 2014-06-04
US20180053807A1 (en) 2018-02-22
TW201437738A (zh) 2014-10-01
US9825084B2 (en) 2017-11-21
CN108321143A (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
TWI618972B (zh) 光罩及其製造方法以及半導體裝置
TWI550450B (zh) Touch panel and display device
KR100768491B1 (ko) 액정표시장치의 제조 방법
US9747682B2 (en) Methods for measuring overlays
US9123649B1 (en) Fit-to-pitch overlay measurement targets
CN104317158B (zh) 一种掩膜板、掩膜板组、彩膜基板及显示装置
JP5627622B2 (ja) 固体撮像装置および携帯情報端末
CN106094311B (zh) 一种窄边框液晶面板及其组立标尺的制作方法
CN104570170A (zh) 光学元件阵列、光电转换装置以及图像拾取系统
TWI547918B (zh) 面板裝置及其檢測方法
JP6362716B2 (ja) マスクおよび半導体装置
US11222560B2 (en) Display device
CN102034736B (zh) 接触孔的光刻方法
CN106981435B (zh) 一种光刻检查图形结构
JPH04162670A (ja) 固体撮像素子の製造方法
JP2007129221A (ja) 半導体素子の多目的測定マークとそれを利用したキャリブレーション方法、測定システム及びコンピュータプログラム
US20220392053A1 (en) Die system and method of comparing alignment vectors
WO2022047975A1 (en) Touch control structure, display panel, display apparatus, and method of fabricating touch control structure
KR20160122132A (ko) 광학 표시 디바이스의 제조 방법
WO2016002730A1 (ja) 光学表示デバイスの検査方法および光学部材のパターン認識方法
JP2024070012A (ja) 半導体素子の画像検査
CN105807558A (zh) 一种新型的组合掩膜版
KR20230157703A (ko) 서로 겹치는 구조물들을 구비한 오버레이 마크 이미지의 프로젝션 방법 및 서로 겹치는 구조물들을 구비한 오버레이 마크
KR20160124092A (ko) 광학 표시 디바이스의 제조 방법