CN103839782B - 掩模及其制造方法、半导体装置 - Google Patents

掩模及其制造方法、半导体装置 Download PDF

Info

Publication number
CN103839782B
CN103839782B CN201310611389.9A CN201310611389A CN103839782B CN 103839782 B CN103839782 B CN 103839782B CN 201310611389 A CN201310611389 A CN 201310611389A CN 103839782 B CN103839782 B CN 103839782B
Authority
CN
China
Prior art keywords
pattern
pixel
benchmark
region
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310611389.9A
Other languages
English (en)
Other versions
CN103839782A (zh
Inventor
百浓宽之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201810179971.5A priority Critical patent/CN108321143B/zh
Publication of CN103839782A publication Critical patent/CN103839782A/zh
Application granted granted Critical
Publication of CN103839782B publication Critical patent/CN103839782B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种掩模（MSK），该掩模具有衬底（SB）、有效像素形成用区域和基准用图案形成用区域。在有效像素形成用区域中配置有用于形成构成像素的像素构成部件的像素用图案（PTN1m）。在基准用图案形成用区域中配置有用于表示基准位置的基准用图案（PTN21m～PTN28m），该基准位置是本来在有效像素形成用区域中配置像素用图案（PTN1m）的位置。像素用图案（PTN1m）以比基准位置偏向有效像素形成用区域的中央侧的方式配置。

Description

掩模及其制造方法、半导体装置
技术领域
本发明涉及掩模及其制造方法、半导体装置，尤其涉及具有所谓收缩区域的半导体装置及其制造方法。
背景技术
在形成半导体装置时，从对重叠形成不同的两个图案的工序中的重叠位置的偏差进行抑制的观点来看，有时采用用于验证偏差量的图案。作为这种图案，例如有在日本特开平10－335205号公报、日本特开平9－17715号公报、日本特开平11－145047号公报、以及日本特开2008－205312号公报中公开的所谓游标卡尺图案。
例如，在CMOS（Complementary Metal Oxide Semiconductor：互补金属氧化物半导体）图像传感器中，优选在配置有多个像素的有效像素区域中，构成该多个像素的遮光膜等配置为，与有效像素区域的外侧的有效外部区域的遮光膜等相比偏向有效像素区域的中央侧。由此，遮光膜仅对将要进入到除了期望的像素以外的像素中的光等应该遮光的光进行遮挡，从而提高对将要进入到期望的像素中的光的遮挡进行抑制的效果，其结果是使遮光膜进行适当遮光的效率提高。
但是，目前现状是高精度地表示在有效像素区域中应该配置像素的位置的方法还没有确定。考虑过应用上述各专利文献所示的游标卡尺图案的思路来管理在分别形成有效像素区域和有效像素区域外部的区域时的重叠的偏差量，但是上述各专利文献中的任一个都只不过是管理不同的两个图案之间的偏差的相对量的方法。
因此，根据上述各专利文献所公开的方法，即使能够高精度地管理上述重叠的偏差量，也不能验证相对于分别应该形成有效像素区域及其外部区域的基准位置的偏差量。具体地讲，例如在两个图案的位置双方都以成为相同相位的方式产生偏差的情况下，存在产生好像能够实现重叠精度极高的加工的错觉的可能性。
发明内容
根据一个实施方式，掩模具有衬底、有效像素形成用区域、和基准用图案形成用区域。在基准用图案形成用区域中配置基准用图案，用于表示在有效像素形成用区域中本来配置像素用图案的基准位置。像素用图案以比基准位置偏向有效像素形成用区域的中央侧的方式进行配置。
根据另一个实施方式，半导体装置具有半导体衬底、有效像素区域、和基准部配置区域。在基准部配置区域中配置基准部，用于表示在有效像素区域中本来配置像素构成部件的基准位置。像素构成部件以比基准位置偏向有效像素区域的中央侧的方式进行配置。
根据另一个实施方式的掩模的制造方法，首先准备具有主表面的衬底。准备被描画于第一层的第一数据，用于在衬底的主表面中形成有像素用图案的有效像素形成用区域中描画像素用图案，该像素用图案用于形成构成像素的像素构成部件。准备被描画于与第一层不同的第二层的第二数据，用于在包围有效像素形成用区域、并形成有基准用图案的基准用图案形成用区域中描画基准用图案，该基准用图案用于表示在有效像素形成用区域中本来配置像素用图案的基准位置。进行使用第一数据的描画。使用第二数据在基准用图案形成用区域中描画基准用图案。
根据另一个实施方式的掩模的制造方法，首先准备具有主表面的衬底。准备用于在有效像素形成用区域中描画像素用图案的第一数据。准备用于在包围有效像素形成用区域、并形成有基准用图案的基准用图案形成用区域中描画基准用图案的第二数据，该基准用图案用于表示在有效像素形成用区域中本来配置像素用图案的基准位置。准备用于辨别有效像素形成用区域和基准用图案形成用区域的辨别数据。在将辨别数据重叠在第一数据上的状态下进行使用第一数据的描画。使用第二数据在基准用图案形成用区域中描画基准用图案。
根据另一个实施方式的掩模的制造方法，与上述掩模的制造方法相同地首先准备衬底。准备被描画在第一单元中的第一数据，用于在有效像素形成用区域中描画像素用图案，准备被描画在第二单元中的第二数据，用于在基准用图案形成用区域中描画基准用图案。使用第二数据在基准用图案形成用区域中描画基准用图案。第一单元和第二单元被描画于同一个层。
根据另一个实施方式的掩模的制造方法，与上述的掩模的制造方法相同地首先准备衬底，确定有效像素形成用区域和基准用图案形成用区域在衬底的主表面中的坐标的范围。准备用于在有效像素形成用区域中描画像素用图案的第一数据、和用于在基准用图案形成用区域中描画基准用图案的第二数据。确定坐标的范围并进行使用第一数据的描画。确定坐标的范围并使用第二数据在基准用图案形成用区域中描画基准用图案。
根据一个实施方式能够提供一种掩模，该掩模能够根据基准用图案而更高精度地管理像素用图案相对于基准位置的偏差量。
根据另一个实施方式能够提供一种半导体装置，该半导体装置能够根据基准部而更高精度地管理像素构成部件相对于基准位置的偏差量。
进而根据另一个实施方式的掩模的制造方法能够提供一种掩模，该掩模能够根据基准用图案而更高精度地管理像素用图案相对于基准位置的偏差量。其它各实施方式的掩模的制造方法基本上带来与上述的掩模的制造方法相同的效果。
本发明的上述及其他目的、特征、方面和优点在关于与附图相关联地进行理解的本发明的以下详细说明的基础上将更加明确。
附图说明
图1是实施方式1的掩模的概要俯视图。
图2是用于对实施方式1的掩模的有效像素形成用区域相对于基准用图案形成用区域的位置的偏差进行说明的概要俯视图。
图3是使用实施方式1的掩模而形成的半导体芯片的概要俯视图。
图4是表示光入射到半导体芯片的有效像素区域的状态的概要剖视图。
图5是实施方式2的掩模的第一例的概要俯视图。
图6是实施方式2的掩模的第二例的概要俯视图。
图7是用于对实施方式2（图5）的掩模的有效像素形成用区域相对于基准用图案形成用区域的位置的偏差进行说明的概要俯视图。
图8是实施方式2的掩模的第三例的概要俯视图。
图9是使用实施方式2（图5）的掩模而形成的半导体芯片的概要俯视图。
图10是用于对在实施方式3的制造方法中使用的、用于形成实施方式1的掩模的层进行说明的概要俯视图。
图11是用于对在实施方式3的制造方法中使用的、用于形成实施方式2的掩模的层进行说明的概要俯视图。
图12是用于说明实施方式3的制造方法的流程图。
图13是用于对在实施方式4的制造方法中使用的、用于形成实施方式1的掩模的层进行说明的概要俯视图。
图14是用于对在实施方式4的制造方法中使用的、用于形成实施方式2的掩模的层进行说明的概要俯视图。
图15是用于说明实施方式4的制造方法的流程图。
图16是用于对在实施方式5的制造方法中使用的、用于形成实施方式1的掩模的层进行说明的概要俯视图。
图17是用于对在实施方式5的制造方法中使用的、用于形成实施方式2的掩模的层进行说明的概要俯视图。
图18是用于说明实施方式5的制造方法的流程图。
图19是用于对在实施方式6的制造方法中使用的、用于形成实施方式1的掩模的层进行说明的概要俯视图。
图20是用于对在实施方式6的制造方法中使用的、用于形成实施方式2的掩模的层进行说明的概要俯视图。
图21是用于说明实施方式6的制造方法的流程图。
具体实施方式
下面，根据附图来说明一个实施方式。
（实施方式1）
首先，使用图1、图2说明在一个实施方式的半导体装置的加工中使用的掩模的结构。
参照图1，一个实施方式的掩模MSK例如是被用来形成CMOS图像传感器的掩模。掩模MSK例如被用来形成用于构成在CMOS图像传感器形成的光电二极管等的像素的遮光膜、内透镜或滤色片的薄膜。
掩模MSK具有如下结构：在利用通常公知的材料（玻璃等）形成的衬底SB的一个主表面上，配置用于形成上述的遮光膜或内透镜、滤色片等的多个图案。
具体地讲，掩模MSK的主表面是所谓像素形成用区域，是用于形成CMOS图像传感器的像素区域的区域。在像素形成用区域中具有有效像素形成用区域和基准用图案形成用区域。
有效像素形成用区域是用于形成有效像素区域的区域，在该有效像素区域中形成有构成CMOS图像传感器的实际的像素。例如，在掩模MSK具有矩形的平面形状的情况下，在该矩形的主表面的中央部配置有效像素形成用区域。
基准用图案形成用区域配置为在衬底SB的主表面上包围有效像素形成用区域，换言之，配置为在衬底SB的主表面上的有效像素形成用区域的外周部。有效像素形成用区域与基准用图案形成用区域的边界是作为有效像素形成用区域的外周线的边界线BL1m、BL2m、BL3m、BL4m，以被形成这些边界线BL1m～BL4m的矩形包围的方式配置有效像素形成用区域，在这些边界线BL1m～BL4m的外侧分别配置基准用图案形成用区域。
在有效像素形成用区域中配置有多个像素用图案PTN1m。在此，作为像素用图案PTN1m例如是用于形成构成遮光膜等的像素的像素构成部件的图案，该图案是将利用通常公知的材料（铬等）形成的物质呈矩阵状配置多个而形成的。利用该像素用图案PTN1m形成CMOS图像传感器的像素构成部件。
在基准用图案形成用区域中配置有多个非像素用图案PTN2m。非像素用图案PTN2m是除了像素用图案PTN1m以外的图案，是用于形成除了像素构成部件以外的部件（例如后述的基准部等）的图案。
非像素用图案PTN2m配置在面对边界线BL1m～BL4m的两端附近的区域中，换言之，在分别面对各边界线BL1m～BL4m的区域中配置各两处非像素用图案PTN2m的组，合计为八处。
非像素用图案PTN2m的组由一个基准用图案PTN21m～PTN28m和多个（此处为5个）虚设形成用图案DMm构成。
基准用图案PTN21m、PTN22m配置在面对边界线BL1m的区域中，基准用图案PTN23m、PTN24m配置在面对边界线BL2m的区域中。并且，基准用图案PTN25m、PTN26m配置在面对边界线BL3m的区域中，基准用图案PTN27m、PTN28m配置在面对边界线BL4m的区域中。即，基准用图案PTN21m～PTN28m以隔着有效像素形成用区域的边界线BL1m～BL4m与像素用图案PTN1m面对的方式配置。
在图1中示出了有效像素形成用区域的多个像素用图案PTN1m彼此的间隔、与基准用图案形成用区域的非像素用图案PTN2m彼此的间隔基本相同的状态。并且，像素用图案PTN1m和非像素用图案PTN2m在平面上的尺寸全部相同，而且以使隔着边界线BL1m～BL4m相互面对的像素用图案PTN1m和非像素用图案PTN2m彼此高度相同的方式（在沿着边界线BL1m～BL4m的方向上的坐标彼此相同的方式）配置。
例如，基准用图案PTN21m和隔着边界线BL1m与基准用图案PTN21m面对的像素用图案PTN1m（像素用图案PTN11m），以使在沿着边界线BL1m的图中的左右方向上的坐标相同的方式配置。像素用图案PTN11m（基准用图案PTN21m）例如配置在图1中沿横向排列九行得到的像素用图案PTN1m中的从左端起第二行的位置。其它基准用图案PTN22m～PTN28m同样地配置在例如坐标与从像素用图案PTN1m的行（或列）的左端起第二行（或列）相同的位置。
但是，实际上相邻的像素用图案PTN1m彼此的间隔和相邻的非像素用图案PTN2m彼此的（沿着图中的行方向或者列方向的）间隔不同。具体地讲，参照图2，像素用图案PTN1m以相对于非像素用图案PTN2m整体上偏向有效像素形成用区域的中央侧的方式（集中于中央侧的方式）配置。即，相邻的一对像素用图案PTN1m彼此的间隔比相邻的一对非像素用图案PTN2m彼此的间隔短。其结果是，例如基准用图案PTN21m、和隔着边界线BL1m与基准用图案PTN21m面对的像素用图案PTN11m在沿着边界线BL1m的图中的左右方向上的坐标不同。
基准用图案PTN21m～PTN28m分别以示出基准位置的方式配置，该基准位置是指本来在沿着边界线BL1m～BL4m的方向上、配置分别隔着边界线BL1m～BL4m而面对的有效像素形成用区域的像素用图案PTN11m～PTN18m的位置。具体地讲，例如基准用图案PTN21m被配置在与本来在沿着边界线BL1m的图中的左右方向上配置像素用图案PTN11m的基准位置相同的位置。此处所谓本来配置的基准位置，是指不需要考虑有效像素形成用区域的像素用图案PTN1m相对于（隔着边界线而面对的）非像素用图案PTN2m的位置的偏差（像素用图案PTN1m完全不存在偏差）时的像素用图案PTN1m的配置位置。因此，图1中的像素用图案PTN11m～PTN18m以比其本来应该所处的基准位置（配置有基准用图案PTN21m～PTN28m的位置）偏向中央侧集中的方式配置。
在基准用图案形成用区域中，在基准用图案PTN21m～PTN28m的周围，与基准用图案PTN21m～PTN28m隔开间隔地形成有虚设形成用图案DMm。在此虚设形成用图案DMm被配置在俯视视角中的基准用图案PTN21m～PTN28m的第一方向（例如图中的行方向）、第二方向（例如图中的列方向）和第三方向（例如图中的倾斜约45°的方向）。但是，基准用图案PTN21m～PTN28m以与分别隔着边界线BL1m～BL4m而面对的像素用图案PTN11m～PTN18m在与边界线BL1m～BL4m相交的方向上的间隔、和相邻的一对像素用图案PTN1m的间隔大致相同的方式配置。由此，在各基准用图案PTN21m～PTN28m的边界线BL1m～BL4m侧没有配置虚设形成用图案DMm的空间，不配置虚设形成用图案DMm。其结果是，此处，在各基准用图案的周围配置五个虚设形成用图案DMm。但是不限于此，也可以配置数量更多的虚设形成用图案DMm。
虚设形成用图案DMm与基准用图案在上述第一或者第二方向上的间隔，比相邻的一对像素用图案PTN1m在上述第一或者第二方向上的间隔长，并且是与像素用图案PTN1m以相对于基准用图案完全不偏差的方式配置时相同的间隔。
像素用图案PTN11m～PTN18m相对于基准用图案PTN21m～PTN28m的位置偏差是由以下两个原因产生的。第一个原因是如上所述像素用图案PTN1m以相对于非像素用图案PTN2m整体上偏向有效像素形成用区域的中央侧的方式配置。由于以整体上偏向有效像素形成用区域的中央侧的方式进行配置，因此各像素用图案PTN1m的间隔例如比各非像素用图案PTN2m的间隔小。
多个像素用图案PTN1m以整体上偏向有效像素形成用区域的中央侧的方式配置，因此与有效像素形成用区域不这样偏向中央侧的情况相比，看起来好像是在衬底SB的主表面的中央侧收缩。由此，以后将像素用图案PTN1m集中于中央侧的状态称为收缩。
位置偏差的第二个原因是，根据加工的精度，在形成有效像素形成用区域的像素用图案PTN1m时，产生相对于非像素用图案PTN2m的位置的误差。这是由于手工作业和设备的尺寸精度等多种原因此产生的。如图2所示，通过将这些原因结合在一起，在有效像素形成用区域中，例如本来位置在c1的点朝向c2沿图中的右方向位置偏差z。
另外，如图2所示，像素用图案PTN11m的左侧的边缘部相对于基准用图案PTN21m沿图中的右方向偏差a，像素用图案PTN12m的右侧的边缘部相对于基准用图案PTN22m沿图中的右方向偏差b。
将基准用图案PTN21m的左侧的边缘部与基准用图案PTN22m的右侧的边缘部在图中的左右方向上的距离设为L。此时，将收缩率设为S，可得到
【数式1】
【数式2】
这些数式是通过将上述的位置偏差的两个原因结合起来而导出的。
另外，根据上述的数式，得到收缩率S为
【数式3】
并且偏差量z为
【数式4】
另外，在此为了简化附图，使像素用图案PTN1m和非像素用图案PTN2m（基准用图案PTN21m～PTN28m和虚设形成用图案DMm）具有矩形的平面形状，但不限于此，这些图案可以取任意的平面形状。
参照图3，一个实施方式的半导体芯片CHP是使用图1和图2的掩模MSK形成的作为半导体装置的CMOS图像传感器。半导体芯片CHP配置在利用通常公知的材料（例如单晶硅）形成的半导体衬底SUB的一个主表面上。
在半导体衬底SUB的一个主表面上具有像素区域和周边电路区域。像素区域是半导体芯片CHP的主要部分，配置有CMOS图像传感器的光电二极管等的像素。例如，在半导体芯片CHP具有矩形的平面形状的情况下，像素区域配置在该矩形的主表面的中央部。
另外，周边电路区域例如是配置有用于与半导体芯片CHP的外部的电路进行电信号的输入输出等的电路的区域。周边电路区域以在半导体衬底SUB的主表面上包围像素区域的方式配置，换言之，配置在半导体衬底SUB的主表面上的像素区域的外周部。像素区域与周边电路区域的边界是作为像素区域的外周线的边界线B1c、B2c、B3c、B4c，像素区域以被形成这些边界线B1c～B4c的矩形包围的方式配置，在这些边界线B1c～B4c的外侧配置周边电路区域。
在像素区域中具有有效像素区域和基准部配置区域。例如在像素区域具有矩形的平面形状的情况下，有效像素区域配置在该矩形的主表面的中央部。有效像素区域是具有作为光电二极管的有效功能的像素区域的主要部分，用于使像素吸收光并变换为电信号。
基准部配置区域以在像素区域的主表面上包围有效像素区域的方式配置，换言之，配置在半导体衬底SUB的主表面上的有效像素区域的外周部。有效像素区域与基准部配置区域的边界是作为有效像素区域的外周线的边界线BL1c、BL2c、BL3c、BL4c，有效像素区域以被形成这些边界线BL1c～BL4c的矩形包围的方式配置，在这些边界线BL1c～BL4c的外侧配置基准部配置区域。
在有效像素区域中配置有多个像素构成部件PTN1c。像素构成部件PTN1c是利用掩模MSK的像素用图案PTN1m形成的、遮光膜和内透镜、滤色片等的像素的构成要素，多个像素构成部件PTN1c与像素用图案PTN1m相同地配置成矩阵状。
在图3的有效像素区域中配置有作为像素的光电二极管PD。在此作为一例图示了光电二极管PD位于被夹在呈矩阵状配置的一对像素构成部件PTN1c之间的位置，但这是为了简化附图，光电二极管PD的结构不限于这种方式。
在基准部配置区域中配置有多个非像素构成部件PTN2c。非像素构成部件PTN2c与像素构成部件PTN1c配置于同一个层，但不是作为像素的构成要素的部件。
非像素构成部件PTN2c配置在面对边界线BL1c～BL4c的两端附近的区域中，换言之，在分别面对各边界线BL1c～BL4c的区域中配置各两处非像素构成部件PTN2c的组，合计为八处。
非像素构成部件PTN2c的组由一个基准部PTN21c～PTN28c和多个（此处为5个）虚设结构DMc构成。基准部PTN21c～PTN28c利用基准用图案PTN21m～PTN28m形成，虚设结构DMc利用虚设形成用图案DMm形成。
由此，像素构成部件PTN1c利用掩模MSK的像素用图案PTN1m形成，非像素构成部件PTN2c利用掩模MSK的非像素用图案PTN2m形成。由此，像素构成部件PTN1c和非像素构成部件PTN2c基本上是与像素用图案PTN1m和非像素用图案PTN2m相同的结构。
具体地讲，像素构成部件PTN1c（包括像素构成部件PTN11c～PTN18c）以相对于非像素构成部件PTN2c整体上偏向有效像素区域的中央侧的方式配置，即以收缩的方式配置。另一方面，非像素构成部件PTN2c、尤其是基准部PTN21c～PTN28c分别以隔着边界线BL1c～BL4c与有效像素区域的像素构成部件PTN11c～PTN18c面对的方式配置。基准部PTN21c～PTN28c分别以示出基准位置的方式配置，该基准位置是指本来在沿着边界线BL1c～BL4c的方向上配置有效像素区域的像素构成部件PTN11c～PTN18c的位置。
另外，在基准部配置区域中，在基准部PTN21c～PTN28c的周围与基准部PTN21c～PTN28c隔开间隔地形成有虚设结构DMc。
其它像素构成部件PTN1c及非像素构成部件PTN2c的各部分的结构基本上是与上述的像素用图案PTN1m和非像素用图案PTN2m的各部分相同的结构。
另外，在此为了简化附图，使像素构成部件PTN1c和非像素构成部件PTN2c（基准部PTN21c～PTN28c和虚设结构DMc）具有矩形的平面形状，但不限于此，这些图案可以取任意的平面形状。
下面说明一个实施方式的作用效果。首先，参照图4说明在一个实施方式的掩模MSK和半导体芯片CHP的有效像素（形成用）区域中使图案等收缩的意义。
参照图4，例如从透镜LNS的正上方通过在半导体芯片CHP的上方配置的透镜LNS而入射到半导体芯片CHP（CMOS图像传感器）的尤其是光电二极管PD（有效像素区域）的光，按照下面所述在透镜LNS透射。在透镜LNS的中央部通过的光几乎没有受到由透镜LNS实现的折射而入射到有效像素区域的中央部的光电二极管PD。与此相对地，从透镜LNS的端部入射到透镜LNS的光通过透镜LNS而折射，并且沿相对于图4的上下方向形成较大的夹角的方向行进。由此，随着使光入射到透镜LNS的位置远离透镜LNS的中央部，该光经由透镜LNS被大幅折射。
在此，在被配置于有效像素区域的各个光电二极管PD的上方配置有遮光膜。该遮光膜抑制光意外地入射到在半导体芯片CHP的主表面中、与期望的光电二极管PD相邻配置的光电二极管PD中，在图4中该遮光膜表示为遮光膜PTN。例如，图3的像素构成部件PTN1c相当于图4的遮光膜PTN。因此，遮光膜PTN有时配置在例如在平面上与光电二极管PD相邻的区域中。
可是，如上所述如果经过透镜LNS的作用而入射的光大幅折射，则尤其是在有效像素区域的端部，遮光膜PTN不仅遮挡应该遮光的光，而且也有可能遮挡应该入射到期望的光电二极管PD的光的一部分光。
为了解决这种问题，优选使半导体芯片CHP内的遮光膜PTN以在有效像素区域中偏向平面的中心侧的方式进行收缩。这样，在有效像素区域的俯视视角中的相对外侧没有配置遮光膜PTN，因此能够降低经由有效像素区域的端部的透镜LNS而大幅折射后的光意外被遮光膜PTN遮挡的可能性。以上说明的使掩模MSK的像素用图案PTN1m和半导体芯片CHP的像素构成部件PTN1c收缩即具有这种意义。
可是，例如如果不能高精度地掌握通过收缩而相对于本来配置掩模MSK的像素用图案PTN1m的基准位置偏差的量，则难以高精度地管理该偏差量。但是，截止到目前还没有确定表示本来配置的基准位置的方法。
因此，在一个实施方式中设置有表示未收缩时的基准位置的基准用图案PTN21m～PTN28m。基准用图案PTN21m～PTN28m能够不考虑收缩而形成，因此能够容易地按照通常的设计规格来形成。由此，通过测定像素用图案PTN1m～PTN18m相对于基准用图案PTN21m～PTN28m的位置的偏差，能够高精度地掌握像素用图案PTN1m～PTN18m相对于基准位置的偏差量，能够将该偏差量控制成为期望的值。
基准用图案PTN21m～PTN28m以隔着边界线BL1m～BL4m与像素用图案PTN1m～PTN18m面对的方式配置。并且，基准用图案PTN21m～PTN28m示出了本来在沿着边界线BL的方向上配置的基准位置。像素用图案PTN1m～PTN18m与基准用图案PTN21m～PTN28m的距离较短，因此能够更准确地掌握像素用图案PTN1m～PTN18m的位置。
在一个实施方式中，以包围基准用图案PTN21m～PTN28m的周围的方式配置虚设形成用图案DMm。由此，在通过图案加工来形成基准用图案PTN21m～PTN28m时，能够降低形状由于光接近效果和微负载效果等而变动的可能性。
即，在俯视视角中的位于端部而且周围没有形成虚设图案的图案，其形状有可能由于光接近效果和微负载效果等而变动。可是，利用虚设形成用图案DMm包围在掩模MSK中承担表示基准位置的重要作用的基准用图案PTN21m～PTN28m的周围，从而能够将基准用图案PTN21m～PTN28m配置在俯视视角中的中央部。这样，周围的虚设形成用图案DMm发挥保护基准用图案PTN21m～PTN28m不受损伤的作用，从而能够抑制基准用图案PTN21m～PTN28m的形状变化。
另外，如上所述，在各基准用图案PTN21m～PTN28m的边界线BL1m～BL4m侧没有配置虚设形成用图案DMm的空间，不配置虚设形成用图案DMm。但是，在各基准用图案PTN21m～PTN28m的边界线BL1m～BL4m侧，在超过边界线BL1m～BL4m的有效像素形成用区域中配置具有与基准用图案PTN21m～PTN28m相同的结构的像素用图案PTN1m。即，基准用图案PTN21m～PTN28m在边界线BL1m～BL4m侧的方向上被该像素用图案PTN1m包围。该像素用图案PTN1m具有与虚设形成用图案DMm相同的作用，因此能够进一步提高上述的抑制基准用图案PTN21m～PTN28m的形状变化的效果。
另外，在半导体芯片CHP中具有与上述的掩模MSK相同的结构，从而发挥与上述的掩模MSK具有的作用效果相同的作用效果。
（实施方式2）
本实施方式与实施方式1相比，不同之处在于基准用图案和基准部的平面形状。首先，利用图5、图6说明本实施方式的掩模的结构。
参照图5，本实施方式的掩模MSK基本上具有与实施方式1的掩模MSK相同的结构。但是，在图5的掩模MSK中，被配置在基准用图案形成用区域中的非像素用图案PTN2m的平面形状为箭头状（楔形形状）。
具体地讲，非像素用图案PTN2m配置在面对边界线BL1m～BL4m的两端附近的区域中，在分别与各边界线BL1m～BL4m面对的区域中配置有各两处非像素用图案PTN2m，合计为八处。但是，相对于各非像素用图案PTN2m仅配置有一个基准用图案PTN21m～PTN28m。因此，在图5的掩模MSK中没有配置虚设形成用图案DMm。但是，在图5的掩模MSK中配置有基准用图案PTN21m～PTN28m的位置与图1的掩模MSK相同，具体地讲，配置在坐标与从像素用图案PTN1m的行（或列）的端部起第二行（或列）相同的位置。
基准用图案PTN2m（PTN21m～PTN28m）具有在掩模MSK的衬底SB的主表面上将与各边界线BL1m～BL4m垂直地延伸的假想直线l作为对称线而对称的平面形状。图5的基准用图案PTN21m～PTN28m所示的楔形的平面形状被用作满足上述的对称条件的形状的一例。因此，例如参照图6，本实施方式的基准用图案PTN21m～PTN28m也可以具有菱形的平面形状来取代图5所示的楔形形状。在这种情况下，该菱形的基准用图案PTN21m～PTN28m也具有将与边界线BL1m～BL4m垂直的假想直线作为对称线而对称的平面形状。
图5和图6没有考虑有效像素形成用区域的像素用图案PTN11m的收缩和有效像素形成用区域的位置偏差。但是，参照图7，实际上在本实施方式中与实施方式1相同地，像素用图案PTN1m以相对于非像素用图案PTN2m整体上偏向有效像素形成用区域的中央侧的方式（集中于中央侧的方式）配置。
另外，如图6所示，关于菱形的基准用图案PTN21m～PTN28m实际上也存在如图7所示的收缩和位置偏差，但在此省略图示。
将基准用图案PTN21m的中央部（假想直线l）与基准用图案PTN22m的中央部（假想直线l）在图中的左右方向上的距离设为L。此时，将收缩率设为S，基准用图案PTN21m的中央部与像素用图案PTN11m的中央部的距离a0为
【数式5】
基准用图案PTN22m的中央部与像素用图案PTN12m的中央部的距离b0为
【数式6】
此处，a1为基准用图案PTN21m的中央部与像素用图案PTN11m的边缘部的距离，b1为基准用图案PTN22m的中央部与像素用图案PTN12m的边缘部的距离。
在图5～图7中没有配置虚设形成用图案DMm，但参照图8，在本实施方式中也可以与实施方式1相同地，以包围基准用图案PTN21m～PTN28m的方式在基准用图案PTN21m～PTN28m的周围配置虚设形成用图案DMm。
参照图9，使用图5的掩模MSK形成的本实施方式的半导体芯片CHP基本上具有与实施方式1的半导体芯片CHP相同的结构。但是，在图9的半导体芯片CHP中，配置在基准部配置区域中的非像素构成部件PTN2c（基准部PTN21c～PTN28c）的平面形状为箭头状（楔形形状）。图9的半导体芯片CHP是利用图5的掩模MSK形成的，因此像素构成部件PTN1c和非像素构成部件PTN2c基本上是与像素用图案PTN1m和非像素用图案PTN2m相同的结构。本实施方式的半导体芯片CHP例如也可以具有利用图6的掩模MSK形成的、菱形的非像素构成部件PTN2c（基准部PTN21c～PTN28c）。
以下，说明本实施方式的作用效果。
本实施方式的掩模MSK的非像素用图案PTN2m具有将与边界线BL1m～BL4m垂直地延伸的假想直线l作为对称线而对称的平面形状。即，非像素用图案PTN2m处于在与假想直线l垂直的方向上、在假想直线l的左侧和右侧双方以相同距离配置图案的状态。因此，在本实施方式的非像素用图案PTN2m中，在假想直线l的左侧和右侧双方形成大致相同的光接近效果和微负载效果。由此，在本实施方式的非像素用图案PTN2m中，在假想直线l的左侧和右侧双方沿彼此相反的方向产生由光接近效果和微负载效果引起的变形等。
因此，即使是在非像素用图案PTN2m的假想直线l的左侧和右侧由于光接近效果等而使得形状变化时，在作为非像素用图案PTN2m的中央部的假想直线l中，假想直线l的左侧的形状变化和右侧的形状变化相互抵消，不会产生形状和位置的变化。即，至少假想直线l被确保在期望的位置，从而例如图5所示的楔形的非像素用图案PTN2m和图6所示的菱形的非像素用图案PTN2m的前端部（尖锐的部分）的位置作为基准位置的可靠性提高，能够利用该位置高精度地检测像素用图案PTN11m～PTN18m相对于基准用图案PTN21m～PTN28m的位置的偏差。
如上所述，在本实施方式中，只要至少能够确保假想直线l上的非像素用图案PTN2m的位置即可，即使是除了假想直线l上以外的区域的非像素用图案PTN2m变形等也没有问题。由此，如图5等所示，在本实施方式的非像素用图案PTN2m的组中也可以不配置虚设形成用图案DMm。但是，如图8所示，关于本实施方式的非像素用图案PTN2m的组，如果与实施方式1相同地由一个基准用图案PTN21m～PTN28m和多个（此处为5个）虚设形成用图案DMm构成，则能够抑制基准用图案PTN21m的变形，因此能够更高精度地表示基准位置。
另外，在半导体芯片CHP中具有与上述的掩模MSK相同的结构，从而发挥与上述的掩模MSK具有的作用效果相同的作用效果。
（实施方式3）
实施方式1～2的掩模MSK的第一制造方法如下所述。在此特别说明在CAD上的设计（布局）方法。
参照图10和图11，在本实施方式中，准备用于在掩模MSK形成有效像素形成用区域（及其图案）的CAD上的数据的集合即层、和用于在掩模MSK形成基准用图案形成用区域（及其图案）的CAD上的层即另一个层。
即，用于形成有效像素形成用区域的层是收缩区域的层LYR1，用于形成基准用图案形成用区域的层是非收缩区域的层LYR2。这是因为在有效像素形成用区域中形成的像素用图案PTN1m发生收缩，而在基准用图案形成用区域中形成的非像素用图案PTN2m不发生收缩。
收缩区域的层包括用于形成像素用图案PTN1m（包括像素用图案PTN11m～PTN18m）的像素用数据PTN1，像素用数据PTN1包括像素用数据PTN11～PTN18。像素用数据PTN11～PTN18分别与用于形成像素用图案PTN11m～PTN18m的数据对应。
非收缩区域的层包括非像素用数据PTN2，用于形成非像素用图案PTN2m即基准用图案PTN21m～PTN28m、和虚设形成用图案DMm，非像素用数据PTN2包括基准用数据PTN21～PTN28和用于形成虚设形成用图案DMm的数据。基准用数据PTN21～PTN28分别与用于形成基准用图案PTN21m～PTN28m的数据对应。
图10所示的图1（实施方式1）的掩模MSK和图11所示的图5（实施方式2）的掩模MSK双方都能够如本实施方式这样、通过收缩区域的层和非收缩区域的层这两个层形成。
另外，为了容易地将位于层LYR1、LYR2的数据的集合进行图像化，以与掩模MSK等相同地呈矩阵状配置的方式来图示各数据。
下面，参照图12说明本实施方式的掩模MSK的制造方法（使用CAD的设计方法）。
参照图12，首先准备掩模用的衬底SB（S00）。然后，分别准备如图10和图11所示的能够集合收缩区域的数据（第一数据）的第一层、和能够集合非收缩区域的数据（第二数据）的第二层（S10）。
然后，在第一层中描画收缩数据PTN1（第一数据），从而在形成有像素用图案PTN1m的有效像素形成用区域中描画像素用图案PTN1m，该像素用图案PTN1m用于形成像素构成部件PTN1c（参照图3、图9）的（S20）。
然后，在第二层中描画非收缩数据PTN2（第二数据），从而在形成有基准用图案PTN21m～PTN28m的基准用图案形成用区域中描画基准用图案PTN21m～PTN28m，该基准用图案PTN21m～PTN28m用于表示本来配置像素用图案PTN1m的基准位置（用于形成基准部PTN21c～PTN28c）（S30）。
更简洁地来说明上述情况，在收缩区域的层即第一层中描画收缩区域的数据即第一数据PTN1（PTN11～PTN18），在非收缩区域的层即第二层中描画非收缩区域的数据即第二数据PTN2（PTN21～PTN28）。此处的第二数据PTN2包括用于形成虚设形成用图案DMm的数据。
另外，工序（S20）和工序（S30）的顺序没有限定，可以在工序（S20）之前执行工序（S30），也可以同时执行工序（S20）和工序（S30）。
然后，使用收缩区域的数据即第一数据在掩模用衬底SB上进行像素用图案PTN1m（PTN11m～PTN18m）的描画（S40）。此时，进行收缩控制使得像素用图案PTN1m比本来不进行收缩时的配置位置偏向有效像素形成用区域的中央侧（S41）。
然后，使用非收缩区域的数据即第二数据在掩模用衬底SB上进行非像素用图案PTN2m（PTN21m～PTN28m和虚设形成用图案DMm）的描画（S50）。此处的描画不进行收缩，容易利用通常的方法以能够示出基准位置的方式进行描画。
另外，工序（S40）和工序（S50）的顺序没有限定，可以在工序（S40）之前执行工序（S50），也可以同时执行工序（S40）和工序（S50）。
通过如本实施方式这样在不同的层中描画收缩区域的数据和非收缩区域的数据，在实际向掩模MSK的衬底SB上进行描画时能够仅使收缩区域的数据相对于非收缩区域的数据进行收缩。并且，能够以表示通常的基准位置的方式描画非收缩区域的数据，因此不需使用特殊的方法即可容易形成。因此，能够提供实施方式1～2所示的高精度的掩模MSK。
（实施方式4）
实施方式1～2的掩模MSK的第二制造方法如下所述。在此也特别说明在CAD上的设计（布局）方法。
参照图13和图14，在本实施方式中，例如在单一的层内混合存在用于形成有效像素形成用区域的像素用图案PTN1m的数据、和用于形成基准用图案形成用区域的非像素用图案PTN2m的数据。但是，在这些数据中，仅在例如用于形成像素用图案PTN1m的数据上重叠、表示在使该数据收缩后再形成于掩模MSK的衬底SB上的辨别数据。由于该辨别数据的存在，当实际在衬底SB上描画图案PTN1m、PTN2m时，在进行仅使收缩区域用的数据相对于非收缩区域用的数据进行收缩的控制后再进行描画。
本实施方式在以上方面与上述实施方式3不同，其它构成要素等与实施方式3相同，因此省略其说明。
下面，参照图15说明本实施方式的掩模MSK的制造方法（使用CAD的设计方法）。
参照图15，首先准备掩模用的衬底SB（S00）。
然后，如图13和图14所示，准备用于描画第一数据和第二数据的例如一个层，该第一数据用于在有效像素形成用区域（收缩区域）中描画像素用图案PTN1m，该第二数据用于在基准用图案形成用区域（非收缩区域）中描画非像素用图案PTN2m（S10）。
然后，准备被描画于在工序（S10）中准备的层上的上述的第一数据和第二数据（S20）。
然后，准备用于辨别第一数据和第二数据的辨别数据，该第一数据用于在有效像素形成用区域（收缩区域）中描画像素用图案PTN1m，该第二数据用于在基准用图案形成用区域（非收缩区域）中描画非像素用图案PTN2m（S30）。所谓辨别数据，具体地讲例如是用于仅重叠在第一数据上的数据。这样，能够辨别出如果重叠了辨别数据就是第一数据，如果没有重叠辨别数据就是第二数据。另外，反之也可以准备用于仅重叠在第二数据上的数据。在这种情况下，能够辨别出如果重叠了辨别数据就是第二数据，如果没有重叠辨别数据就是第一数据。但是，下面假设在第一数据上重叠了辨别数据来进行说明。
然后，仅在收缩区域的第一数据上重叠工序（S30）所准备的辨别数据（S40）。即，以重叠的方式在第一数据上描画辨别数据。这样，即使是第一数据和第二数据混合存在时，也能够容易辨别出被重叠了辨别数据的数据是第一数据，没有被重叠辨别数据的数据是第二数据。
然后，当仅在上述第一数据上重叠了辨别数据的状态下，与图12的工序（S40）相同地，在掩模用衬底SB上进行像素用图案PTN1m（PTN11m～PTN18m）的描画（S50）。此时，与图12的工序（S41）相同地进行收缩控制（S51）。
然后，与图12的工序（S50）相同地，使用非收缩区域的数据即第二数据在掩模用衬底SB上进行非像素用图案PTN2m（基准用图案PTN21m～PTN28m和虚设用形成图案DMm）的描画（S60）。
另外，在此工序（S50）和工序（S60）的顺序也没有限定，可以在工序（S50）之前执行工序（S60），也可以同时执行工序（S50）和工序（S60）。
通过如本实施方式这样在收缩区域的数据上重叠用于辨别该收缩区域的数据和非收缩区域的数据的辨别数据，即使是在同一个层中描画收缩区域的数据和非收缩区域的数据时，当在实际的掩模MSK的衬底SB上进行描画时，也能够仅使收缩区域的数据相对于非收缩区域的数据进行收缩。其结果是，能够提供实施方式1～2所示的高精度的掩模MSK。
（实施方式5）
实施方式1～2的掩模MSK的第三制造方法如下所述。在此也特别说明在CAD上的设计（布局）方法。
参照图15和图16，在本实施方式中，例如在单一的层内包括第一单元CE1和第二单元CE2这两个单元。其中，第一单元包括用于在有效像素形成用区域（收缩区域）中描画像素用图案PTN1m的数据（像素用数据PTN1），第二单元包括用于在基准用图案形成用区域（非收缩区域）中描画基准用图案PTN2m的数据（非像素用数据PTN2）。
即，用于形成有效像素形成用区域的单元是收缩区域的单元CE1，用于形成基准用图案形成用区域的单元是非收缩区域的单元CE2。
由此，在本实施方式中，在作为CAD上的数据的集合的层中还包括更小的数据的集合的单位即单元。
本实施方式在以上方面与上述实施方式3不同，其它构成要素等与实施方式3相同，因此省略其说明。
下面，参照图18说明本实施方式的掩模MSK的制造方法（使用CAD的设计方法）。
参照图18，首先准备掩模用的衬底SB（S00）。
然后，如图16和图17所示，准备用于描画第一数据和第二数据的例如单一的层，该第一数据用于在有效像素形成用区域（收缩区域）中描画像素用图案PTN1m，该第二数据用于在基准用图案形成用区域（非收缩区域）中描画非像素用图案PTN2m（S10）。该工序与图15的工序（S10）相同。
然后，在所述层中描画作为有效像素形成用区域（收缩区域）的单元的第一单元CE1、和作为基准用图案形成用区域（非收缩区域）的单元的第二单元CE2。并且，在收缩区域的单元CE1中描画第一数据，该第一数据用于在有效像素形成用区域（收缩区域）中描画像素用图案PTN1m（S20）。
并且，在非收缩区域的单元CE2中描画第二数据，该第二数据用于在基准用图案形成用区域（非收缩区域）中描画非像素用图案PTN2m（S30）。
以下，通过例如与实施方式3（图12）的工序（S40）、（S41）、（S50）相同的处理，在掩模用衬底上进行描画（S40～S50）。
即使在如本实施方式这样将收缩区域的数据和非收缩区域的数据描画在同一个层内的不同单元中的情况下，也能够发挥与例如实施方式3那样收缩区域的数据和非收缩区域的数据被描画在不同的层中时相同的效果。即，当在实际的掩模MSK的衬底SB上进行描画时，能够仅使收缩区域的数据相对于非收缩区域的数据进行收缩，能够提供实施方式1～2所示的高精度的掩模MSK。
另外，例如在实施方式4中在层内的数据上重叠用于辨别收缩区域或者非收缩区域的数据，但应用本实施方式，也可以在一个单元内的数据上重叠用于辨别收缩区域或者非收缩区域的数据作为代替。
（实施方式6）
实施方式1～2的掩模MSK的第四制造方法如下所述。在此也特别说明在CAD上的设计（布局）方法。
参照图19和图20，在本实施方式中，例如在单一的层内混合存在用于形成有效像素形成用区域的像素用图案PTN1m的数据、和用于形成基准用图案形成用区域的非像素用图案PTN2m的数据。并且，已经决定了每个数据应该被描画在掩模MSK的衬底SB上的位置的坐标。
在本实施方式中，利用描画第一数据（收缩区域的数据）和第二数据（非收缩区域的数据）的位置的坐标来辨别每个数据，该第一数据用于描画有效像素形成用区域的像素用图案PTN1m，该第二数据用于描画基准用图案形成用区域的非像素用图案PTN2m。并且，在进行仅使收缩区域的数据相对于非收缩区域的数据进行收缩的控制后再进行描画。
例如，如图19和图20所示，在该层被描画在掩模MSK的x1≦x≦x2、而且y1≦y≦y2的坐标范围内的情况下，该层被描画在收缩区域内，因此可以说其原来的数据是第一数据（收缩区域的数据）。并且，在该层被描画在掩模MSK的上述坐标范围外的情况下，可以说其原来的数据是第二数据（非收缩区域的数据）。
即，在实施方式4中利用被重叠在各数据上的辨别数据来辨别是否是收缩区域的数据，与此相对地，在本实施方式中，通过辨别描画各数据的位置的坐标来辨别是否是收缩区域的数据。
本实施方式在以上方面与上述实施方式4不同，其它构成要素等与实施方式4相同，因此省略其说明。
下面，参照图21说明本实施方式的掩模MSK的制造方法（使用CAD的设计方法）。
参照图21，首先准备掩模用的衬底SB（S00）。
然后，如图21所示，在掩模用的衬底SB中确定有效像素形成用区域（收缩区域）和基准用图案形成用区域（非收缩区域）的坐标的范围（S10）。在此如上所述，x1≦x≦x2而且y1≦y≦y2的坐标范围内被确定为收缩区域，除此以外的坐标范围被确定为非收缩区域。
然后，准备用于描画第一数据和第二数据的例如一个层，该第一数据用于在有效像素形成用区域（收缩区域）中描画像素用图案PTN1m，该第二数据用于在基准用图案形成用区域（非收缩区域）中描画非像素用图案PTN2m（S20）。该工序与图15的工序（S10）相同。
然后，准备被描画于在工序（S20）所准备的层中的上述的第一数据和第二数据（S30）。该工序与图15的工序（S20）相同。
然后，通过例如与实施方式3（图12）的工序（S40）、（S41）、（S50）相同的处理，在掩模用衬底上进行描画（S40～S50）。此时辨别坐标的范围，并且辨别是收缩区域或者非收缩区域的哪个区域中的数据，在仅使收缩区域的数据进行收缩后进行描画。
如本实施方式这样，通过确定收缩区域和非收缩区域的坐标的范围并辨别收缩区域和非收缩区域，能够与其它实施方式相同地，当在实际的掩模MSK的衬底SB上进行描画时，能够仅使收缩区域的数据相对于非收缩区域的数据进行收缩。其结果是，能够提供实施方式1～2所示的高精度的掩模MSK。
以上，根据实施方式具体说明了由本发明者完成的发明，但本发明不限于上述实施方式，当然能够在不脱离其宗旨的范围内进行各种变更。
下面记述了在实施方式中记述的内容的一部分，但也存在一部分与上述实施方式重复的部分。
（1）一种掩模的制造方法，包括准备具有主表面的衬底的工序。包括准备第一数据的工序，该第一数据用于在衬底的主表面中形成有像素用图案的有效像素形成用区域中描画像素用图案，该像素用图案用于形成构成像素的像素构成部件。包括准备第二数据的工序，该第二数据用于在衬底的主表面中包围有效像素形成用区域、并形成有基准用图案的基准用图案形成用区域中描画基准用图案，该基准用图案用于表示本来在有效像素形成用区域中配置像素用图案的基准位置。包括准备辨别数据的工序，该辨别数据用于辨别有效像素形成用区域和基准用图案形成用区域。包括这样的工序：在使辨别数据重叠在第一数据上的状态下，以使像素用图案比基准位置偏向有效像素形成用区域的中央侧的方式，使用第一数据在有效像素形成用区域中描画像素用图案。包括使用第二数据在基准用图案形成用区域中描画基准用图案的工序。
（2）一种掩模的制造方法，包括准备具有主表面的衬底的工序。包括准备被描画在第一单元中的第一数据的工序，用于在衬底的主表面中形成有像素用图案的有效像素形成用区域中描画像素用图案，该像素用图案用于形成构成像素的像素构成部件。包括准备被描画在与第一单元不同的第二单元中的第二数据的工序，用于在衬底的主表面中包围有效像素形成用区域、并形成有基准用图案的基准用图案形成用区域中描画基准用图案，该基准用图案用于表示本来在有效像素形成用区域中配置像素用图案的基准位置。包括这样的工序：以使像素用图案比基准位置偏向有效像素形成用区域的中央侧的方式，使用第一数据在有效像素形成用区域中描画像素用图案。包括使用第二数据在基准用图案形成用区域中描画基准用图案的工序。第一单元和第二单元被描画在同一个层中。
（3）一种掩模的制造方法，包括准备具有主表面的衬底的工序。包括这样的工序：确定有效像素形成用区域和基准用图案形成用区域在衬底的主表面中的坐标的范围，该有效像素形成用区域是指在衬底的主表面中形成有像素用图案的区域，该像素用图案用于形成构成像素的像素构成部件，该基准用图案形成用区域是指在衬底的主表面中包围有效像素形成用区域、并形成有基准用图案的区域，该基准用图案用于表示本来在有效像素形成用区域中配置像素用图案的基准位置。包括准备第一数据和第二数据的工序，该第一数据用于在有效像素形成用区域中描画像素用图案，该第二数据用于在基准用图案形成用区域中描画基准用图案。包括这样的工序：辨别坐标的范围，并以使像素用图案比基准位置偏向有效像素形成用区域的中央侧的方式，使用第一数据在有效像素形成用区域中描画像素用图案。包括辨别坐标的范围、并使用第二数据在基准用图案形成用区域中描画基准用图案的工序。
对本发明的实施方式进行了说明，但应该理解为此次公开的实施方式在所有方面上都仅是示例，不是限制性的方式。应该理解为本发明的范围通过权利要求书进行了公开，并且包含与权利要求书同等的意义及范围内的所有变更。

Claims (12)

1.一种掩模，包括：
衬底，具有主表面；
有效像素形成用区域，配置在所述衬底的所述主表面上；以及
基准用图案形成用区域，在所述主表面中包围所述有效像素形成用区域，
在所述有效像素形成用区域中配置有多个用于形成构成像素的像素构成部件的像素用图案，
在所述基准用图案形成用区域中配置有包含用于表示基准位置的基准用图案的多个非像素用图案，该基准位置是在所述有效像素形成用区域中本来配置所述像素用图案的位置，
所述像素用图案以比所述基准位置偏向所述有效像素形成用区域的中央侧的方式配置，
沿所述有效像素形成用区域和所述基准用图案形成用区域的边界线而相邻的一对所述像素用图案的间隔比沿所述边界线而相邻的一对所述非像素用图案的间隔短。
2.根据权利要求1所述的掩模，其中，
所述基准用图案以隔着所述有效像素形成用区域的外周线与所述像素用图案相对的方式配置，
所述基准用图案以表示所述基准位置的方式配置，该基准位置是本来配置与所述基准用图案相对的所述像素用图案的、沿着所述外周线的方向的位置。
3.根据权利要求1所述的掩模，其中，
在所述基准用图案形成用区域中，在所述基准用图案的周围与所述基准用图案隔开间隔地形成有虚设形成用图案。
4.根据权利要求2所述的掩模，其中，
所述基准用图案具有在所述主表面中将与所述外周线垂直地延伸的假想直线作为对称线而对称的平面形状。
5.一种半导体装置，包括：
半导体衬底，具有主表面；
有效像素区域，配置在所述半导体衬底的所述主表面上；以及
基准部配置区域，在所述主表面中包围所述有效像素区域，
在所述有效像素区域中配置有多个构成像素的像素构成部件，
在所述基准部配置区域中配置有包含用于表示基准位置的基准部的多个非像素构成部件，该基准位置是在所述有效像素区域中本来配置所述像素构成部件的位置，
所述像素构成部件以比所述基准位置偏向所述有效像素区域的中央侧的方式配置，
沿所述有效像素区域和所述基准部配置区域的边界线而相邻的一对像素构成部件的间隔比沿所述边界线而相邻的一对非像素构成部件的间隔短。
6.根据权利要求5所述的半导体装置，其中，
所述基准部以隔着所述有效像素区域的外周线与所述像素构成部件相对的方式配置，
所述基准部以表示所述基准位置的方式配置，该基准位置是本来配置与所述基准部相对的所述像素构成部件的、沿着所述外周线的方向的位置。
7.根据权利要求5所述的半导体装置，其中，
在所述基准部配置区域中，在所述基准部的周围与所述基准部隔开间隔地形成有虚设结构。
8.根据权利要求6所述的半导体装置，其中，
所述基准部具有在所述主表面中将与所述外周线垂直地延伸的假想直线作为对称线而对称的平面形状。
9.一种掩模的制造方法，包括以下工序：
准备具有主表面的衬底；
准备被描画在第一层中的第一数据，用于在所述衬底的所述主表面中形成有多个像素用图案的有效像素形成用区域中描画所述像素用图案，该像素用图案用于形成构成像素的像素构成部件；
准备被描画在与第一层不同的第二层中的第二数据，用于在所述衬底的所述主表面中包围所述有效像素形成用区域、并形成有包含基准用图案的多个非像素用图案的基准用图案形成用区域中描画所述基准用图案，该基准用图案用于表示在所述有效像素形成用区域中本来配置所述像素用图案的基准位置；
以使所述像素用图案比所述基准位置偏向所述有效像素形成用区域的中央侧且沿所述有效像素形成用区域和所述基准用图案形成用区域的边界线而相邻的一对所述像素用图案的间隔比沿所述边界线而相邻的一对所述非像素用图案的间隔短的方式，使用所述第一数据在所述有效像素形成用区域中描画所述像素用图案；以及
使用所述第二数据在所述基准用图案形成用区域中描画所述基准用图案。
10.一种掩模的制造方法，包括以下工序：
准备具有主表面的衬底；
准备第一数据和第二数据，该第一数据用于在所述衬底的所述主表面中形成有多个像素用图案的有效像素形成用区域中描画所述像素用图案，该像素用图案用于形成构成像素的像素构成部件，该第二数据用于在所述衬底的所述主表面中包围所述有效像素形成用区域、并形成有包含基准用图案的多个非像素用图案的基准用图案形成用区域中描画所述基准用图案，该基准用图案用于表示在所述有效像素形成用区域中本来配置所述像素用图案的基准位置；
准备用于辨别所述有效像素形成用区域和所述基准用图案形成用区域的辨别数据；
在使所述辨别数据重叠在所述第一数据上的状态下，以使所述像素用图案比所述基准位置偏向所述有效像素形成用区域的中央侧且沿所述有效像素形成用区域和所述基准用图案形成用区域的边界线而相邻的一对所述像素用图案的间隔比沿所述边界线而相邻的一对所述非像素用图案的间隔短的方式，使用所述第一数据在所述有效像素形成用区域中描画所述像素用图案；以及
使用所述第二数据在所述基准用图案形成用区域中描画所述基准用图案。
11.一种掩模的制造方法，包括以下工序：
准备具有主表面的衬底；
准备被描画在第一单元中的第一数据，用于在所述衬底的所述主表面中形成有多个像素用图案的有效像素形成用区域中描画所述像素用图案，该像素用图案用于形成构成像素的像素构成部件；
准备被描画在与所述第一单元不同的第二单元中的第二数据，用于在所述衬底的所述主表面中包围所述有效像素形成用区域、并形成有包含基准用图案的多个非像素用图案的基准用图案形成用区域中描画所述基准用图案，该基准用图案用于表示在所述有效像素形成用区域中本来配置所述像素用图案的基准位置；
以使所述像素用图案比所述基准位置偏向所述有效像素形成用区域的中央侧且沿所述有效像素形成用区域和所述基准用图案形成用区域的边界线而相邻的一对所述像素用图案的间隔比沿所述边界线而相邻的一对所述非像素用图案的间隔短的方式，使用所述第一数据在所述有效像素形成用区域中描画所述像素用图案；以及
使用所述第二数据在所述基准用图案形成用区域中描画所述基准用图案，
所述第一单元和所述第二单元被描画于同一个层。
12.一种掩模的制造方法，包括以下工序：
准备具有主表面的衬底；
确定有效像素形成用区域和基准用图案形成用区域在所述衬底的所述主表面中的坐标的范围，所述有效像素形成用区域是在所述衬底的所述主表面中形成有多个像素用图案的区域，该像素用图案用于形成构成像素的像素构成部件，所述基准用图案形成用区域是在所述衬底的所述主表面中包围所述有效像素形成用区域、并形成有包含基准用图案的多个非像素用图案的区域，该基准用图案用于表示在所述有效像素形成用区域中本来配置所述像素用图案的基准位置；
准备第一数据和第二数据，该第一数据用于在所述有效像素形成用区域中描画所述像素用图案，该第二数据用于在所述基准用图案形成用区域中描画所述基准用图案；
辨别所述坐标的范围，并且以使所述像素用图案比所述基准位置偏向所述有效像素形成用区域的中央侧且沿所述有效像素形成用区域和所述基准用图案形成用区域的边界线而相邻的一对所述像素用图案的间隔比沿所述边界线而相邻的一对所述非像素用图案的间隔短的方式，使用所述第一数据在所述有效像素形成用区域中描画所述像素用图案；以及
辨别所述坐标的范围，并使用所述第二数据在所述基准用图案形成用区域中描画所述基准用图案。
CN201310611389.9A 2012-11-27 2013-11-26 掩模及其制造方法、半导体装置 Expired - Fee Related CN103839782B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810179971.5A CN108321143B (zh) 2012-11-27 2013-11-26 掩模及其制造方法、半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-258646 2012-11-27
JP2012258646A JP2014107383A (ja) 2012-11-27 2012-11-27 マスクおよびその製造方法、ならびに半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810179971.5A Division CN108321143B (zh) 2012-11-27 2013-11-26 掩模及其制造方法、半导体装置

Publications (2)

Publication Number Publication Date
CN103839782A CN103839782A (zh) 2014-06-04
CN103839782B true CN103839782B (zh) 2018-03-30

Family

ID=50772470

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810179971.5A Active CN108321143B (zh) 2012-11-27 2013-11-26 掩模及其制造方法、半导体装置
CN201310611389.9A Expired - Fee Related CN103839782B (zh) 2012-11-27 2013-11-26 掩模及其制造方法、半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810179971.5A Active CN108321143B (zh) 2012-11-27 2013-11-26 掩模及其制造方法、半导体装置

Country Status (4)

Country Link
US (4) US9054011B2 (zh)
JP (1) JP2014107383A (zh)
CN (2) CN108321143B (zh)
TW (1) TWI618972B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6246076B2 (ja) * 2014-06-05 2017-12-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN104297989B (zh) * 2014-10-22 2017-06-27 京东方科技集团股份有限公司 基板、掩膜板及液晶显示装置
US9558545B2 (en) * 2014-12-03 2017-01-31 Kla-Tencor Corporation Predicting and controlling critical dimension issues and pattern defectivity in wafers using interferometry
JP2017032365A (ja) * 2015-07-31 2017-02-09 株式会社日立ハイテクノロジーズ パターンの計測方法および計測装置
US20180130845A1 (en) * 2016-11-04 2018-05-10 Dpix, Llc Flat panel array with the alignment marks in active area
CN108241230B (zh) * 2016-12-23 2020-11-13 上海仪电显示材料有限公司 彩色滤光基板的制作方法
TW202343485A (zh) * 2017-11-29 2023-11-01 日商大日本印刷股份有限公司 配線基板及配線基板之製造方法
FR3099297B1 (fr) 2019-07-24 2022-08-12 Accumulateurs Fixes Composition d’electrolyte pour element electrochimique comprenant une anode de lithium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197328A (zh) * 2008-09-24 2011-09-21 索尼公司 图像拾取元件和图像拾取装置
CN102776473A (zh) * 2012-08-10 2012-11-14 深圳市华星光电技术有限公司 有机电致发光二极管有机材料蒸镀用掩模装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186617A (ja) * 1988-01-14 1989-07-26 Seiko Epson Corp 半導体装置
JPH0917715A (ja) 1995-06-29 1997-01-17 Nec Corp 半導体装置のパターン合わせノギス
JPH10335205A (ja) 1997-05-29 1998-12-18 Nec Yamagata Ltd 半導体集積回路のパターン設計方法
JP3948084B2 (ja) 1997-11-14 2007-07-25 ソニー株式会社 電子線描画用精度測定方法
JP3654011B2 (ja) * 1998-10-27 2005-06-02 株式会社日立製作所 マスク及びそれを用いた半導体装置の製造方法
JP4326088B2 (ja) * 1999-11-05 2009-09-02 富士通マイクロエレクトロニクス株式会社 描画パターン検査方法
EP1330742B1 (en) * 2000-06-13 2015-03-25 Mentor Graphics Corporation Integrated verification and manufacturability tool
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置
US6664011B2 (en) * 2001-12-05 2003-12-16 Taiwan Semiconductor Manufacturing Company Hole printing by packing and unpacking using alternating phase-shifting masks
JP3689698B2 (ja) * 2003-01-31 2005-08-31 キヤノン株式会社 投影露光装置、投影露光方法および被露光部材の製造方法
JP3977285B2 (ja) * 2003-05-15 2007-09-19 キヤノン株式会社 固体撮像素子の製造方法
JP4018642B2 (ja) * 2004-01-05 2007-12-05 株式会社東芝 参照データ生成方法、パターン欠陥検査装置、パターン欠陥検査方法、及び参照データ生成プログラム
JP2006145563A (ja) * 2004-11-16 2006-06-08 Sony Corp パターン形成方法及び装置
JP2006173314A (ja) * 2004-12-15 2006-06-29 Matsushita Electric Ind Co Ltd 固体撮像装置およびマスク描画方法
US7266803B2 (en) * 2005-07-29 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layout generation and optimization to improve photolithographic performance
JP2008103472A (ja) * 2006-10-18 2008-05-01 Sony Corp 固体撮像素子及び撮像装置
JP2008205312A (ja) 2007-02-21 2008-09-04 Denso Corp 露光方法
US7945873B2 (en) * 2007-04-17 2011-05-17 Canon Kabushiki Kaisha Mask pattern data generating method, information processing apparatus, photomask fabrication system, and image sensing apparatus
JP2009026045A (ja) * 2007-07-19 2009-02-05 Toshiba Corp 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
JP2010060937A (ja) * 2008-09-04 2010-03-18 Nikon Corp フォトマスクセット、フォトマスク、デバイスの製造方法、並びに、測定方法及びその装置
JP5330019B2 (ja) * 2009-02-18 2013-10-30 ルネサスエレクトロニクス株式会社 マスクパターンの検査方法およびマスクパターン検査装置
JP5493461B2 (ja) * 2009-05-12 2014-05-14 ソニー株式会社 固体撮像装置、電子機器及び固体撮像装置の製造方法
NL2005804A (en) * 2010-01-14 2011-07-18 Asml Netherlands Bv Method and apparatus for enhancing signal strength for improved generation and placement of model-based sub-resolution assist features (mb-sraf).
JP2012155081A (ja) * 2011-01-25 2012-08-16 Toshiba Corp 露光マスクのパタン配置方法
JP5758727B2 (ja) * 2011-07-15 2015-08-05 ルネサスエレクトロニクス株式会社 マスク検査方法、およびマスク検査装置
JP2014027123A (ja) * 2012-07-27 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197328A (zh) * 2008-09-24 2011-09-21 索尼公司 图像拾取元件和图像拾取装置
CN102776473A (zh) * 2012-08-10 2012-11-14 深圳市华星光电技术有限公司 有机电致发光二极管有机材料蒸镀用掩模装置

Also Published As

Publication number Publication date
CN108321143A (zh) 2018-07-24
TW201437738A (zh) 2014-10-01
CN103839782A (zh) 2014-06-04
US20140145192A1 (en) 2014-05-29
US9524915B2 (en) 2016-12-20
CN108321143B (zh) 2021-07-16
JP2014107383A (ja) 2014-06-09
TWI618972B (zh) 2018-03-21
US9825084B2 (en) 2017-11-21
US20150235912A1 (en) 2015-08-20
US20180053807A1 (en) 2018-02-22
US9054011B2 (en) 2015-06-09
US10199425B2 (en) 2019-02-05
US20170033152A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
CN103839782B (zh) 掩模及其制造方法、半导体装置
CN102625034B (zh) 图像拾取单元
CN103229498B (zh) 摄像元件及摄像装置
CN102457683B (zh) 透镜和颜色过滤器布置、超分辨率相机系统及方法
KR101262507B1 (ko) 픽셀, 픽셀 어레이, 픽셀 어레이의 제조방법 및 픽셀 어레이를 포함하는 이미지센서
CN106921823B (zh) 图像传感器、摄像模组和终端设备
CN106973206A (zh) 摄像模组摄像处理方法、装置和终端设备
CN105633105A (zh) 用以最小化颜色混叠的rgbc彩色滤光器阵列图案
JP2015230355A (ja) 撮像装置および撮像素子
CN103379277B (zh) 测距装置、测距方法和成像系统
WO2013021541A1 (ja) 固体撮像装置
CN105280655A (zh) 光电转换装置与成像系统
JP2015028960A (ja) 固体撮像装置および電子機器
US20180164154A1 (en) Image sensor having beam splitter
WO2021054140A1 (ja) 画像処理装置および画像処理方法、撮像装置、プログラム
CN105009288A (zh) 固体摄像元件、摄像装置、电子设备和制造方法
CN103972252A (zh) 包含透明像素和硬掩模的彩色滤光器
JP2013207053A5 (zh)
CN101201539B (zh) 用于形成微透镜的图案掩模、图像传感器及其制造方法
CN103430094A (zh) 图像处理装置、拍摄装置以及图像处理程序
CN104303302A (zh) 摄像元件以及摄像装置
JP6362716B2 (ja) マスクおよび半導体装置
KR102375887B1 (ko) 반도체 장치 및 이미지 센서
CN114526816B (zh) 一种微型多光谱-3d多模式相机系统及成像方法
KR101724086B1 (ko) 3차원 적층 이미지 센서

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180330

Termination date: 20191126