TWI618059B - 用於記憶體中之偏移消除的設備及方法 - Google Patents

用於記憶體中之偏移消除的設備及方法 Download PDF

Info

Publication number
TWI618059B
TWI618059B TW105104813A TW105104813A TWI618059B TW I618059 B TWI618059 B TW I618059B TW 105104813 A TW105104813 A TW 105104813A TW 105104813 A TW105104813 A TW 105104813A TW I618059 B TWI618059 B TW I618059B
Authority
TW
Taiwan
Prior art keywords
read
memory
voltage
memory cell
read voltage
Prior art date
Application number
TW105104813A
Other languages
English (en)
Other versions
TW201635288A (zh
Inventor
戴維 曼泰加札
普拉桑特Ｓ 達姆雷
基蘭 潘加爾
漢門特Ｐ 貝果
阿布希那夫 潘迪
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201635288A publication Critical patent/TW201635288A/zh
Application granted granted Critical
Publication of TWI618059B publication Critical patent/TWI618059B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)

Abstract

本發明描述一種裝置：數個記憶體胞元；與該等數個記憶體胞元中的至少一個記憶體胞元耦合的一偏壓邏輯，該偏壓邏輯可：把一第一讀取電壓施加到該至少一個記憶體胞元；並把一第二讀取電壓施加到該至少一個記憶體胞元，該第一讀取電壓比該第二讀取電壓高；以及一第一電路可操作來在該偏壓邏輯施加該第一讀取電壓到該至少一個記憶體胞元之前浮置一耦合到該至少一個記憶體胞元的字線。一種方法，其包含有：執行一第一讀取操作到至少一個記憶體胞元；並在該第一讀取操作完成之後執行一第二讀取操作到該至少一個記憶體胞元，其中該第二讀取操作與該第一讀取操作不同。

Description

用於記憶體中之偏移消除的設備及方法
本發明係有關於用於記憶體中之偏移消除的設備及方法。
發明背景
在一非依電性記憶體中，例如一相變記憶體(PCM)，該PCM的記憶體胞元通常被設置成一第一臨界電壓或一第二臨界電壓，取決於正被儲存在該記憶體胞元中的該資料。例如，該第一臨界電壓可對應於該記憶體胞元的一第一狀態(例如，SET狀態)，而該第二臨界電壓可以對應於該記憶體胞元的一第二狀態(例如，RESET狀態)。為了確認該記憶體胞元是在該等兩個狀態中的那一個，一讀取電壓會被施加到該記憶體胞元，並與該記憶體胞元的該臨界電壓進行比較。基於該比較，該記憶體胞元的該狀態可被確認。
PCM係一種通常使用一硫族材料用於其記憶體元件的記憶體裝置。基於硫族化物裝置和類硫族化物裝置會受到隨時間推移該臨界電壓移位的影響。例如，一旦一規劃脈衝(例如，一寫入脈衝)被施加到該基於硫族的記憶體 (例如，一PCM)時，其臨界電壓可能移位，此現象被稱為「偏移(drift)」。偏移會負面地影響該記憶體讀取裕度，因為該偏移(例如，在該臨界電壓中的一增加)移位了該最佳讀取電壓。在一些情況下，該臨界電壓可能會增加到高過可被施加到該記憶體的該最大電壓，這使得從該記憶體進行讀取會是一項挑戰。
偏移也可能會阻礙了多準位臨界記憶體的實現。在一多準位臨界記憶體中，資料在該記憶體胞元中以不同的臨界電壓準位被儲存。在該等臨界電壓中的一移位會使得一多準位(或多臨界值)記憶體幾乎是沒有用了。其一原因係要從該等不同的臨界電壓準位讀取資料之所需要的該等讀取電壓會具有高信度的未知。
依據本發明之一實施例，係特地提出一種裝置，其包含有：數個記憶體胞元；與該等數個記憶體胞元中的至少一個記憶體胞元耦合的一偏壓邏輯，該偏壓邏輯可：把一第一讀取電壓施加到該至少一個記憶體胞元；並把一第二讀取電壓施加到該至少一個記憶體胞元，該第一讀取電壓比該第二讀取電壓高；以及一第一電路可操作來在該偏壓邏輯施加該第一讀取電壓到該至少一個記憶體胞元之前浮置一耦合到該至少一個記憶體胞元的字線。
100‧‧‧架構
101‧‧‧記憶體
102‧‧‧處理器
103‧‧‧I/O介面
104‧‧‧記憶體控制器
106‧‧‧記憶體陣列
107‧‧‧記憶體胞元
108‧‧‧匯流排
110‧‧‧記憶體模組
114‧‧‧字線控制模組
115、115a‧‧‧WL
116‧‧‧位元線控制模組
117、117a‧‧‧BL
122‧‧‧WL開關電路
124‧‧‧BL開關電路
125‧‧‧WL浮置模組
126‧‧‧BL浮置模組
130‧‧‧偏壓邏輯
140‧‧‧R/W模組
200‧‧‧交叉點記憶體胞元
201‧‧‧儲存單元
202‧‧‧選擇器單元
300、400、500‧‧‧曲線圖
600‧‧‧時序圖
700‧‧‧流程圖
701~703‧‧‧方塊
1600‧‧‧運算裝置
1610‧‧‧處理器1
1620‧‧‧音訊子系統
1630‧‧‧顯示子系統
1632‧‧‧顯示介面
1640‧‧‧I/O控制器
1650‧‧‧電源管理
1660‧‧‧記憶體子系統
1670‧‧‧連接
1672‧‧‧蜂巢式
1674‧‧‧無線
1680‧‧‧週邊連接
1682‧‧‧至
1684‧‧‧從
1690‧‧‧處理器2
從以下所給出的詳細描述和從本發明之各種實施例的附圖，本發明的實施例將更加容易地被理解，然而， 它們不應該被視為限制本發明之特定的實施例，而只是用於解釋和理解而已。
圖1根據本發明的一些實施例圖示出一記憶體架構，其具有一設備用以消除偏移。
圖2根據本發明的一些實施例圖示一種具有一儲存單元和一選擇器單元之交叉點記憶體胞元，其中該儲存單元可操作來消除偏移。
圖3圖示出一曲線圖，其展示出SET和RESET臨界之偏移。
圖4根據本發明的一些實施例圖示出一曲線圖，其展示出第一讀取的施加用於在SET和RESET臨界中的消除偏移。
圖5根據本發明的一些實施例圖示出一曲線圖，其展示出第二讀取的施加用於在SET和RESET臨界中的消除偏移。
圖6根據本發明的一些實施例圖示出一曲線圖，其展示出一種用於消除偏移之方法的時序圖。
圖7根據本發明的一些實施例圖示出一種用於消除偏移之方法的流程圖。
圖8根據一些實施例圖示出一智慧型裝置或一電腦系統或一SoC(系統單晶片)其配有用以消除偏移的設備。
較佳實施例之詳細說明
本文所描述的一些實施消除在材料中臨界電壓 的一種移位(「偏移」)，其在施加一第一讀取操作時可操作來刷新該材料的至少一個特性(例如，臨界電壓)。在該第一讀取操作完成之後，一正常的讀取操作(即，第二讀取操作)被執行，其中該第二讀取操作係一不同於該第一讀取操作的一操作。在一些實施例中，該材料係一硫族或類硫族材料。該硫族材料不是呈現出一結晶相就是呈現出一非晶相，其呈現出一種低或高的導電性。一般而言，該非晶相具有一低導電性(即，高阻抗)並與一RESET狀態相關聯(即，邏輯零)而該結晶相具有一高導電性(即，低阻抗)並與一SET狀態相關聯(即，邏輯一)。
在一些實施例中，一種設備和方法被提供來透過使用一種雙脈衝讀取操作來消除在硫族或類硫族裝置中的一偏移。在一些實施例中，在該雙脈衝讀取操作中，在開始一第二讀取操作之前，一第一讀取操作被執行和完成。在一些實施例中，該第一讀取操作包含有預充電一字線(WL)或一位元線(BL)中之一。然後，在一些實施例中，該經預充電的WL或該經預充電的BL中之一被浮置(float)(即，不由一驅動器來驅動)。
例如，該WL或BL被預充電到大約為該讀取電壓的一半，或是該讀電壓的某其他分數，然後該WL或BL驅動器被三態化以致使該WL或BL浮置使得該經浮置的線(不是WL就是BL)處於大約為該讀取電壓一半或該讀電壓某其他分數之一預充電狀態。在一些實施例中，該等非浮置線(不是WL就是BL)中之一的電壓被上升到一電壓足以從數個記 憶體胞元中選擇出至少一個記憶體胞元。在一些實施例中，該等非浮置線中之一的電壓被上升使得該整個讀取電壓被施加到該選定的記憶體胞元。該增加的電壓係該第一讀取電壓。
在一些實施例中，在選擇出該至少一個記憶體胞元之後，一第一讀取電壓被施加到該所選的至少一個記憶體胞元。在一些實施例中，施加該第一讀取電壓的執行係由施加一第一讀取脈衝其振幅足以消除在該所選記憶體胞元中的該偏移。在一些實施例中，該第一高電壓脈衝的振幅足以消除或移除該偏移而不會干擾或規劃該所選的(和/或未被選擇的)胞元。
在一些實施例中，在該第一讀取脈衝完成之後，該第二讀取操作被施加。在一些實施例中，執行該第二讀取操作包含有把一第二讀取電壓施加到該所選的至少一個記憶體胞元而不會浮置該WL或該BL。在一些實施例中，該第二讀取電壓被施加為一第二讀取脈衝，其係於該第一讀取脈衝完成之後被施加(即，在偵測到該第一讀取脈衝的下降邊緣之後)。在一些實施例中，該第二讀取電壓(或振幅)係一正常的讀取電壓(即，電壓準位足以在該記憶體的一般操作過程中從一記憶體胞元中讀取資料)。該正常讀取電壓(即，該第二讀取電壓)的該電壓準位(或振幅)比該第一讀取脈衝的該電壓準位(或振幅)要低。例如，該第一讀取脈衝的振幅為8.5V，而該第二讀取脈衝的振幅為6.5V。在一些實施例中，該第二電壓讀取脈衝是有效的讀取脈衝，因為在 該第二電壓讀取脈衝的施加期間，與該所選記憶體胞元相關聯的電流被測量以及該胞元的該狀態(即，SET狀態或RESET狀態)被判定。
各種實施例有許多的技術效果。例如，用於從該等記憶體胞元正確地讀取資料的讀取感測裕度，可透過在該等臨界電壓中消除偏移來增加(即，改善)。各種實施例的該雙脈衝讀取技術會比已知的偏移減緩技術提供一更高的讀取感測裕度，而沒有SET/RESET讀取干擾以及沒有在SET臨界值中的偏移。這裡，SET臨界值通常係指一臨界電壓用於在該記憶體胞元中讀取一第一狀態(例如，邏輯高)，而RESET臨界值通常係指一臨界電壓用於在該記憶體胞元中讀取一第二狀態(例如，邏輯低)，其中該SET臨界值與該RESET臨界值不同。
各種實施例的該等偏移消除技術能以小開銷啟用多臨界值的非依電性記憶體。多臨界值的非依電性記憶體係其中多個狀態(例如，位元模式00、01、10、11)可被儲存或規劃在一記憶體胞元的記憶體中，使得每一個狀態被儲存或被規劃在該記憶體胞元之一不同的臨界準位中。
在以下的描述中，許多細節被討論以對本發明之實施例提供一更為詳盡的解釋。然而，對本領域的習知技藝者將顯而易見的是本發明的實施例可以在沒有這些特定細節的情況下被實踐。在其他的實例中，公知的結構和裝置係以方塊圖的形式被呈現，而不是詳細地被呈現，以免混淆了本發明的實施例。
注意，在該等實施例相應的附圖中，信號係以線來表示。一些線可能較粗，以指出有較多成分的信號路徑，及/或在一或多個端部具有箭頭，以指出主要資訊流向的方向。這種指示並不意圖是做限制。相反的是，該等線被使用來結合一或多個示例性實施例以便於一電路或一邏輯單元可更容易的理解。任何被表示的信號，由設計需要或偏好來指出，實際上可包括可在任一方向行進並且可與任何適當類型的信號方案來實現之一或多個信號。
在整個說明書中，以及在申請專利範圍中，「連接」一詞係指在被連接事物間之一直接的電氣或無線連接，而沒有任何中間裝置。「耦合」一詞意味著要麼在被連接事物間有一直接電氣的、實體的、或無線連接，要麼係透過一或多個被動的或主動的中間裝置之一間接電氣的、實體的、或無線連接。「信號」一詞係指至少一個電流信號、電壓信號或資料/時脈信號。「一」、「一個」、和「該」的含義包括了複數的引用。「在」的意思包含有「其中」和「其上」。
就本發明的目的而言，「A及/或B」和「A或B」等詞意味著(A)、(B)、或(A及B)。就本發明的目的而言，「A、B、及/或C」一詞意味著(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B及C)。
「基本上」、「靠近」、「近似於」、「接近」、和「大約」等詞一般係指在一目標值的+/- 20%之內。除非另有規定，使用該等序數形容詞「第一」、「第二」、和「第三」、 等等來描述一共同的物件，僅係表示類似物件之不同的實例被提及，並且不旨在暗示該等如此描述的物件必須處於一種給定的順序中，無論是時間、空間、排名或在任何其他的方式中。
圖1根據本發明的一些實施例圖示出一架構100，其具有一設備用以消除偏移。在一些實施例中，架構100包括記憶體101和處理器102。在一些實施例中，記憶體101包含有記憶體控制器104和記憶體陣列106。在一些實施例中，記憶體101係一固態碟(SSD)。在其他的實施例中，可以使用其他類型的儲存單元。在一些實施例中，處理器102係一微處理器(諸如由美國加州聖克拉拉Intel公司所設計的那些)、數位信號處理器(DSP)、場可規劃閘陣列(FPGA)、特定應用積體電路(ASIC)、或射頻積體電路(RFIC)、等等。
在一些實施例中，處理器102透過匯流排108被耦合到記憶體控制器104。匯流排108被耦合到記憶體101的一輸入輸出(I/O)介面103，其中I/O介面103接收輸入資料(data_in)並提供輸出資料(data_out)。其他的控制信號也由記憶體101透過I/O介面103被接收。在一些實施例中，處理器102係一記憶體控制器。在一些實施例中，處理器102係一具有一或多個處理核心的中央處理單元(CPU)。在一些實施例中，該CPU也包含有一記憶體控制器。在一些實施例中，I/O介面102經由一主機介面(圖中未示出)被耦合到處理器102。
在一些實施例中，I/O介面103係一串列高級技術附件(SATA)介面且匯流排108係一SATA兼容匯流排把SSD101經由一主機介面耦合到處理器102。在其他實施例中，其他類型的I/O介面可被使用於I/O介面103。例如，串列附接小型電腦系統介面(SCSI)(或簡稱SAS)可被使用於I/O介面103，而匯流排108係一SAS兼容介面；或如在PCI Express Base 3.0規範中所描述的快速週邊組件互連(PCIe)介面可被使用於I/O介面103。
在一些實施例中，處理器102可提供包含有記憶體位址、及/或相關聯的資料(即，data_in)到記憶體控制器104和可以從記憶體控制器104經由I/O介面103接收讀取資料(即，data_out)之讀取及/或寫入請求。在一些實施例中，記憶體控制器104執行記憶體存取操作。例如，記憶體控制器104讀取一目的地記憶體胞元及/或寫入到一目的地記憶體胞元。應被注意的是，為了便於說明和描述的目的，結構100被簡化。
在一些實施例中，記憶體陣列106被組配來儲存二進制資料，並且可被寫入(即，被規劃)或從其讀取。在一些實施例中，記憶體陣列106對應於一個三維(3D)交叉點記憶體的至少一部分，並包含有數個WL 115、數個BL 117以及數個記憶體胞元，例如，記憶體胞元107a。雖然各種實施例係參照3D交叉點相變記憶體(PCM)來描述的，但亦可以使用其他的記憶體。
例如，記憶體係以在施加一電壓時可操作來刷新 或消除它們屬性中至少一種(例如，臨界電壓)的材料來製成。此處「刷新」或「消除」一詞一般係指把一材料的之一經移位的屬性或特性移動到其最佳的準位。例如，透過刷新或消除該偏移，一PCM之經移位的電壓臨界值(即，偏移)被移動到其最佳的或正常的讀取電壓準位。雖然該等各種實施例把該材料特性描述為一臨界電壓，其他類型之可刷新(可移位或可消除)的材料特性也可被使用。
在一些實施例中，在記憶體陣列106中的該等數個記憶體胞元在其非依電性記憶體胞元中呈現出可逆相變，從相對非晶相到相對結晶相。各種實施例適用於呈現出一種屬性之任何的材料類型，在該屬性中一第一高讀取電壓要麼能刷新(或消除)該偏移要麼能刷新(或消除)該材料任何其他特性，使得一後續的第二低電壓讀取更可正確地讀取儲存在該材料中的資料。
在一些實施例中，在記憶體陣列106中每一個記憶體胞元被耦合在一WL與一BL之間於該WL與該BL的一交叉點上。例如，記憶體胞元107被耦合到WL1 115a和BL1 117A。記憶體胞元107的一實例以參考圖2被說明。圖2圖示出一交叉點記憶體胞元200(例如，107)其具有一儲存單元201和一選擇器單元202，其中儲存單元201可操作來消除偏移，根據本發明的一些實施例。要指出的是在圖2中那些與任何其他圖示之該等元素具有相同參考號碼(或名稱)的元素可以以任何相似的方式來操作或運作，但並不侷限於此。
在一些實施例中，儲存單元201(即，記憶體元件) 被組配來儲存資訊並被耦合到選擇器單元202(即，記憶體胞元選擇器)。在一些實施例中，選擇器單元202可以是雙向臨界開關、二極體、雙極接面電晶體(BJT)、場效電晶體(FET)、等等的一或多個。在正常的操作期間，透過把儲存單元201的該相變於非晶相與結晶相之間，該PCM把資訊儲存在儲存單元201中。該硫族材料不是呈現出一結晶相就是呈現出一非晶相，呈現出一種低或高的導電性。一般而言，該非晶相具有一低導電性(即，高阻抗)並與一RESET狀態相關聯(即，邏輯零)而該結晶相具有一高導電性(即，低阻抗)並與一SET狀態相關聯(即，邏輯一)。
在一些實施例中，儲存單元201和選擇器單元202兩者係由硫族或類硫族材料製成。然而，實施例並不侷限於此。例如，在一些實施例中，只有選擇器單元202和儲存單元201中之一係為硫族或類硫族裝置。在一些實施例中，一單一硫族裝置被使用作為儲存單元201和選擇器單元202兩者。在一些實施例中，當作為選擇器單元202時，該硫族化物是在該非晶狀態，而當作為儲存單元201時，硫族化物可以是在結晶或非晶狀態中之任一。
例如，當該硫族材料處於一結晶狀態時，儲存單元201是在一SET狀態(即，儲存邏輯一)，而當該硫族材料處於一非晶狀態時，儲存單元201處於一RESET狀態(即，儲存邏輯零)。在一些實施例中，當該儲存單元201是在一結晶狀態時，該整體記憶體胞元的臨界電壓(Vt)是該選擇器單元202的該Vt。在一些實施例中，當儲存單元201是在一 非晶狀態時，該整體記憶體胞元Vt是選擇器單元202和儲存單元201之臨界電壓的該總和。
參考回到圖1，在一些實施例中，記憶體控制器104包含有記憶體模組110、WL控制模組114以及BL控制模組116。在一些實施例中，記憶體模組110可操作來執行與記憶體控制器104相關聯的操作。例如，記憶體模組110可以管理與處理器102的通信。在一些實施例中，記憶體模組110可被組配來確認與每一個接收到記憶體位址相關聯的一或多個目標WL(例如，WL0至WLN中之一)。在一些實施例中，記憶體模組110管理WL控制模組114和BL控制模組116的操作，基於，至少部分地，該目的地WL識別碼。
在一些實施例中，WL控制模組114包含有WL開關電路120和WL浮置模組122。在一些實施例中，WL控制模組114被組配來從記憶體模組110接收目的地WL位址，並選擇一或多個WL用於讀取及/或寫入操作。在一些實施例中，WL控制模組114可操作來藉由把一WL選擇偏壓VSELWL耦合到該目的地WL來選擇一目的地WL(例如，WL1)，並被組配來藉由把一WL解除選擇偏壓VDESWL到該WL來解除選擇一WL。在一些實施例中，WL控制模組114可被耦合到包含在記憶體陣列106中的數個WL 115。每一個WL可被耦合到對應於數個BL 117(例如，BL1-BLN)的數個記憶體胞元。
在一些實施例中，WL控制模組114包含有可被耦合到該等數個記憶體胞元中至少一個記憶體胞元的偏壓邏 輯130。在一些實施例中，偏壓邏輯130可被操作來產生WL選擇偏壓VSELWL和WL解除選擇偏壓VDESWL。在一些實施例中，偏壓邏輯130可操作來把一第一讀取電壓施加到該至少一個記憶體胞元。在一些實施例中，偏壓邏輯130可操作來把一第二讀取電壓施加到該至少一個記憶體胞元，其中該第一讀取電壓比該第二讀取電壓要高。
WL開關電路122可包含有數個開關，每一個開關被組配來把一各自的WL，例如，WL 115a，耦合(或去耦合)到VSELWL以選擇該各自WL 115a。例如，WL開關電路122可包含有多個電晶體。在一些實施例中，WL開關電路122可包含有被組配成有一完全ON狀態、，一完全OFF狀態、一部分OFF狀態、以及一浮置狀態的開關。
完全ON狀態對應到一非常低的阻抗(例如，短路)狀態而完全OFF狀態對應到一非常高的阻抗狀態(例如，開路)。部分OFF狀態對應到在開路與短路之間的一種導通狀態。浮置狀態對應到其中該WL不被驅動的一狀態(例如，該WL驅動器係被三態的)。在一些實施例中，WL浮置模組125可操作來在該WL被預充電到一預定電壓準位(例如，該讀取電壓的一半或正常讀取電壓之某一其他分數)之後浮置該WL。
在一些實施例中，BL控制模組116包含有BL開關電路124。在一些實施例中，BL控制模組116包含有BL浮置模組126。在一些實施例中，BL浮置模組126可操作來在BL被預充電到一預定的電壓準位(例如，該讀取電壓的一半 或正常讀取電壓之某一其他分數)之後來浮置BL。在一些實施例中，BL控制模組116被組配來選擇一或多個BL用於讀取及/或寫入操作。在一些實施例中，BL控制模組116可操作來藉由把一BL選擇偏壓VSELBL耦合到該目的地BL來選擇一目的地BL(例如，BL1)，並且可被組配來藉由把一BL解除選擇偏壓VDESBL耦合到該BL來解除選擇該BL。
在一些實施例中，BL開關電路124類似於WL開關電路120，除了BL開關電路124被組配來耦合VSELBL到一目的地BL。例如，回應於來自記憶體模組110的一信號，WL控制模組114和BL控制模組116可被組配成藉由把WL 115A耦合到VSELWL並把BL 117A耦合到VSELBL來選擇一目的地記憶體胞元，例如記憶體胞元107，用於一讀取操作。
在一些實施例中，讀取或寫入操作可分別由讀取邏輯或寫入邏輯來執行，該等邏輯可以是彼此分開的，或組合在一起諸如在讀取/寫入(R/W)模組140。在一些實施例中，R/W模組140可以是記憶體模組110的一部分。在其他實施例中，R/W模組140可以是分開的，但可被通信地耦合到，記憶體模組110。在一些實施例中，R/W模組140可以是記憶體陣列106的一部分，或以其他方式耦合到記憶體陣列106。在一些實施例中，R/W模組140被分佈遍及記憶體控制器104。在一些實施例中，R/W模組140被實現為硬體、韌體、軟體、或它們的組合。在一些實施例中，讀取邏輯，諸如在R/W模組140中之一，可操作來執行兩個不同的讀取 操作-第一讀取操作和第二讀取操作(即，雙讀取操作)。
在一些實施例中，該第一讀取操作係用於重置或刷新在該記憶體材料中該偏移的一個偽讀取操作。在一些實施例中，該第一讀取操作包括WL或BL中之一的預充電。然後，在一些實施例中，該經預充電的WL或該經預充電BL中之一被分別由WL浮置模組125或BL浮置模組126來浮置。
例如，該經浮置的線(不是WL就是BL)被預充電到大約為該讀取電壓的一半或該讀取電壓之某一其他的分數。在一些實施例中，該非浮置線(不是WL就是BL)中之一的電壓上升到一電壓足以從數個記憶體胞元中選擇至少一個記憶體胞元。在一些實施例中，該等非浮置線中之一的電壓上升使得該全部的讀取電壓被施加到該所選的記憶體胞元。這個經增加的電壓係該第一讀取電壓。在一些實施例中，該非浮置WL或BL中之一的電壓上升到一電壓足以從數個記憶體胞元中選擇至少一個記憶體胞元。例如，WL1或BL1增大到一高的電壓以刷新在該硫族記憶體材料中的該偏移。
這裡該第一次讀取操作技術也被稱為該全浮置讀取技術，其中該BL(或WL)偏壓被施加在一浮置的WL(或BL)上以降低由於該有效電容的下降而在該記憶體胞元中流動的暫態電流。在一些實施例中，該全浮置讀取技術不會影響該記憶體胞元的該Vt值。就此而論，SET和RESET記憶體胞元都不會發生規劃效果。由於該全浮置讀取技術可以移除任何的偏移而不會干擾或規劃該記憶體胞元，該 全浮讀取技術可啟用多準位的應用。在一些實施例中，對於多準位記憶體胞元，多個讀取脈衝被施加。
在一些實施例中，偏壓邏輯130被使用來偏壓該WL及/或一BL到一第一讀取電壓，然後到一第二讀取電壓，其中該第一讀取電壓係一高的電壓(例如，比一正常讀取電壓更高)而該第二讀取電壓係一正常讀取電壓。在一些實施例中，R/W模組140控制偏壓邏輯130以判定何時施加該等第一和第二讀取脈衝。在一些實施例中，偏壓邏輯130被整合在R/W模組140內。
在一些實施例中，在選擇該至少一個記憶體胞元之後，該第一讀取電壓由偏壓邏輯130施加到該所選的至少一個記憶體胞元。在一些實施例中，執行該第一讀取電壓的施加係由施加振幅足以消除在該所選記憶體胞元中該偏移之一第一讀取脈衝。在一些實施例中，該第一高電壓脈衝消除或移除該偏移而不會干擾或規劃該所選(及/或未被選擇)的胞元。
在一些實施例中，該第一讀取脈衝「臨界化」所有的記憶體胞元以重置該偏移。例如，該高電壓的第一讀取脈衝被施加到所有的記憶體胞元(其可是SET或RESET記憶體胞元)以消除在那些記憶體胞元中任何的偏移。在一些實施例中，在該處理技術經由一讀取脈衝施加所允許之最高偏壓到該等記憶體胞元時，該偏移被消除(即，該記憶體胞元的該臨界值回復到就在被規劃後的值)。在一些實施例中，資料並非在該第一次讀取操作的施加時被檢索，這就 是為什麼該第一讀取操作有時被稱為一偽讀取操作的原因。
在一些實施例中，在該第一讀取脈衝完成(或結束)之後，該第二讀取操作被施加(或開始)。例如，在該第一讀取脈衝的該下降邊緣之後，該第一讀取脈衝完成(或結束)。在一些實施例中，執行該第二讀取操作包含有把一第二讀取電壓施加到該所選之至少一個記憶體胞元而不浮置該WL或該BL。在一些實施例中，該第二讀取電壓被施加為一第二讀取脈衝，其被施加(或開始)在該第一讀取脈衝完成(或結束)之後。例如，在該第一讀取脈衝的下降邊緣之後該第二讀取脈衝的上升邊緣開始時。由於偏移在該第一讀取操作之後被消除，該第二讀取偏壓並不需要隨時間變化，並且可以在任何時候對所有的記憶體胞元都相同，根據一些實施例。
在一些實施例中，該第二讀取電壓係一正常的讀取電壓。在一些實施例中，該正常讀取電壓的電壓準位比該第一讀取電壓低。在一些實施例中，該第二低電壓讀取脈衝是該有效的讀取脈衝，因為在該第二低電壓讀取脈衝的施加期間，與該所選記憶體胞元相關聯的電流被測量且該胞元的狀態(即，SET狀態或RESET狀態)被判定。
根據一些實施例，該等第一和第二讀取操作的圖形呈現係參照圖3-5進行描述。
圖3的曲線圖300展示對SET和RESET臨界值的偏移。要指出的是在圖3中那些與任何其他圖示之該等元素 具有相同參考號碼(或名稱)的元素可以以任何相似的方式來操作或運作，但並不侷限於此。這裡，x軸係臨界電壓，而y軸係記憶體胞元數。
SET和RESET的該等兩條實線指出在該等該臨界電壓之任何偏移前在記憶體陣列106中記憶體胞元數量的一臨界電壓分佈。在偏移之前，該記憶體窗口是令人滿意的，其被定義為在該最大SET臨界值和該最小RESET臨界值之間的一臨界差。在這裡，該最大RESET臨界值係低於該最大電源電壓，並該等SET臨界值的分佈不會重疊RESET臨界值的該分佈。就此，從一記憶體胞元讀取資料，讀取偏壓(即，讀取)可被施加在剛好高於該最高SET臨界電壓準位與剛好低於該最低RESET臨界電壓準位之間的一電壓準位。該讀取偏壓被稱為該最佳讀取偏壓。
當該記憶體胞元處於SET狀態時，一讀取操作對應到帶來流動在該記憶體胞元中一顯著電流量之該臨界事件(即，選擇器單元202的臨界)。這種電流可以實現快速的讀取。根據一些實施例，讀取操作可在高於該RESET臨界電壓或低於該最低SET臨界電壓來執行。在低於該最低SET臨界電壓執行該讀取操作的該情況下，該較低的SET臨界值可對應到一較高的電流偵測信號，但該操作可能會由於較小的電流參與而會比較慢。
在一規劃電壓被施加到一記憶體胞元以儲存邏輯一(即，SET)或儲存邏輯零(即，RESET)之後，用於SET和RESET的臨界電壓分佈會偏移。在本例中，用於SET的該 臨界電壓分佈上升到臨界電壓分佈SETd，而RESET臨界電壓分佈上升到臨界電壓分佈RESETd。臨界電壓偏移會對該記憶體窗口有負面的影響，因為在該最大SETd臨界值和一最小RESETd臨界值之間的該臨界差會降低或根本不存在。在一些情況下，在儲存單元201和選擇器單元202中該臨界值的該增加會降低了該記憶體窗口。在某些情況下，該最佳讀取點或讀取偏壓會位移在一種高於可被施加在記憶體陣列106中之該最大(Max.)電源電壓的高臨界狀態中。在一實例中，在偏移發生後，SET記憶體胞元可以僅以較高的讀取偏壓來被讀取，一些RESET胞元會結束在記憶體陣列106中該可用最大電壓之上，因此不能再被設置回來。
雖然圖3係以單一臨界值的胞元來描述的，但具有多個臨界值的記憶體胞元(即，可儲存使用不同臨界電壓準位之多個資料的胞元)，不同的最佳讀取電壓被使用於在該記憶體胞元中讀取不同的邏輯準位。在多準位應用中，儲存單元201可具有不同的臨界值取決於規劃在其中的該非晶體積。例如，一較大的非晶體積可被規劃在儲存單元201中以獲得一較大的臨界電壓。在該等臨界電壓準位中的偏移會使得以不同的臨界電壓從記憶體胞元作讀取成為一項挑戰。
圖4根據本發明的一些實施例圖示出曲線圖400，其展示出第一讀取的施加用於在SET和RESET臨界值中的消除偏移。要指出的是在圖4中那些與任何其他圖示之 該等元素具有相同參考號碼(或名稱)的元素可以以任何相似的方式來操作或運作，但並不侷限於此。這裡，x軸係臨界電壓，而y軸係記憶體胞元數。圖4係參照圖3進行描述。
在一些實施例中，為了消除該偏移(即，把SETd的該等臨界分佈恢復成SET的並把RESETd的該等臨界分佈恢復成RESET的)，一第一讀取操作的執行係以一讀取脈衝(Read1)其具有高於RESETd臨界分佈之該最高臨界電壓的一電壓振幅。在一些實施例中，該第一讀取脈衝(即，Read1)的振幅在製造時的該體積測試之後為已知的(即，預定的)。在一些實施例中，該第一讀取脈衝(即，Read1)的振幅係可規劃的(例如，透過軟體或硬體)以實現足以消除偏移而不會導致可靠性問題的一電壓準位。藉由施加該第一讀取脈衝來消除偏移係由從SETd到SET和從RESETd到RESET的該等箭頭來指出。
在一些實施例中，該第一讀取操作包含有WL或BL中之一的預充電。然後，在一些實施例中，該經預充電之WL或該經預充電之BL中之一分別被WL浮置模組125或BL浮置模組126來浮置。在一些實施例中，該非浮置WL或BL中之一的電壓上升到足以從數個記憶體胞元中選擇至少一個記憶體胞元的一電壓。例如，WL1或BL1被增大到一高的電壓以刷新在該硫族記憶體材料中的該偏移。
圖5根據本發明的一些實施例圖示出曲線圖500，其展示出第二讀取的施加用於在SET和RESET臨界電壓中的消除偏移。要指出的是在圖5中那些與任何其他圖示 之該等元素具有相同參考號碼(或名稱)的元素可以以任何相似的方式來操作或運作，但並不侷限於此。這裡，x軸係臨界電壓，而y軸係記憶體胞元數。圖5係參照圖4進行描述。
在該第一次讀取操作的施加之後，偏移被消除(即SETd恢復到SET，RESETd恢復到RESET)。在一些實施例中，在該第一讀取操作完成之後，一第二讀取操作係以其為該正常讀取脈衝之一讀取脈衝是來被施加(即，Read2的一讀取臨界電壓其係高於該最高SET臨界電壓且低於該最低RESET臨界電壓)。
在一些實施例中，執行該第二讀取操作包含有把一第二讀取電壓施加到該所選之至少一個記憶體胞元而不會浮置該WL或該BL。在一些實施例中，該第二讀取電壓被施加為一第二讀取脈衝，其被施加在該第一讀取脈衝完成之後。由於偏移在該第一讀取操作之後被消除，該第二讀取偏壓並不需要隨時間變化，並且可以在任何時候對所有的記憶體胞元都相同，根據一些實施例。
在一些實施例中，該第二讀取電壓係一正常的讀取電壓。在一些實施例中，正常讀取電壓的電壓準位比該第一讀取電壓低。在一些實施例中，該第二低電壓讀取脈衝是該有效的讀取脈衝，因為在該第二低電壓讀取脈衝的施加期間，與該所選記憶體胞元相關聯的電流被測量且該胞元的狀態(即，SET狀態或RESET狀態)被判定。
圖6根據本發明的一些實施例圖示出曲線圖600，其展示出一種用於消除偏移之方法的時序圖。要指出 的是在圖6中那些與任何其他圖示之該等元素具有相同參考號碼(或名稱)的元素可以以任何相似的方式來操作或運作，但並不侷限於此。這裡，x軸係時間，而y軸係電壓。
在施加SET或RESET寫入脈衝用於一經選定的記憶體胞元之後，資料(即，SET或RESET)被寫入到該記憶體胞元。該寫入資料操作可能會引起儲存單元201及/或選擇器單元202的材料改變其臨界特性。例如，在該寫入脈衝的施加之後，該等記憶體胞元的該等臨界值可能會增加(即，偏移)。
在一些實施例中，在該寫入脈衝被施加之後並在該寫入脈衝的該結束之一段持續時間Td後，該第一讀取操作執行，如Read1脈衝所指示的。在一些實施例中，Read1脈衝的電壓振幅高於Read2脈衝(即，正常的讀取脈衝)的該電壓振幅，但低於該寫入脈衝(即，SET或RESET脈衝)的該電壓準位。在一些實施例中，Read1脈衝的電壓振幅高於Read2脈衝(即，正常的讀取脈衝)的該電壓振幅而且高於該寫入脈衝(即，SET或RESET脈衝)的該電壓準位。
在該第一讀取脈衝Read1的施加之後(如參照各種實施例之該第一次讀取操作所描述的)，第二讀取脈衝Read2被施加。在一些實施例中，該第二讀取脈衝具有相同於該最佳讀取電壓的一電壓振幅。在一些實施例中，對於多準位記憶體胞元，多個讀取操作被執行在該第一讀取操作之後，其中該等多個讀取操作具有不同的讀取電壓(例如，不同的讀取脈衝振幅)來讀取在該記憶體胞元中以不同 臨界電壓準位所儲存的資料。
圖7根據本發明的一些實施例圖示出一種用於消除偏移之方法的流程圖。要指出的是在圖7中那些與任何其他圖示之該等元素具有相同參考號碼(或名稱)的元素可以以任何相似的方式來操作或運作，但並不侷限於此。
雖然參照圖7流程圖中的該等方塊係以特定的順序被展示出，該等動作的該順序可被修改。因此，該等圖示實施例可以以不同的順序來執行，並且一些動作/方塊可被並行地執行。根據某些實施例，一些在圖7中所列出的該等方塊及/或操作係可任選的。在該等方塊中所呈現的編號僅是為了清楚起見，並不意圖規定該等各種方塊必須發生的一種操作順序。此外，來自該等不同的流程的操作可以以各種方式的組合來被使用。
在方塊701，SET或RESET脈衝(即，寫入脈衝)被施加到一選擇的記憶體胞元以寫入到該記憶體胞元。該記憶體胞元可以是一單一臨界值胞元或多臨界值胞元。如本文所描述的，該寫入脈衝的施加會導致偏移。在方塊702，執行第一讀取操作。該第一讀取操作程序由方塊702-1至702-4來描述，根據一些實施例。
在方塊702-1，WL或BL中之一被預充電。例如，該WL或BL被預充電到大約為該正常讀取電壓的一半。在一些實施例中，該WL或BL被預充電到該正常讀取電壓的三分之一或其他的分數。在方塊702-2，該等經預充電的WL或BL然後被浮置。在一些實施例中，該經預充電之WL或該經 預充電之BL中之一分別由WL浮置模組125或BL浮置模組126來浮置。在一些實施例中，該WL或BL之一被浮置，並且然後該浮置線(即，不是WL就是BL)被預充電到大約為該正常讀取電壓的一半(或該正常讀取電壓的一分數)。
在方塊702-3，該未浮置WL或BL中之一的電壓被增加。在一些實施例中，該非浮置WL或BL中之一的電壓被增大到一足以從數個記憶體胞元中選擇至少一個記憶體胞元的電壓。例如，WL1或BL1增大到一高的電壓以刷新在該硫族記憶體材料中的該偏移。在方塊702-4，該增加的電壓(即，第一讀取電壓Read1)被施加到該所選的記憶體胞元以刷新在該硫族記憶體材料中的該偏移。
在方塊703，在該第一操作完成之後施加第二讀取操作。該第二讀取操作的一簡化概要參考方塊703-1進行說明。在方塊703-1，一第二讀取電壓(即，Read2脈衝)被施加到該記憶體胞元而不會浮置該WL或BL。在一些實施例中，該第二讀取電壓被施加為一第二讀取脈衝，其被施加在該第一讀取脈衝完成之後。由於偏移在該第一讀取操作之後被消除，該第二讀取偏壓並不需要隨時間變化，並且可以在任何時候對所有的記憶體胞元都相同，根據一些實施例。
在一些實施例中，該第二讀取電壓係一正常的讀取電壓。在一些實施例中，正常讀取電壓的電壓準位比該第一讀取電壓低。在一些實施例中，該第二低電壓讀取脈衝是該有效的讀取脈衝，因為在該第二低電壓讀取脈衝的 施加期間，與該所選記憶體胞元相關聯的電流被測量且該胞元的狀態(即，SET狀態或RESET狀態)被判定。
在一些實施例中，多個讀取操作會像該第二讀取操作地被執行以讀取被規劃在不同的臨界電壓準位上的資料。就此，多臨界記憶體在這樣的記憶體中被啟用。在一些實施例中，在每一個SET/RESET寫入脈衝施加之後，該雙讀取操作被施加以消除在該臨界電壓中任何的偏移。在一些實施例中，該雙讀取操作僅被施加在該第一SET/RESET寫入脈衝被施加之後一次。在一些實施例中，在SET/RESET寫入脈衝施加之一預定的或可規劃次數之後，該雙讀取操作被週期性地施加。
在一些實施例中，與流程圖700相關聯的該程式軟體碼/指令被儲存在一電腦可執行的儲存媒體中並由一終端裝置來執行。這裡，電腦可執行的儲存媒體係可以用來儲存程式軟體碼/指令和資料之一有形的機器可讀媒體，當其由一運算裝置執行時，會致使一或多個處理器執行針對公開技術主題列舉在一或多個所附申請專利範圍中的一(或多個)方法。
該有形的機器可讀取媒體可包括在各種有形位置上之可執行的軟體程式碼/指令和資料的儲存器，包括例如ROM、依電性RAM、非依電性記憶體及/或快取及/或如在本申請書中所提及之其他有形的記憶體。這個程式軟體碼/指令及/或資料的部分可被儲存在這些儲存器和記憶體裝置中之任一。另外，該程式軟體碼/指令可以從其他的儲 存器，包括，例如，透過中央伺服器或對等網路之類，包括網際網路來獲得。該程式軟體碼/指令和資料的不同部分可以在不同時間和在不同的通信會談期或在同一通信會談期來獲得。
在由該運算裝置來執行各一自的軟體程式或應用程式之前，該軟體程式碼/指令(與流程圖700相關聯)和資料可被全部整體的獲得。可替代地，該軟體程式碼/指令和資料的部分可被動態地獲得，例如，剛好及時地，當其被需要用於執行時。可替代地，獲得該軟體程式碼/指令和資料這些方式的一些組合可能會發生，例如，針對不同的應用程式、組件、程式、物件、模組、程序或指令的其他序列或指令序列的組織，由舉例的方式來說。因此，並不要求該資料和指令一定要在一特定的時間實例上整體的在一有形的機器可讀取媒體上。
有形的電腦可讀取媒體的實例包括但不侷限於可記錄和不可記錄式媒體，諸如依電性和非依電性記憶體裝置、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、快閃記憶體裝置、軟碟和其他可移除式碟、磁碟儲存媒體、光儲存媒體(例如，光碟唯讀記憶體(CD ROM)、數位多功能碟(DVD)、等等)，等等。該軟體程式碼/指令可以被暫時地儲存在數位有形通信鏈路中，當透此種有形通信鏈路實現為電、光、聲音或其他形式的傳播信號時，諸如載波、紅外線信號、數位信號、等等。
一般而言，一有形的機器可讀取媒體包括提供一 種可由一機器(例如，一運算裝置)存取之(即，儲存及/或以數位形式發送，例如，封包)資訊形式的任何有形的機制，其可被包含在，例如，在一通信裝置中、一運算裝置中、一網路裝置中、一個人數位助理中、一製造工具中、一行動通信裝置中，不論是否能夠從該通信網路上諸如網際網路下載並執行應用程式及經輔助的應用程式，例如，一iPhone®、GALAXY®，Blackberry®、Droid®、或類似者，或包括一運算裝置之任何其他的裝置。在一實施例中，基於處理器的系統係以一種PDA、蜂巢式電話、一筆記型電腦、一平板電腦、一遊戲控制台、一機上盒、一嵌入式系統、一TV、一個人桌上型電腦、等等，的形式或被包含於其。或者，該等傳統的通信應用程式及經輔助的應用程式可在本公開技術主題的一些實施例中被使用。
圖8根據一些實施例圖示出一智慧型裝置或一電腦系統或一SoC(系統單晶片)其配有用以消除偏移的設備。要指出的是在圖8中那些與任何其他圖示之該等元素具有相同參考號碼(或名稱)的元素可以以任何相似的方式來操作或運作，但並不侷限於此。
圖8圖示出在其中可以使用一平面介面連接器之一行動裝置的一實施例的方塊圖。在一些實施例中，運算裝置1600代表一個行動運算裝置，諸如一運算平板、行動電話或智慧型手機、一支援無線的電子閱讀器、或其他的無線行動裝置。將被理解的是，某些組件被一般地顯示，而且並非此一裝置之所有的組件都在運算裝置1600中被示 出。
在一些實施例中，運算裝置1600包含有一第一處理器1610設備以消除偏移，根據所討論的一些實施例。運算裝置1600之其他的方塊也可以包括設備以消除偏移，根據一些實施例。本發明內容的各種實施例還可以包含有在1670內的網路介面諸如一無線介面使得一系統實施例可併入到一無線裝置中，例如，手機或個人數位助理。
在一些實施例中，處理器1610(及/或處理器1690)可包含有一或多個實體裝置，諸如微處理器、應用程式處理器、微控制器、可規劃邏輯裝置、或其他處理構件。由處理器1610所執行的該等處理操作包括一作業平台或作業系統的執行在其上應用程式及/或裝置功能被執行。該等處理操作包括與一人類使用者或與其他裝置有關的I/O(輸入/輸出)操作、與電源管理有關的操作、及/或與把該運算裝置1600連接到另一裝置有關的操作。該等處理操作還可以包括與音訊I/O及/或顯示I/O有關的操作。
在一些實施例中，運算裝置1600還包括音訊子系統1620，其表示與提供給該運算裝置音訊功能相關聯之硬體(例如，音訊硬體和音訊電路)和軟件(例如，驅動程序、編解碼器)組件。音訊功能可以包括揚聲器及/或耳機輸出、以及麥克風輸入。這種功能的裝置可以被整合到運算裝置1600中，或連接到該運算裝置1600。在一個實施例中，一使用者透過提供可由處理器1610接收和處理之音訊命令來與該運算裝置1600進行互動。
在一些實施例中，運算裝置1600包括顯示子系統1630。顯示子系統1630表示提供一視覺及/或觸覺顯示用於一使用者與該運算裝置1600進行互動之硬體(例如，顯示器裝置)和軟體(例如，驅動程式)組件。顯示子系統1630包括顯示介面1632，其包括被使用來提供一顯示給使用者之特定的屏幕或硬體裝置。在一實施例中，顯示介面1632包括分開於處理器1610的邏輯以執行至少一些與顯示相關的處理。在一實施例中，顯示子系統1630包括一可同時提供輸出和輸入兩者給一使用者之觸控螢幕(或觸控板)裝置。
在一些實施例中，運算裝置1600包括I/O控制器1640。I/O控制器1640表示與和一使用者互動有關的硬體裝置和軟體組件。I/O控制器1640是可操作來管理係為音訊子系統1620及/或顯示子系統1630之部分的硬體。此外，I/O控制器1640圖示出用於附加裝置的一連接點，該附加裝置連接到運算裝置1600，透過該連接點一使用者可與該系統互動。例如，可被附接到該運算裝置1600的裝置可以包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其他的顯示裝置、鍵盤或小鍵板的裝置、或特定應用之其他的I/O裝置諸如讀卡器或其他的裝置。
如以上所述，I/O控制器1640可以與音訊子系統1620及/或顯示子系統1630互動。例如，透過一麥克風或其他音訊裝置的輸入可為該運算裝置1600之一或多個應用或功能提供輸入或命令。此外，音訊輸出可被提供來取代或附加於顯示輸出。在另一示例中，若顯示子系統1630包括 一觸控螢幕，則該顯示裝置還可充當一輸入裝置，它可至少部分地由I/O控制器1640來管理。在該運算裝置1600上還可以有附加的按鈕或開關以提供由I/O控制器1640所管理的I/O功能。
在一些實施例中，I/O控制器1640管理諸如加速度計、相機、光感測器或其他的環境感測器的裝置，或其他可被納入在該運算裝置1600中的硬體。該輸入可以是直接使用者互動的一部分，以及提供環境輸入給該系統以影響其操作(諸如雜訊濾除、調整顯示用於亮度偵測、為一相機打閃光燈、或其他的功能)。
在一些實施例中，運算裝置1600包括電源管理1650，其用於管理電池電量、電池充電、以及有關於節電操作的功能。記憶體子系統1660包括用於在運算裝置1600中儲存資訊的記憶體裝置。在一些實施例中，記憶體子系統1600包括設備以消除偏移，根據一些實施例。在一些實施例中，記憶體子系統1600係一SSD諸如具有用以消除偏移之設備的SSD 101。
記憶體可以包括非依電性的(若該記憶體裝置的電力被中斷，狀態不會改變)及/或依電性的(若該記憶體裝置的電力被中斷，狀態是不確定的)記憶體裝置。記憶體子系統1660可以儲存應用程式資料、使用者資料、音樂、照片、文件、或其他資料、以及有關於該運算裝置1600之該等應用程式和功能之該執行之系統資料(不管長期或暫時性的)。
實施例的元件還被提供作為一機器可讀取媒體(例如，記憶體1660)用於儲存該等電腦可執行指令(例如，用以實現在此所討論之任何其他處理的指令)。該機器可讀取媒體(例如，記憶體1660)可包括，但不侷限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、PCM、或其他類型適合於儲存電子或電腦可執行指令之機器可讀取媒體。例如，本發明的實施例可以被下載為電腦程式(例如，BIOS)，其可藉由資料信號經由一通信鏈路(例如，一調變解調器或網路連接)從一遠端電腦(例如，一伺服器)被傳送到一請求的電腦(例如，客戶端)。
在一些實施例中，運算裝置1600包括連接1670。連接1670包括硬體裝置(例如，無線及/或有線的連接器和通信硬體)和軟體組件(例如，驅動程式、協定堆疊)以使得該運算裝置1600可與外部裝置進行通信。該運算裝置1600可以是單獨的裝置，諸如其他的運算裝置、無線存取點或基地台、以及週邊裝置諸如耳機、印表機、或其他的裝置。
連接1670可以包括數個不同類型的連接。一概而論，該運算裝置1600被圖示為具有蜂巢式連接1672和無線連接1674。蜂巢式連接1672通常指的是由無線運營商所提供的網路連接，諸如經由GSM(全球行動通信系統)或變型或衍生物、CDMA(分碼多重存取)或變型或衍生物、TDM(分時多工)或變型或衍生物、或其他的蜂巢式服務標準。無線連接(或無線介面)1674是指不是蜂巢式的無線連接，並且可以包括個人區域網路(諸如藍牙、近場、等等)、區域網路(諸 如Wi-Fi)、及/或廣區域網路(諸如WiMAX)、或其他無線通信。
在一些實施例中，運算裝置1600包括週邊連接1680。週邊連接1680包括硬體介面和連接器、以及軟體組件(例如，驅動程式、協定堆疊)以做出週邊連接。將被理解的是該運算裝置1600可以是一週邊裝置連接(「至」1682)其他的運算裝置，亦可以有(「從」1684)週邊裝置連接到它。該運算裝置1600通常具有一「對接」連接器以連接到其他運算裝置用於諸如管理(例如，下載及/或上傳、改變、同步)在運算裝置1600上內容的目的。另外，一對接連接器可以允許運算裝置1600連接到特定的週邊以允許該運算裝置1600可控制把內容輸出給，例如，影音或其他的系統。
除了一專有的對接連接器或其他專有連接硬體，該運算裝置1600可經由常見的或基於標準的連接器來做出週邊連接1680。常見的類型可包括一通用串列匯流排(USB)連接器(其可以包括任何數量的不同的硬體介面)、包括MiniDisplayPort(MDP)的DisplayPort、高解析度多媒體介面(HDMI)、火線、或其他類型。
在本說明書中提及「一實施例」、「一個實施例」、「一些實施例」、或者「其他的實施例」係指被描述來連結該等實施例之一特定的功能、結構、或特徵被包括在至少一些實施例中，但不一定是所有的實施例。「一實施例」、「一個實施例」、或「一些實施例」的各種出現不一定全部指的是相同的實施例。若該說明書陳述一組件、功能、結構、 或特徵「會」，「也能」、或「可以」被包括的話，則該特定的組件、功能、結構、或特徵不一定要被包括在內。若本說明書或申請專利範圍提及「一」或「一個」元件，這並不意味著只存在該等元件的一個。若本說明書或申請專利範圍提及「一附加的」元件，並不排除存在多於一個的該附加元件。
此外，該等特定的特徵、結構、功能、或特性可以以任何合適的方式在一或多個實施例中相結合。例如，一第一實施例可以在任何之處與一第二實施例結合，只要與該等兩個實施例相關聯之該等特定的特徵、結構、功能、或特性不是相互排斥的即可。
雖然本發明已結合具體的實施例進行了描述，但有鑑於前面的描述，對於本領域的普通技術人員而言，這些實施例之許多的替代、修改和變化將是顯而易見的。例如，其他的記憶體結構例如，動態RAM(DRAM)可能使用該等經討論的實施例。本發明的實施例旨在涵蓋落入到所附申請專利範圍廣大範疇之內之所有的這些替代、修改、和變化。
此外，對積體電路(IC)晶片和其他組件之公知的電源/接地連接可能或可能沒被展示在該等呈現附圖之中，是為了說明和討論的簡潔，並以免混淆本發明。此外，組配係以方塊圖的形式來展示以避免模糊本發明，並且也是因為有鑑於針對這種方塊圖組配之具體實施細節係高度依賴於本發明內容將要被實現於其中之該平台(即，這種細 節應在本領域習知技藝者的知識範圍內)的事實。其中具體的細節(例如，電路)被闡述以描述本發明的示例實施例，但對本領域的習知技藝者應顯而易見的是本發明內容可在沒有這些具體細節的情況下被實踐，或是在這些具體細節有變化的情況下被實踐。該描述因此要被視為說明性的而非限制性的。
以下的實例涉及到進一步的實施例。在該等實例中的細節可以在一或多個實施例的任何地方被使用。本文所描述之該等設備的所有任選的特徵也可以針對於一方法或程序來被實現。
例如，提供了一種裝置，其包含有：數個記憶體胞元；與該等數個記憶體胞元中的至少一個記憶體胞元耦合的一偏壓邏輯，該偏壓邏輯可：把一第一讀取電壓施加到該至少一個記憶體胞元；並把一第二讀取電壓施加到該至少一個記憶體胞元，該第一讀取電壓比該第二讀取電壓高；以及一第一電路可操作來在該偏壓邏輯施加該第一讀取電壓到該至少一個記憶體胞元之前浮置一耦合到該至少一個記憶體胞元的字線。
在一些實施例中，該第一讀取電壓被施加在該第二讀取電壓之前。在一些實施例中，該等第一和第二讀取電壓分別作為第一和第二讀取脈衝被施加使得該第一讀取脈衝會在該第二讀取脈衝開始之前結束。在一些實施例中，該第一讀取脈衝具有一足以消除在該至少一個記憶體胞元中偏移的振幅。在一些實施例中，該第一讀取脈衝具 有一大於一SET臨界值但小於一RESET臨界值的振幅。在一些實施例中，該裝置包含有：一第二電路以預充電該字線；以及一第三電路來增加電壓到一位元線以選擇該至少一個記憶體胞元。
在一些實施例中，在該第一電路浮置該字線之前該第二電路預充電該字線，並且其中在該第一電路浮置該字線之後該第三電路增加該電壓至該位元線。在一些實施例中，該等數個記憶體胞元係多準位胞元(MLC)或單一準位胞元(SLC)。在一些實施例中，該等數個記憶體胞元呈現出從相對非晶相到相對結晶相之可逆相變。在一些實施例中，該等個記憶體胞元係以一種可操來在該第一讀取電壓的施加時刷新該材料之至少一種性質的材料來形成。
在另一實例中，提供了一種系統，其包含有：一處理器；耦合到該處理器的記憶體，該記憶體具有：數個記憶體胞元的一陣列；以及耦合到該陣列的一記憶體控制器，該記憶體控制器包含有：與該等數個記憶體胞元中至少一個記憶體胞元耦合的一偏壓邏輯，該偏壓邏輯可：把一第一讀取電壓施加到該至少一個記憶體胞元；並把一第二讀取電壓施加到該至少一個記憶體胞元，該第一讀取電壓比該第二讀取電壓高；以及一第一電路可操作來在該偏壓邏輯施加該第一讀取電壓到該至少一個記憶體胞元之前浮置一耦合到該至少一個記憶體胞元的字線；以及一無線介面以讓該處理器與另一裝置進行通信。在一些實施例中，該記憶體控制器包含有根據以上所描述之該設備的設 備。
在另一實例中，提供了一種方法，其包含有：執行一第一讀取操作到至少一個記憶體胞元；並在該第一讀取操作完成之後執行一第二讀取操作到該至少一個記憶體胞元，其中該第二讀取操作與該第一讀取操作不同。在一些實施例中，執行該第一讀取操作包含有：預充電一字線或一位元線中之一；浮置該經預充電的字線或該經預充電的位元線中之一；增加該未浮置字線或位元線中之一的電壓以從數個記憶體胞元中選擇該至少一個記憶體胞元；以及把一第一讀取電壓施加到數個記憶體胞元之該所選的至少一個記憶體胞元。
在一些實施例中，執行該第二讀取操作包含有：把一第二讀取電壓施加到該所選的至少一個記憶體胞元而不浮置該字線或該位元線。在一些實施例中，該第一讀取電壓高於該第二讀取電壓。在一些實施例中，施加該等第一和第二讀取電壓包含有分別施加第一和第二讀取脈衝使得在該第二讀取脈衝開始之前該第一讀取脈衝結束。在一些實施例中，其中施加該第一讀取脈衝包含有施加一脈衝其具有足以消除在該至少一個記憶體胞元中偏移的之振幅。在一些實施例中，該等個記憶體胞元係以一種可操來在該第一讀取電壓的施加時刷新該材料之至少一種性質的材料來形成。
在另一實例中，提供了一種設備，其包含有：用於執行一第一讀取操作到至少一個記憶體胞元的構件；和 用於在該第一讀取操作完成之後執行一第二讀取操作到該至少一個記憶體胞元的構件，其中該第二讀取操作與該第一讀取操作不同。在一些實施例中，該等執行該第一讀取操作的構件包含有：用於預充電一字線或一位元線中之一的構件；用於浮置該經預充電的字線或該經預充電的位元線中之一的構件；用於增加該未浮置字線或位元線中之一的電壓以從數個記憶體胞元中選擇該至少一個記憶體胞元的構件；以及用於把一第一讀取電壓施加到數個記憶體胞元之該所選的至少一個記憶體胞元的構件。
在一些實施例中，該等用於執行該第二讀取操作的構件包含有：用於把一第二讀取電壓施加到該所選的至少一個記憶體胞元而不浮置該字線或該位元線的構件。在一些實施例中，該第一讀取電壓高於該第二讀取電壓。在一些實施例中，該等用於施加該等第一和第二讀取電壓的構件包含有分別用於施加第一和第二讀取脈衝使得在該第二讀取脈衝開始之前該第一讀取脈衝結束的構件。在一些實施例中，該等用於施加該第一讀取脈衝的構件包含有用於施加一脈衝其具有足以消除在該至少一個記憶體胞元中偏移之振幅的構件。在一些實施例中，該記憶體胞元係以一種可操來在該第一讀取電壓的施加時刷新該材料之至少一種性質的材料來形成。
在另一實例中，提供了一種系統，其包含有：一處理器；耦合到該處理器的一記憶體，該記憶體包含有以上所描述之一設備；以及一無線介面用於讓該處理器可與 另一裝置進行通信。
本說明書提供一摘要，其將讓讀者可確定本技術發明的性質和要點。該摘要係以將不會被使用來限制權申請權利範圍之範疇或含義的理解下被提交的。以下的申請權利範圍由此被併入到該詳細說明中，每一個請求項自身可作為一單獨的實施例。

Claims (20)

  1. 一種記憶體設備，其包含：數個記憶體胞元；一偏壓邏輯，其與該等數個記憶體胞元中之至少一個記憶體胞元耦接，該偏壓邏輯可用於進行下列操作：對該至少一個記憶體胞元施加一第一讀取電壓；及對該至少一個記憶體胞元施加一第二讀取電壓，該第一讀取電壓高於該第二讀取電壓；以及一第一電路，其可運作來在該偏壓邏輯對該至少一個記憶體胞元施加該第一讀取電壓之前浮置耦接至該至少一個記憶體胞元的一字線。
  2. 如請求項1之設備，其中，該第一讀取電壓係先於該第二讀取電壓而被施加。
  3. 如請求項1之設備，其中，該等第一和第二讀取電壓係作為第一和第二讀取脈衝而被施加，使得該第一讀取脈衝會在該第二讀取脈衝開始之前結束。
  4. 如請求項3之設備，其中，該第一讀取脈衝所具有的振幅足以消除在該至少一個記憶體胞元中之偏移。
  5. 如請求項3之設備，其中，該第一讀取脈衝所具有的振幅大於一SET臨界值但小於一RESET臨界值。
  6. 如請求項1之設備，其包含：一第二電路，用以對該字線進行預充電；以及 一第三電路，用以使至一位元線的電壓增加以選擇該至少一個記憶體胞元。
  7. 如請求項6之設備，其中，該第二電路會在該第一電路浮置該字線之前使該字線預充電，並且其中，該第三電路會在該第一電路浮置該字線之後使至該位元線的電壓增加。
  8. 如請求項1之設備，其中，該等數個記憶體胞元係多準位胞元(MLC)或單一準位胞元(SLC)。
  9. 如請求項1之設備，其中，該等數個記憶體胞元呈現從相對非晶相到相對結晶相的可逆相變。
  10. 如請求項1之設備，其中，該等數個記憶體胞元係由一種材料形成，該材料可運作來在施加該第一讀取電壓後刷新該材料之至少一性質。
  11. 一種記憶體系統，其包含：一處理器；耦接至該處理器的一記憶體，該記憶體具有：由數個記憶體胞元組成的一陣列；及耦接至該陣列的一記憶體控制器，該記憶體控制器包含：與該等數個記憶體胞元中之至少一個記憶體胞元耦接的一偏壓邏輯，該偏壓邏輯可用於進行下列操作：對該至少一個記憶體胞元施加一第一讀取電壓；及 對該至少一個記憶體胞元施加一第二讀取電壓，該第一讀取電壓高於該第二讀取電壓；及一電路，其可運作來在該偏壓邏輯對該至少一個記憶體胞元施加該第一讀取電壓之前浮置耦接至該至少一個記憶體胞元的一字線；以及一無線介面，用以使該處理器能夠與其他裝置進行通信。
  12. 如請求項11之系統，其中，由該等數個記憶體胞元組成的該陣列係以一種材料形成，該材料可運作來在施加該第一讀取電壓後刷新該材料之至少一性質。
  13. 如請求項11之系統，其中，該等第一和第二讀取電壓係作為第一和第二讀取脈衝而被施加，使得該第一讀取脈衝在該第二讀取脈衝開始之前結束。
  14. 一種記憶體操作方法，其包含下列步驟：對至少一個記憶體胞元進行一第一讀取操作；以及在完成該第一讀取操作之後對該至少一個記憶體胞元進行一第二讀取操作，該第二讀取操作不同於該第一讀取操作；其中，進行該第一讀取操作之步驟包含：使一字線或一位元線其中一者預充電；及浮置被預充電的該字線或被預充電的該位元線其中一者。
  15. 如請求項14之方法，其中，進行該第一讀取操作之步驟更包含： 使未被浮置的該字線或該位元線其中一者的電壓增加，以從數個記憶體胞元中選擇該至少一個記憶體胞元；以及對該等數個記憶體胞元中之受選的該至少一個記憶體胞元施加一第一讀取電壓。
  16. 如請求項15之方法，其中，進行該第二讀取操作之步驟包含：對受選的該至少一個記憶體胞元施加一第二讀取電壓而不浮置該字線或該位元線。
  17. 如請求項16之方法，其中，該第一讀取電壓高於該第二讀取電壓。
  18. 如請求項16之方法，其中，施加該第一讀取電壓之步驟包含施加第一讀取脈衝，且施加該第二讀取電壓之步驟包含施加第二讀取脈衝，使得該第一讀取脈衝在該第二讀取脈衝開始之前結束。
  19. 如請求項16之方法，其中，施加該第一讀取脈衝之步驟包含：施加所具有之振幅足以消除在該至少一個記憶體胞元中之偏移的一脈衝。
  20. 如請求項15之方法，其中，該記憶體胞元係以一種材料形成，該材料可運作來在施加該第一讀取電壓後刷新該材料之至少一性質。
TW105104813A 2015-03-27 2016-02-18 用於記憶體中之偏移消除的設備及方法 TWI618059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/671,972 US9613691B2 (en) 2015-03-27 2015-03-27 Apparatus and method for drift cancellation in a memory
US14/671,972 2015-03-27

Publications (2)

Publication Number Publication Date
TW201635288A TW201635288A (zh) 2016-10-01
TWI618059B true TWI618059B (zh) 2018-03-11

Family

ID=56975753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104813A TWI618059B (zh) 2015-03-27 2016-02-18 用於記憶體中之偏移消除的設備及方法

Country Status (3)

Country Link
US (1) US9613691B2 (zh)
TW (1) TWI618059B (zh)
WO (1) WO2016160158A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438658B2 (en) * 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
US10056143B2 (en) * 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9735360B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9627055B1 (en) 2015-12-26 2017-04-18 Intel Corporation Phase change memory devices and systems having reduced voltage threshold drift and associated methods
US10373679B1 (en) * 2016-05-24 2019-08-06 SK Hynix Inc. Electronic device and method for reading data of resistive memory cell including drift recovery
KR102493820B1 (ko) * 2016-06-08 2023-02-01 에스케이하이닉스 주식회사 메모리 장치, 이의 동작 방법 및 메모리 콘트롤러의 동작 방법
US9824767B1 (en) 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
US10032508B1 (en) 2016-12-30 2018-07-24 Intel Corporation Method and apparatus for multi-level setback read for three dimensional crosspoint memory
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
US10083751B1 (en) 2017-07-31 2018-09-25 Micron Technology, Inc. Data state synchronization
US10976936B2 (en) 2017-08-23 2021-04-13 Micron Technology, Inc. Sensing operations in memory
US10297316B2 (en) 2017-08-28 2019-05-21 Macronix International Co., Ltd. Phase change memory apparatus and read control method to reduce read disturb and sneak current phenomena
US10319437B2 (en) * 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
KR102401183B1 (ko) 2017-12-05 2022-05-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10546632B2 (en) 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
US10916324B2 (en) 2018-09-11 2021-02-09 Micron Technology, Inc. Data state synchronization involving memory cells having an inverted data state written thereto
TWI670725B (zh) * 2018-12-05 2019-09-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
KR20200127743A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
WO2021096288A1 (ko) * 2019-11-15 2021-05-20 김준성 칼코겐 화합물을 포함하는 메모리 셀을 위한 조성물, 구조, 제조 방법 및 작동 방법
WO2021111159A1 (en) * 2019-12-03 2021-06-10 Micron Technology, Inc. Memory device and method for operating the same
US11348635B2 (en) 2020-03-30 2022-05-31 Micron Technology, Inc. Memory cell biasing techniques during a read operation
CN115485776A (zh) 2020-05-13 2022-12-16 美光科技公司 用于存取存储器单元的基于计数器的方法和系统
US11605418B2 (en) * 2020-10-26 2023-03-14 Micron Technology, Inc. Memory device architecture using multiple physical cells per bit to improve read margin and to alleviate the need for managing demarcation read voltages
US11367484B1 (en) 2021-01-21 2022-06-21 Micron Technology, Inc. Multi-step pre-read for write operations in memory devices
US11430518B1 (en) * 2021-03-30 2022-08-30 Micron Technology, Inc. Conditional drift cancellation operations in programming memory cells to store data
US11615854B2 (en) 2021-04-02 2023-03-28 Micron Technology, Inc. Identify the programming mode of memory cells during reading of the memory cells
US11664073B2 (en) 2021-04-02 2023-05-30 Micron Technology, Inc. Adaptively programming memory cells in different modes to optimize performance
US11514983B2 (en) 2021-04-02 2022-11-29 Micron Technology, Inc. Identify the programming mode of memory cells based on cell statistics obtained during reading of the memory cells
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell
US20220415425A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Cross-point memory read technique to mitigate drift errors

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659519A (en) * 1995-01-16 1997-08-19 Samsung Electronics Co., Ltd. Boosting voltage generator of semiconductor memory device
US6377495B1 (en) * 2000-11-22 2002-04-23 National Semiconductor Corporation Apparatus and method for providing a bias to read memory elements
US7542368B2 (en) * 2005-12-07 2009-06-02 Panasonic Corporation Semiconductor memory device
US7642864B2 (en) * 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
US20130139036A1 (en) * 2011-11-24 2013-05-30 Samsung Electronics Co., Ltd. Flash Memory System and Read Method in Flash Memory System
US20130194883A1 (en) * 2012-01-30 2013-08-01 Samsung Electronics Co., Ltd. Operating method and data read method in nonvolatile memory device
TW201346931A (zh) * 2007-09-14 2013-11-16 Toshiba Kk 控制非揮發性半導體記憶裝置的方法
US20140036610A1 (en) * 2012-07-31 2014-02-06 Hema Ramamurthy Devices and methods for controlling memory cell pre-charge operations
TW201435887A (zh) * 2013-03-15 2014-09-16 Samsung Electronics Co Ltd 自非揮發性記憶體裝置讀取資料的方法、非揮發性記憶體裝置及操作記憶體系統的方法
TW201438018A (zh) * 2013-03-18 2014-10-01 Silicon Motion Inc 錯誤修正方法以及記憶體裝置
TW201506953A (zh) * 2013-03-15 2015-02-16 Sandisk Technologies Inc 減小資料儲存裝置的讀取延時之系統及方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313372A (ja) 1991-04-10 1992-11-05 Masakazu Ikenaga 自動選別・選果ドラム
US7500075B1 (en) 2001-04-17 2009-03-03 Rambus Inc. Mechanism for enabling full data bus utilization without increasing data granularity
JP2003092364A (ja) 2001-05-21 2003-03-28 Mitsubishi Electric Corp 半導体記憶装置
US6462984B1 (en) 2001-06-29 2002-10-08 Intel Corporation Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
EP1324345A1 (en) 2001-12-27 2003-07-02 STMicroelectronics S.r.l. Single supply voltage, nonvolatile memory device with cascoded column decoding
KR100512934B1 (ko) 2002-01-09 2005-09-07 삼성전자주식회사 반도체 메모리 장치
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
JP4313372B2 (ja) 2005-05-11 2009-08-12 シャープ株式会社 不揮発性半導体記憶装置
US9099174B2 (en) 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
US7405964B2 (en) 2006-07-27 2008-07-29 Qimonda North America Corp. Integrated circuit to identify read disturb condition in memory cell
KR101374319B1 (ko) 2007-08-24 2014-03-17 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
US8031517B2 (en) 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
US7876607B2 (en) 2008-12-12 2011-01-25 Stephen Tang Reading threshold switching memory cells
US8289762B2 (en) 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
US8274819B2 (en) 2010-02-04 2012-09-25 Magic Technologies Read disturb free SMT MRAM reference cell circuit
US8466707B2 (en) * 2010-03-03 2013-06-18 Qualcomm Incorporated Method and apparatus for testing a memory device
US8451666B2 (en) 2010-05-26 2013-05-28 Hewlett-Packard Development Company, L.P. Reading a memory element within a crossbar array
US8654575B2 (en) 2010-07-16 2014-02-18 Texas Instruments Incorporated Disturb-free static random access memory cell
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
WO2013184111A1 (en) 2012-06-06 2013-12-12 Intel Corporation Isolating, at least in part, local row or column circuitry of memory cell before establishing voltage differential to permit reading of cell
TWI571872B (zh) 2013-06-21 2017-02-21 旺宏電子股份有限公司 相變化記憶體、其寫入方法及其讀取方法
US9245619B2 (en) 2014-03-04 2016-01-26 International Business Machines Corporation Memory device with memory buffer for premature read protection
US9286975B2 (en) 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
US9472299B2 (en) 2014-04-21 2016-10-18 Advanced Micro Devices, Inc. Methods and systems for mitigating memory drift
US9384801B2 (en) 2014-08-15 2016-07-05 Intel Corporation Threshold voltage expansion

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659519A (en) * 1995-01-16 1997-08-19 Samsung Electronics Co., Ltd. Boosting voltage generator of semiconductor memory device
US6377495B1 (en) * 2000-11-22 2002-04-23 National Semiconductor Corporation Apparatus and method for providing a bias to read memory elements
US7542368B2 (en) * 2005-12-07 2009-06-02 Panasonic Corporation Semiconductor memory device
TW201346931A (zh) * 2007-09-14 2013-11-16 Toshiba Kk 控制非揮發性半導體記憶裝置的方法
US7642864B2 (en) * 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
US20130139036A1 (en) * 2011-11-24 2013-05-30 Samsung Electronics Co., Ltd. Flash Memory System and Read Method in Flash Memory System
US20130194883A1 (en) * 2012-01-30 2013-08-01 Samsung Electronics Co., Ltd. Operating method and data read method in nonvolatile memory device
US20140036610A1 (en) * 2012-07-31 2014-02-06 Hema Ramamurthy Devices and methods for controlling memory cell pre-charge operations
TW201435887A (zh) * 2013-03-15 2014-09-16 Samsung Electronics Co Ltd 自非揮發性記憶體裝置讀取資料的方法、非揮發性記憶體裝置及操作記憶體系統的方法
TW201506953A (zh) * 2013-03-15 2015-02-16 Sandisk Technologies Inc 減小資料儲存裝置的讀取延時之系統及方法
TW201438018A (zh) * 2013-03-18 2014-10-01 Silicon Motion Inc 錯誤修正方法以及記憶體裝置

Also Published As

Publication number Publication date
US20160284399A1 (en) 2016-09-29
TW201635288A (zh) 2016-10-01
WO2016160158A1 (en) 2016-10-06
US9613691B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
TWI618059B (zh) 用於記憶體中之偏移消除的設備及方法
KR102476355B1 (ko) 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
JP7348325B2 (ja) フラッシュメモリのためのリフレッシュの管理
JP6057440B2 (ja) 多段メモリセルの読み取り
US20160018454A1 (en) Leakage current detection device, integrated circuit device having the same, and method of detecting leakage current in nonvolatile memory device
US10622066B2 (en) Resistive memory device including reference cell and operating method thereof
TWI578319B (zh) 以升壓來感測之技術
KR102514045B1 (ko) 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
US20160018453A1 (en) Leakage current detection device and nonvolatile memory device having the same
US10777255B2 (en) Control signal generator for sense amplifier and memory device including the control signal generator
US9293211B2 (en) Semiconductor device and method of operating the same
CN106856097B (zh) 半导体器件和包括它的半导体系统
KR102054842B1 (ko) 정적 랜덤 액세스 메모리
KR20120010664A (ko) 음전압 레벨 쉬프터를 포함하는 스태틱 랜덤 액세스 메모리 장치
KR102671481B1 (ko) 메모리 셀의 멀티-턴 온을 방지하기 위한 메모리 장치 및 그것의 동작 방법
KR102172869B1 (ko) 기준 전압 발생기를 포함하는 메모리 장치
US20180358099A1 (en) Apparatuses and methods for charging a global access line prior to accessing a memory
TW201633311A (zh) 可變電阻記憶體裝置及操作該可變電阻記憶體裝置的方法
KR20140047151A (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
US9076501B2 (en) Apparatuses and methods for reducing current leakage in a memory
CN114974377A (zh) 非易失性存储设备、其操作方法以及包括其的电子设备
TWI653640B (zh) 半導體記憶裝置
CN113129956A (zh) 具有字线降级监视器的半导体装置以及相关联方法和系统
JP2014142995A5 (ja) 半導体装置からデータを読み出す方法及び半導体装置
US11942143B2 (en) Semiconductor memory devices