TWI616931B - 製造半導體元件的方法以及形成圖案的方法 - Google Patents

製造半導體元件的方法以及形成圖案的方法 Download PDF

Info

Publication number
TWI616931B
TWI616931B TW103136277A TW103136277A TWI616931B TW I616931 B TWI616931 B TW I616931B TW 103136277 A TW103136277 A TW 103136277A TW 103136277 A TW103136277 A TW 103136277A TW I616931 B TWI616931 B TW I616931B
Authority
TW
Taiwan
Prior art keywords
pattern
layer
sub
mask
region
Prior art date
Application number
TW103136277A
Other languages
English (en)
Other versions
TW201517125A (zh
Inventor
金倫楷
鍾植 尹
李化成
金柄成
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201517125A publication Critical patent/TW201517125A/zh
Application granted granted Critical
Publication of TWI616931B publication Critical patent/TWI616931B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供製造半導體元件之方法以及形成圖案的方法。製造半導體元件之所述方法包含形成目標層，在所述目標層上形成第一遮罩以暴露第一區，隨後使第二遮罩形成於所述目標層上以暴露在第一方向上與所述第一區分離的第二區，隨後在所述經暴露之第一區中形成第三遮罩以將所述第一區分成在與所述第一方向相交的第二方向上彼此分離的第一子區及第二子區，以及使用所述第一遮罩至所述第三遮罩蝕刻所述目標層，使得所述第一子區及所述第二子區以及所述第二區定義於目標層中。

Description

製造半導體元件的方法以及形成圖案的方法
本申請案主張2013年10月21日在美國專利商標局(USPTO)申請的美國臨時申請案第61/893,401號以及2014年7月23日在韓國智慧財產局申請的韓國專利申請案第10-2014-0093287號的優先權，前述兩案中之每一者的揭示內容的全文以引用之方式併入本文中。
至少一實例實施例是關於一種製造半導體元件之方法及/或用於實施所述方法的計算機系統。
隨著半導體元件變得積極度更高，半導體元件之圖案大小正快速地被減小。因此，用於形成半導體元件之精細圖案的製程裕度已被減小。舉例而言，在製造半導體元件時，使用(例如)光微影製程來形成包含金屬配線之各種圖案。
光微影製程通常由以下三者組成：用於將光阻塗佈於蝕 刻目標層上的塗佈製程、用於將光輻照至經塗佈光阻之預定部分(或替代地，所要部分)的曝光製程及用於移除光阻之經曝光部分的顯影製程。所要圖案是藉由使用光阻圖案蝕刻一蝕刻目標層來形成。
隨著半導體元件之積集度的提高，精細圖案形成技術的重要性亦增加。然而，因為可藉由光微影設備實施的光阻之臨界尺寸限於某範圍，所以形成精細圖案變得愈來愈困難。為了解決此問題，已建議雙圖案化微影(double patterning lithography)作為一種形成具有在某範圍內或更小之線寬度的精細圖案的技術。
然而，因為一些圖案即使使用雙圖案化微影仍難以圖案化，所以正積極地研究以可靠方式形成這些有挑戰圖案的方法。
一些實例實施例提供一種製造半導體元件之方法，所述方法能夠以可靠方式形成精細圖案。
一些實例實施例亦提供一種可實施上述方法的計算機系統。
然而，實例實施例不限於本文中所闡述的實例實施例。藉由參看下文給出之一些實例實施例的詳細描述，實例實施例之以上及其他態樣對於一般熟習實例實施例關於之技術者將變得更顯而易見。
根據實例實施例，一種製造半導體元件之方法包含形成目標層，在所述目標層上形成第一遮罩以暴露第一區，隨後使第二遮罩形成於所述目標層上以暴露在第一方向上與所述第一區分 離的第二區，隨後在經暴露之第一區中形成第三遮罩以將所述第一區分成在與所述第一方向相交的第二方向上彼此分離的第一子區及第二子區，以及使用所述第一遮罩至所述第三遮罩蝕刻所述目標層，使得所述第一子區及所述第二子區以及所述第二區定義於目標層中。
根據實例實施例，一種製造半導體元件之方法包含接收佈局設計，在所述佈局設計中定義了使用雙圖案化微影形成的第一圖案及第二圖案，所述第一圖案包含第一子圖案及與第一子圖案分離開第一間隙的第二子圖案；產生第一遮罩，所述第一遮罩用於暴露定義為所述第一子圖案及第二子圖案的區以及所述第一子圖案與所述第二子圖案之間的區；產生第二遮罩，所述第二遮罩用於暴露定義為所述第二圖案的區；以及產生第三遮罩，所述第三遮罩用於將藉由所述第一遮罩暴露的區分成定義為所述第一子圖案及所述第二子圖案的區。
根據實例實施例，一種計算機系統包含經設置以執行遮罩產生模組的處理器。當遮罩產生模組由處理器執行時，遮罩產生模組設置處理器以接收佈局設計，並使用處理器產生用於形成包含於佈局設計中之圖案的遮罩。佈局設計包含使用雙圖案化微影形成的第一圖案及第二圖案，第一圖案包含第一子圖案及與第一子圖案分離開第一間隙的第二子圖案。遮罩產生模組設置處理器以產生：第一遮罩，所述第一遮罩用於暴露對應於第一子圖案及第二子圖案的第一區以及第一子圖案與第二子圖案之間的第二區；第二遮罩，所述第二遮罩用於暴露對應於第二圖案的第三區；以及第三遮罩，所述第三遮罩用於將藉由第一遮罩暴露的第一區 分成分別對應於第一子圖案及第二子圖案的第一子區及第二子區。
根據實例實施例，一種形成分離開小於臨界尺寸之間隙的數個圖案之方法包含：形成目標層；在所述目標層上形成絕緣層；在所述絕緣層上形成第一遮罩以暴露在第一方向上延伸的第一區；形成第二遮罩以覆蓋第二區，所述第二區將所述第一區分離成兩個子區；使用所述第一遮罩以及第二遮罩蝕刻所述目標層以在所述目標層中形成兩個開口，使得所述兩個開口分離開對應於所述第二區的間隙，在所述第一方向上延伸，且經由所述開口暴露下伏導電部件；及形成藉由所述兩個開口限定的導電圖案，使得所述導電圖案與所述下伏導電部件實體接觸。
10‧‧‧佈局設計
20‧‧‧計算機系統
21‧‧‧儲存單元
22‧‧‧遮罩產生模組
23‧‧‧處理器
30‧‧‧遮罩
100‧‧‧主動圖案
101‧‧‧源極及汲極區
102‧‧‧間隔物
103‧‧‧閘極絕緣層
104‧‧‧閘電極
105‧‧‧罩蓋層
108‧‧‧元件隔離層
110‧‧‧第一層間絕緣膜
111‧‧‧第二層間絕緣膜
112‧‧‧絕緣層
114‧‧‧矽化物觸點
122‧‧‧第一有機層
124‧‧‧氧化物層
126‧‧‧硬遮罩層
126-1‧‧‧第一硬遮罩層圖案
126-2‧‧‧第二硬遮罩層圖案
126-3‧‧‧第三硬遮罩層圖案
128‧‧‧第二有機層
129‧‧‧第一光阻圖案
132‧‧‧第三有機層
134‧‧‧第二光阻圖案
142‧‧‧第四有機層
144‧‧‧第三光阻圖案
151‧‧‧第一主動觸點圖案
151-1‧‧‧第一子主動觸點圖案
151-2‧‧‧第二子主動觸點圖案
152‧‧‧第二主動觸點圖案
152-1‧‧‧第三子主動觸點圖案
152-2‧‧‧第四子主動觸點圖案
210‧‧‧第一主動翼片
220‧‧‧第二主動翼片
230‧‧‧第三主動翼片
240‧‧‧第四主動翼片
250‧‧‧觸點
251‧‧‧第一閘電極
252‧‧‧第二閘電極
253‧‧‧第三閘電極
254‧‧‧第四閘電極
261‧‧‧第一共用觸點
262‧‧‧第二共用觸點
271‧‧‧配線
272‧‧‧配線
1000‧‧‧SoC系統
1001‧‧‧應用程式處理器
1010‧‧‧中央處理單元
1020‧‧‧多媒體系統
1030‧‧‧匯流排
1040‧‧‧記憶體系統
1050‧‧‧周邊電路
1060‧‧‧動態隨機存取記憶體
1100‧‧‧電子系統
1110‧‧‧控制器
1120‧‧‧輸入/輸出元件
1130‧‧‧記憶體元件
1140‧‧‧介面
1150‧‧‧匯流排
1200‧‧‧平板個人電腦
1300‧‧‧膝上型電腦
1400‧‧‧智慧型電話
AT1‧‧‧第一主動圖案設計
AT2‧‧‧第二主動圖案設計
GD1‧‧‧第一閘電極設計
GD2‧‧‧第二閘電極設計
GD3‧‧‧第三閘電極設計
AC1‧‧‧第一主動觸點圖案設計
AC1-1‧‧‧第一子主動觸點圖案設計
AC1-2‧‧‧第二子主動觸點圖案設計
AC2‧‧‧第二主動觸點圖案設計
AC2-1‧‧‧第三子主動觸點圖案設計
AC2-2‧‧‧第四子主動觸點圖案設計
BL‧‧‧位元線
BLb‧‧‧互補位元線
INV1‧‧‧第一反相器
INV2‧‧‧第二反相器
L2‧‧‧第二間隙
L1‧‧‧第一間隙
MK1‧‧‧第一遮罩
MK2‧‧‧第二遮罩
MK3‧‧‧第三遮罩
PS1‧‧‧第一傳遞電晶體
PS2‧‧‧第二傳遞電晶體
PU1‧‧‧第一上拉電晶體
PD1‧‧‧第一下拉電晶體
PD2‧‧‧第二上拉電晶體
PU2‧‧‧第二下拉電晶體
S2‧‧‧區
S1‧‧‧區
S3‧‧‧區
S4‧‧‧區
S100‧‧‧操作
S200‧‧‧操作
S300‧‧‧操作
S310‧‧‧操作
S320‧‧‧操作
S330‧‧‧操作
S340‧‧‧操作
S350‧‧‧操作
S360‧‧‧操作
T‧‧‧區
V1‧‧‧第一導通孔設計
V2‧‧‧第二導通孔設計
V3‧‧‧第三導通孔設計
V4‧‧‧第四導通孔設計
VCC‧‧‧源節點
VSS‧‧‧接地節點
WL‧‧‧字元線
X‧‧‧第一方向
Y‧‧‧第二方向
藉由參看附加圖式詳細地描述實例實施例中的一些實施實施例，實例實施例之以上及其他態樣及特徵將變得更顯而易見，其中：圖1為根據本發明之實例實施例的計算機系統之方塊圖。
圖2為說明根據本發明之實例實施例的製造半導體元件之方法的流程圖。
圖3為說明佈局設計之實例的圖。
圖4為說明藉由圖1之遮罩產生模組產生的遮罩之實例的圖。
圖5為說明根據本發明之實例實施例的製造半導體元件之方法的流程圖。
圖6至圖17C為說明根據本發明之實例實施例的製造半導體 元件之方法的步驟的視圖。
圖18以及圖19為說明根據本發明之另一實例實施例的製造半導體元件之方法之步驟的視圖。
圖20為根據本發明之實例實施例的半導體元件的電路圖。
圖21為說明於圖20中之半導體元件的佈局圖。
圖22為包含根據本發明之實例實施例的半導體元件之系統晶片(system on chip，SoC)系統的方塊圖。
圖23為包含根據本發明之實例實施例的半導體元件之電子系統的方塊圖。
圖24至圖26為說明根據本發明之實例實施例的半導體元件可應用至之半導體系統之實例的圖。
實例實施例之優點及特徵以及實現實例實施例的方法可參看一些實例實施例的以下詳細描述以及隨附圖式而更易於得到理解。然而，實例實施例可以許多不同形式體現，且不應解釋為限於本文中所闡述的實例實施例。確切而言，提供這些實例實施例以使得本發明將為透徹且完整的，且將使實例實施例的概念充分傳達至熟習此項技術者，且實例實施例將僅由附加申請專利範圍來界定。在圖式中，為清晰起見，誇示層以及區之厚度。
應理解，當將一器件或層稱為「在另一器件或層上」或「連接至」另一器件或層時，所述器件或層可直接在所述另一器件或層上或者直接連接至所述另一器件或層，或者可存在介入器件或層。相比而言，當將一器件稱為「直接在另一器件或層上」或 「直接連接至」另一器件或層時，不存在介入器件或層。相同數字始終指代相同器件。如本文所使用，術語「及/或」包含相關聯的所列項目中之一或多者中的任一者及所有組合。
應理解，雖然本文中可使用術語第一、第二、第三等等來描述各種器件、組件、區、層及/或區段，但這些器件、組件、區、層及/或區段不應受這些術語限制。這些術語僅用以區別一個器件、組件、區、層或區段與另一區、層或區段。因此，下文所論述之第一器件、組件、區、層或區段可被稱為第二器件、組件、區、層或區段而不偏離實例實施例的教示。
為了易於描述，諸如「在……下」、「在……下方」、「下部」、「在……上方」、「上部」以及其類似者之空間相對術語可在本文中用以描述如在圖中所說明的一器件或特徵與另一(多個)器件或特徵的關係。應理解，所述空間相對術語意欲包括除了諸圖中描繪之定向外的元件在使用中或操作中的不同定向。舉例而言，若翻轉圖中之元件，則描述為「在其他器件或特徵下方」或「在其他器件或特徵下」之器件將定向為「在其他器件或特徵上方」。因此，實例術語「下方」可涵蓋上方及下方兩種定向。所述元件可以其他方式定向(旋轉90度或處於其他定向)，且相應地解釋本文所使用之空間相對描述詞。
在描述實例實施例之上下文中(特別是在以下技術方案之上下文中)使用術語「一」及「所述」以及類似參考應被解釋為涵蓋單數及多數兩者，除非本文中另有指示或與上下文有明顯抵觸。術語「包括」、「具有」、「包含」以及「含有」應被解釋為開放式術語(亦即，意謂「包含但不限於」)，除非另有說明。
應理解，儘管術語第一、第二等可在本文中用以描述各種器件，但這些器件不應受這些術語限制。這些術語僅用以區分一個器件與另一器件。因此，例如，下文所論述之第一器件、第一組件或第一區段可被稱為第二器件、第二組件或第二區段而不偏離實例實施例的教示。
將參看透視圖、橫截面圖及/或平面圖來描述實例實施例。因此，可根據製造技術及/或容許度來修改實例視圖的輪廓。即，本發明之實例實施例不意欲限制實例實施例的範疇，而是欲涵蓋可歸因於製造製程之改變所引起的所有改變以及修改。因此，展示於圖式中之區是以示意性形式說明，且僅以說明且並非作為限制之方式呈現區的形狀。
本文中參看橫截面說明來描述實例實施例，所述橫截面說明為理想化實例實施例(及中間結構)的示意性說明。因而，應預期由於(例如)製造技術及/或容差而引起的相對於說明之形狀的變化。因此，實例實施例不應被理解為限於本文中所說明之區的特定形狀，而應包含由(例如)製造導致之形狀偏差。舉例而言，說明為矩形之經植入區將通常具有修圓或彎曲特徵及/或在其邊緣處之植入濃度的梯度，而非自經植入區至非植入區之二元改變。同樣，藉由植入形成之埋入區可在埋入區與藉以發生植入之表面之間的區中導致某植入。因此，諸圖中所說明之區本質上為示意性的，且其形狀不意欲說明元件之區的實際形狀且不意欲限制實例實施例之範疇。亦請注意，在一些替代性實施中，所說明之功能/動作可不以諸圖中說明的次序發生。舉例而言，視所涉及之功能性/動作而定，連續展示的兩個圖實際上可實質上同時被 執行，或有時可以相反次序執行。
除非另有定義，否則本文中所使用之所有科技術語具有與由一般熟習本發明所屬之技術者常常理解的含義相同的含義。請注意，使用任何及所有實例或本文中所提供的例示性術語僅意欲更好地闡明本發明，且並非限制本發明之範疇，除非另有指定。另外，除非另有定義，否則常用詞典中定義的所有術語不能被過度解釋。
儘管可能未展示一些橫截面圖的對應平面圖及/或透視圖，但本文中說明之元件結構的橫截面圖提供對沿著如在平面圖中將說明的兩個不同方向及/或如將在透視圖中說明的三個不同方向延伸的多個元件結構的支援。兩個不同方向可能正交於彼此或可能不正交於彼此。三個不同方向可包含可與兩個不同方向正交的第三方向。多個元件結構可整合於相同電子元件中。舉例而言，當以橫截面圖說明元件結構(例如，記憶胞結構或電晶體結構)時，電子元件可包含多個元件結構(例如，記憶胞結構或電晶體結構)，如將由電子元件的平面圖所說明。多個元件結構可按陣列及/或按二維圖案配置。
下文中，將參看隨附圖式來進一步詳細地解釋一些實例實施例。
圖1為根據本發明之概念的實例實施例的計算機系統20之方塊圖。
參看圖1，計算機系統20包含儲存單元21以及處理器23。
如本文中所使用，術語「單元」或「模組」意謂但不限 於執行某些任務的軟體或硬體組件，例如，場可程式化閘陣列(Field Programmable Gate Array，FPGA)或特殊應用積體電路(Application Specific Integrated Circuit，ASIC)。單元或模組可有利地經設置以駐留於可定址儲存媒體上，且經設置以由一或多個處理器執行。因此，單元或模組可包含(例如)組件(例如，軟體組件、物件導向式軟體組件、類別組件及任務組件、處理程序(process)、函式、屬性、程序(procedure)、子常式、程式碼段、驅動程式、韌體、微碼、電路、資料、資料庫、資料結構、表、陣列以及變數)。組件、單元或模組所具有的功能性可藉由各種較小組件、單元或模組以組合式方式來執行，或可藉由各種較小組件、單元及/或模組來分離地執行。
儲存單元21可儲存或包含遮罩產生模組22。遮罩產生模組22可接收佈局設計10，且使用處理器23產生用於形成包含於佈局設計10中之圖案的遮罩30。
在本發明之一些實例實施例中，遮罩產生模組22可以(例如)軟體之形式來實施。在此狀況下，遮罩產生模組22可以碼之形式儲存於儲存單元21中，但實例實施例不限於此。
在本發明之概念的一些實例實施例中，儲存單元21可為非揮發性記憶體元件。非揮發性記憶體元件之實例可包含(但不限於)NAND快閃記憶體、NOR快閃記憶體、磁性隨機存取記憶體(magnetic random access memory，MRAM)、相變隨機存取記憶體(phase-change random access memory，PRAM)以及電阻性隨機存取記憶體(resistive random access memory，RRAM)。在本發明之概念的一些其他實例實施例中，儲存單元21可為硬碟機、 磁性記憶體元件及/或能夠儲存並記錄資料之任何其他類似資料儲存機構。
在圖1中，遮罩產生模組22儲存於儲存單元21中。然而，實例實施例不限於此。在本發明之概念的一些實例實施例中，遮罩產生模組22及/或其他類似軟體組件可儲存於多個儲存單元中。在一些實施例中，遮罩產生模組22及/或其他類似軟體組件亦可使用驅動機構(圖中未示)自單獨的電腦可讀儲存媒體載入至儲存單元21中。此單獨的電腦可讀儲存媒體可包含軟碟機、藍光/DVD/CD-ROM光碟機、USB隨身碟、記憶卡、記憶棒及/或任何其他類似電腦可讀儲存媒體。在一些實施例中，遮罩產生模組22及/或其他類似軟體組件可經由網路介面而非經由儲存單元21自遠端資料儲存元件及/或遠端計算機系統載入至儲存單元21中。
處理器23可為專用電腦處理元件，其經設置以藉由執行算術運算、邏輯運算以及輸入/輸出操作而進行儲存於一或多個儲存元件(例如，儲存單元21)中的程式碼，藉此將處理器23變換成專用處理器。處理器23可被載入有遮罩產生模組22。一旦遮罩產生模組22經載入至處理器23中，處理器23便可經設置以執行根據各種實例實施例的遮罩產生操作。雖然在圖1中說明僅一個處理器23，但實例實施例不限於此。在本發明之概念的一些實例實施例中，可以多個形式來提供處理器23。舉例而言，計算機系統20可經修改以在多核心環境中執行。若計算機系統20在多核心環境中執行，則可增強計算效率。
儘管在圖式中未予以具體說明，但處理器23可另外包含快取記憶體(例如，L1、L2等)以便改良其計算能力。此外，在 一些實施例中，計算機系統20可包含比展示於圖1中之那些組件多許多的組件，諸如顯示元件、一或多個影像感測器、網路介面及/或其他類似實體硬體組件。然而，不必為了揭示實例實施例而展示所有這些通常習知組件。
現將參看圖2至圖4來描述根據本發明之概念的實施例的製造半導體元件的方法。
圖2為說明根據本發明之概念之實例實施例的製造半導體元件之方法的流程圖。圖3為說明佈局設計之實例的圖。圖4為說明由圖1之遮罩產生模組22產生的遮罩之實例的圖。
參看圖2，提供佈局設計(操作S100)。
佈局設計可由半導體元件設計者來設計並提供。替代地，在本發明之概念的一些實例實施例中，佈局設計可由(例如)使用軟體實施之佈局設計工具來設計並提供。
下文中，將描述根據實例實施例的使用圖3之實例佈局設計製造半導體元件的方法，但實例實施例不限於此實例實施例。
參看圖3，佈局設計10包含第一主動圖案設計AT1及第二主動圖案設計AT2、第一閘電極設計GD1至第三閘電極設計GD3、第一主動觸點圖案設計AC1及第二主動觸點圖案設計AC2以及第一導通孔設計V1至第四導通孔設計V4。
第一主動圖案設計AT1及第二主動圖案設計AT2可沿著第一方向X延伸。在本發明之概念的一些實例實施例中，第一主動圖案設計AT1及第二主動圖案設計AT2可包含主動翼片圖案設計。舉例而言，在稍後將描述的製造製程(圖2之操作S300)中，沿著第一方向X延伸之第一主動翼片圖案可形成於定義第一主動 圖案設計AT1所在的區中，且沿著第一方向X延伸的第二主動翼片圖案可形成於定義第二主動圖案設計AT2所在的區中。
第一閘電極設計GD1至第三閘電極設計GD3可安置於第一主動圖案設計AT1及第二主動圖案設計AT2上，以沿著第二方向Y延伸。第一閘電極設計GD1至第三閘電極設計GD3可在第一方向X上彼此分離，如圖式中所說明。
第一主動觸點圖案設計AC1及第二主動觸點圖案設計AC2可安置於彼此分離的第一閘電極設計GD1至第三閘電極設計GD3間。舉例而言，第一主動觸點圖案設計AC1可在第一閘電極設計GD1與第二閘電極設計GD2之間沿著第二方向Y延伸，且第二主動觸點圖案設計AC2可在第二閘電極設計GD2與第三閘電極設計GD3之間沿著第二方向Y延伸。
在當前實例實施例中，可在佈局設計10中定義第一主動觸點圖案設計AC1及第二主動觸點圖案設計AC2，使得可使用雙圖案化微影。舉例而言，在稍後將描述之製造製程(圖2之操作S300)中，使用第一主動觸點圖案設計AC1製造的第一主動觸點圖案151(參見圖16)以及使用第二主動觸點圖案設計AC2製造的第二主動觸點圖案152(參見圖16)可使用雙圖案化微影來形成。
第一主動觸點圖案設計AC1可包含第一子主動觸點圖案設計AC1-1及第二子主動觸點圖案設計AC1-2。第二主動觸點圖案設計AC2可包含第三子主動觸點圖案設計AC2-1及第四子主動觸點圖案設計AC2-2。
第一子主動觸點圖案設計AC1-1與第二子主動觸點圖案 設計AC1-2可在第二方向Y上彼此分離開第二間隙L2。另外，第三子主動觸點圖案設計AC2-1與第四子主動觸點圖案設計AC2-2可在第二方向Y上彼此分離開第一間隙L1。
在本發明之概念的一些實例實施例中，第一間隙L1可小於第二間隙L2。第二間隙L2可為大於使用雙圖案化微影之圖案化可能實現之臨界尺寸的值，且第一間隙L1可為小於使用雙圖案化微影之圖案可能實現之臨界尺寸的值。
因此，在稍後將描述之製造製程(圖2的操作S300)中，分別使用第一子主動觸點圖案設計AC1-1及第二子主動觸點圖案設計AC1-2製造的第一子主動觸點圖案151-1(參見圖16)及第二子主動觸點圖案151-2(參見圖16)可使用雙圖案化微影來形成。然而，分別使用第三子主動觸點圖案設計AC2-1及第四子主動觸點圖案設計AC2-2製造的第三子主動觸點圖案152-1(參見圖16)及第四子主動觸點圖案152-2(參見圖16)無法在雙圖案化微影製程中一起形成。
第一導通孔設計V1至第四導通孔設計V4可安置於第一子主動觸點圖案設計AC1-1至第四子主動觸點圖案設計AC2-2上，以分別與第一子主動觸點圖案設計AC1-1至第四子主動觸點圖案設計AC2-2重疊。舉例而言，第一導通孔設計V1可與第一子主動觸點圖案設計AC1-1重疊，第二導通孔設計V2可與第二子主動觸點圖案設計AC1-2重疊，第三導通孔設計V3可與第三子主動觸點圖案設計AC2-1重疊，且第四導通孔設計V4可與第四子主動觸點圖案設計AC2-2重疊。
回看圖2，產生遮罩(操作S200)。
回看圖1，遮罩產生模組22可接收佈局設計10，且產生用於形成包含於佈局設計10中之圖案的遮罩30。
在當前實例實施例中，當接收說明於圖3中的佈局設計10時，遮罩產生模組22可產生如說明於圖4中的第一遮罩MK1至第三遮罩MK3。
為了方便解釋由遮罩產生模組22基於圖3之佈局設計10產生的遮罩，在圖4中僅說明第一遮罩MK1至第三遮罩MK3，所述遮罩用以基於第一子主動觸點圖案設計AC1-1至第四子主動觸點圖案設計AC2-2製造第一子主動觸點圖案151-1至第四子主動觸點圖案152-2(參見圖16)。
參看圖4，第一遮罩MK1由遮罩產生模組22產生，以基於第一子主動觸點圖案設計AC1-1及第二子主動觸點圖案設計AC1-2形成第一子主動觸點圖案151-1及第二子主動觸點圖案151-2(參見圖16)。
第二遮罩MK2及第三遮罩MK3由遮罩產生模組22產生，以基於第三子主動觸點圖案設計AC2-1及第四子主動觸點圖案設計AC2-2形成第三子主動觸點圖案152-1及第四子主動觸點圖案152-2(參見圖16)。
第一遮罩MK1可用以基於第一子主動觸點圖案設計AC1-1及第二子主動觸點圖案設計AC1-2形成第一子主動觸點圖案151-1及第二子主動觸點圖案151-2(參見圖16)，第一子主動觸點圖案設計AC1-1及第二子主動觸點圖案設計AC1-2彼此分離開第二間隙L2，第二間隙L2大於使用雙圖案化微影之圖案化可能實現的臨界尺寸。此情形可由一般熟習此項技術者充分瞭解， 且因此將不詳細地進行描述。
為了基於第三子主動觸點圖案設計AC2-1及第四子主動觸點圖案設計AC2-2形成第三子主動觸點圖案152-1及第四子主動觸點圖案152-2(參見圖16)，第二遮罩MK2可用作合併遮罩(merge mask)，且第三遮罩MK3可用作切割遮罩，所述第三子主動觸點圖案152-1與第四子主動觸點圖案152-2彼此分離開第一間隙L1，所述第一間隙L1小於使用雙圖案化微影進行圖案化可能實現的臨界尺寸。
舉例而言，第二遮罩MK2可用以暴露定義為第三子主動觸點圖案設計AC2-1(參見圖3)及第四子主動觸點圖案設計AC2-2(參見圖3)的區以及圖3中第三子主動觸點圖案設計AC2-1與第四子主動觸點圖案設計AC2-2之間的區T。第三遮罩M3可用以將由第二遮罩MK2暴露之區分割如下：定義第三子主動觸點圖案設計AC2-1(參見圖3)所在的區以及定義第四子主動觸點圖案設計AC2-2(參見圖3)所在的區。
根據一些實例實施例，遮罩產生模組22可基於所提供之佈局設計10產生關於由間隙(例如，L2)分離之圖案的第一遮罩MK1，所述間隙大於使用雙圖案化微影之圖案化可能實現的臨界尺寸；且遮罩產生模組22產生關於由間隙(例如，L1)分離開之圖案的合併遮罩MK2(其合併分離之圖案以及提供於圖案之間的間隙)及切割遮罩MK3(藉由定義圖案之間的間隙分離圖案)，所述間隙小於使用雙圖案化微影之圖案化可能實現之臨界尺寸。
遮罩產生模組22之以上操作可藉由(例如)專用處理器(例如，處理器23)執行。舉例而言，遮罩產生模組22可作為電 腦可讀碼及/或程式碼儲存於電腦可讀記錄媒體上，遮罩產生模組22在載入至處理器(例如，處理器23)中時設置處理器以變換成專用處理器，且使得專用處理器執行如上文所描述的遮罩產生模組22的操作。電腦可讀記錄媒體可為可儲存資料的任何資料儲存元件，所述資料可其後由電腦系統讀取及/或執行。電腦可讀記錄媒體之實例包含(例如)唯讀記憶體(read-only memory，ROM)、隨機存取記憶體(random-access memory，RAM)、藍光/DVD/CD-ROM、磁帶、軟磁碟、光學資料儲存元件及載波(例如，經由網際網路傳輸)及/或任何其他類似有形或無形媒體。電腦可讀記錄媒體亦可分佈於與電腦系統耦接的網路上，使得電腦可讀碼可以分散樣式儲存及/或執行。
回看圖2，使用所產生之遮罩製造半導體元件(操作S300)。將參看圖5至圖18C更詳細地描述此情形。
圖5為說明根據本發明之概念的實例實施例的製造半導體元件之方法的流程圖。圖6至圖17C為說明根據本發明之概念的實例實施例的製造半導體元件之方法之步驟的視圖。
圖7A至圖15A為沿著圖6之線A-A截取的橫截面圖，圖7B至圖15B為沿著圖6之線B-B截取的橫截面圖，且圖7C至圖15C為沿著圖6之線C-C截取的橫截面圖。為易於描述，主動圖案100及閘電極104僅說明於圖6中。
圖17A為沿著圖16之線A-A截取的橫截面圖，圖17B為沿著圖16之線B-B截取的橫截面圖，且圖17C為沿著圖16之線C-C截取的橫截面圖。為易於描述，在圖16中僅說明主動圖案100、閘電極104以及第一主動觸點圖案151及第二主動觸點圖案 152。
現將詳細地描述使用三個遮罩MK1至MK3(參見圖4)在定義為第一子主動觸點圖案設計AC-1至第四子主動觸點圖案設計AC2-2(參見圖3)的區中形成第一主動觸點圖案151及第二主動觸點圖案152(參見圖16)的製程，三個遮罩MK1至MK3由遮罩產生模組22(參見圖1)產生。然而，實例實施例不限於此，且包含於佈局設計(例如，圖1之佈局設計10)中的其他設計亦可使用相同或類似方法形成為圖案。
參看圖5，形成目標層(操作S310)。
參看圖6至圖7C，根據當前實例實施例的目標層包含第一層間絕緣膜110以及第二層間絕緣膜111中的至少一者。第一層間絕緣膜110以及第二層間絕緣膜111中的每一者可包含(例如)二氧化矽層(SiO2)、氮化矽層(SiN)、氮氧化矽層(SiON)等。
在本發明之概念的一些實例實施例中，目標層可包含第一層間絕緣膜110及第二層間絕緣膜111中的至少一者。第一層間絕緣膜110及/或第二層間絕緣膜111可由氧化物層形成。第一層間絕緣膜110及第二層間絕緣膜111中之至少一者可形成於主動圖案100上。
在本發明之概念的一些實例實施例中，主動圖案100可為沿著第一方向X延伸的主動翼片圖案。若閘電極104形成於主動翼片圖案100上，則通道區域可被增加，藉此改良半導體元件(例如，電晶體)的操作特性。
若主動圖案100中之每一者為主動翼片圖案，則其可藉 由局部地蝕刻基板(圖中未說明)來形成。在此狀況下，基板(圖中未說明)與主動圖案100中的每一者可包含相同材料。然而，實例實施例不限於此，且主動圖案100亦可使用不同方法來形成。舉例而言，在本發明之概念的一些實例實施例中，可藉由使磊晶層生長於基板(未說明)上且蝕刻經生長之磊晶層而形成主動圖案100中之每一者。
主動圖案100可包含(例如)半導體材料。主動圖案100可由選自由以下各者組成之群的一或多種半導體材料製成：Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs以及InP。
另外，主動圖案100可包含化合物半導體，例如，IV-IV族化合物半導體或III-V族化合物半導體。舉例而言，形成磊晶層之IV-IV族化合物半導體可為含有以下各者中之兩者或多於兩者的二元或三元化合物：碳(C)、矽(Si)、鍺(Ge)及錫(Sn)，或藉由用IV族元素摻雜二元或三元化合物獲得的化合物。形成磊晶層之III-V族化合物半導體可為由以下各者中之至少一者構成的二元、三元或四元化合物：與磷(P)、砷(As)及銻(Sb)(亦即，V族元素)中之一者鍵結的鋁(Al)、鎵(Ga)及銦(In)(亦即，III族元素)。
元件隔離層108可形成於沿著第一方向X延伸的數個主動圖案100之間。元件隔離層108可為(例如)絕緣層。元件隔離層108可為(例如)二氧化矽層(SiO2)、氮化矽層(SiN)或氮氧化矽層(SiON)。
在本發明之概念的一些實例實施例中，元件隔離層108可為(例如)淺溝槽隔離(STI)層。在本發明之概念的一些其他 實例實施例中，元件隔離層108可為深溝槽隔離(DTI)層。根據本發明之概念的實例實施例的元件隔離層108不限於說明於圖式中所描述者。
沿著第二方向Y延伸之閘電極104可形成於沿著第一方向X延伸的主動圖案100上。閘電極104可在第一方向X上彼此分離。
閘電極104中之每一者可包含金屬閘電極。舉例而言，閘電極104中之每一者可包含具有高導電率的金屬。金屬之實例可包含(例如)Al或W。
儘管未具體說明於諸圖中，但閘電極104中之每一者可包含功函數層(未說明)。舉例而言，若說明於諸圖中之半導體元件為p通道金氧半導體(PMOS)電晶體，則功函數層(未說明)可包含P型功函數層。P型功函數層可包含(例如)TiN及TaN中的至少一者。P型功函數層可為(例如)由TiN製成的單一層或包含TiN下部層及TaN上部層的雙層。
若說明於圖式中的半導體元件為n通道金氧半導體(NMOS)電晶體，則功函數層(未說明)可包含N型功函數層。N型功函數層之實例可包含(例如)TiAl、TiAlN、TaC、TaAlN、TiC及HfSi。
閘極絕緣層103可形成於每一閘電極104下方。閘極絕緣層103可沿著間隔物102之側壁向上延伸。當藉由閘極替換製程形成半導體元件時，閘極絕緣層103可具有此形狀。
在本發明之概念的一些實例實施例中，閘極絕緣層103可包含高k層。若閘極絕緣層103為高k層，則閘極絕緣層103 可由例如HfO2、Al2O3、ZrO2、TaO2等的材料製成。
儘管在圖式中未具體說明，但界面層(未說明)可形成於閘極絕緣層103與主動圖案100之間，以防止或減輕主動圖案100與閘極絕緣層103之間的不良界面性質。界面層可包含具有9或小於9之介電常數(k)的低k材料層。舉例而言，這些材料包含二氧化矽層(具有大約4之介電常數k)或氮氧化矽層(根據氧及氮原子之含量具有大約4至8的介電常數k)。另外，界面層可由矽酸鹽或以上實例層的任何組合製成。
源極及汲極區101可形成於閘電極104中之每一者的兩側上。儘管源極及汲極區101在圖式中形成於主動圖案100中，實例實施例不限於此。在本發明之概念的一些其他實例實施例中，可藉由(例如)磊晶生長製程形成源極及汲極區101。
源極及汲極區101可與閘電極104中之每一者分離，且可進一步由間隔物102彼此分離。舉例而言，間隔物102可安置於閘電極104中之每一者的至少一側上，如圖式中所說明。此外，間隔物102可安置於閘電極104中之每一者與源極及汲極區101之間。
間隔物102中之每一者可包含氮化物層及氮氧化物層中的至少一者。在圖7A中，間隔物102中之每一者的側表面為彎曲的，但實例實施例不限於此。舉例而言，間隔物102中之每一者可以任何形狀形成。舉例而言，在本發明之概念的一些實例實施例中，間隔物102中之每一者的形狀可(例如)為「I」狀或「L」狀。
罩蓋層105可形成於閘電極104中的每一者上。罩蓋層 105可用以以自對準方式形成主動觸點圖案152(參見圖17A)。舉例而言，罩蓋層105可減輕或防止主動觸點圖案152(或替代地，151)(參見圖17A)與閘電極104彼此電短路。
罩蓋層105可包含(例如)氮化物層。儘管罩蓋層105在圖式中形成於閘電極104中的每一者上，但在可以替代性方式減輕或防止主動觸點圖案152(或替代地，151)(參見圖17A)與閘電極104之間的電短路的情況下可省略罩蓋層105。
在當前實例實施例中，用作目標層的第一層間絕緣膜110及第二層間絕緣膜111中的至少一者可經形成以覆蓋主動圖案100、間隔物102、閘極絕緣層103及閘電極104。
參看圖5，形成第一遮罩(操作S320)。
第一遮罩可對應於上文所描述之第二遮罩MK2(參見圖4)。現將參看圖8A至圖10C更詳細地描述此情形。
參看圖8A至圖8C，第一有機層122、氧化物層124、硬遮罩層126及第二有機層128依序形成於目標層上，所述目標層包含第一層間絕緣膜110及第二層間絕緣膜111中的至少一者。
第一有機層122及第二有機層128中的每一者可包含(例如)旋塗硬遮罩(spin-on hard mask，SOH)層，且硬遮罩層126可包含(例如)氮化矽(SiN)層。
第一光阻圖案129形成於第二有機層128上，以暴露定義第二主動觸點圖案設計AC2(參見圖3)所在的區。因此，第一光阻圖案129不形成於說明於圖8C中的第二有機層128上。
參看圖9A至圖9C，使用第一光阻圖案129作為遮罩蝕刻硬遮罩層126以及第二有機層128。因此，硬遮罩層126被分成 第一硬遮罩層圖案126-1及第二硬遮罩層圖案126-2。圖8C中所說明的安置於氧化物層124上之第二有機層128及硬遮罩層126皆被移除。
在此蝕刻製程中，氧化物層124可用作蝕刻終止層。舉例而言，可使用第一光阻圖案129作為遮罩來蝕刻硬遮罩層126及第二有機層128，直至暴露氧化物層124為止。
參看圖10A至圖10C，使用灰化製程及/或剝離製程來移除剩餘的第一光阻圖案129及剩餘的第二有機層128。
因此形成之第一硬遮罩層圖案126-1及第二硬遮罩層圖案126-2可對應於上文所描述的第二遮罩MK2(參見圖4)。因此，第一硬遮罩層圖案126-1及第二硬遮罩層圖案126-2可暴露定義第三子主動觸點圖案設計AC2-1及第四子主動觸點圖案設計AC2-2所在的區及圖3中的第三子主動觸點圖案設計AC2-1與第四子主動觸點圖案設計AC2-2之間的區T。
參看圖5，形成第二遮罩(操作S330)。
第二遮罩可對應於上文所描述的第一遮罩MK1(參見圖1)。現將參看圖11A至圖12C更詳細地描述此情形。
參看圖11A至圖11C，第三有機層132形成於第一硬遮罩層圖案126-1及第二硬遮罩層圖案126-2上。此處，第三有機層132可包含(例如)SOH層。
第二光阻圖案134形成於第三有機層132上，以暴露定義第一子主動觸點圖案設計AC1-1(參見圖3)及第二子主動觸點圖案設計AC1-2(參見圖3)所在的區。因此，具有等於第二間隙L2之長度的第二光阻圖案134形成於說明於圖11B中的第三有機 層132上。
參看圖12A至圖12C，使用第二光阻圖案134作為遮罩蝕刻第二硬遮罩層圖案126-2以及第三有機層132。在此蝕刻製程中，氧化物層124可用作蝕刻終止層。因此，可使用第二光阻圖案134作為遮罩來蝕刻第二硬遮罩層圖案126-2以及第三有機層132，直至暴露氧化物層124為止。接著，使用灰化製程及/或剝離製程來移除剩餘的第二光阻圖案134及剩餘的第三有機層132。
因此，具有等於第二間隙L2的長度之第三硬遮罩層圖案126-3形成於說明於圖12B中的氧化物層124上。
第三硬遮罩層圖案126-3可對應於上文所描述的第一遮罩MK1(參見圖4)。因此，第三硬遮罩層圖案126-3可暴露定義第一子主動觸點圖案設計AC1-1(參見圖3)及第二子主動觸點圖案設計AC1-2(參見圖3)所在的區。
參看圖5，形成第三遮罩(操作S340)。
第三遮罩可對應於上文所描述的第三遮罩MK3(參見圖4)。現將參看圖13A至圖13C來更詳細地描述此情形。
參看圖13A至圖13C，第四有機層142形成於氧化物層124上以及第一硬遮罩層圖案126-1及第三硬遮罩層圖案126-3上。第四有機層142可包含(例如)SOH層。
第三光阻圖案144形成於第四有機層142上，以暴露定義第三子主動觸點圖案設計AC2-1(參見圖3)及第四子主動觸點圖案設計AC2-2(參見圖3)所在的區。
使用第三光阻圖案144作為遮罩來蝕刻第四有機層142。在此蝕刻製程中，氧化物層124可用作蝕刻終止層。舉例而言， 可使用第三光阻圖案144作為遮罩來蝕刻第四有機層142，直至暴露氧化物層124為止。
因此，具有等於第一間隙L1之長度的第四有機層142在硬遮罩層126之數個部分之間形成於氧化物層124上，如圖13C中所說明。
因此形成之第四有機層142可對應上文所描述的第三遮罩MK3(參見圖4)。因為第四有機層142形成於由第一硬遮罩層圖案126-1及第二硬遮罩層圖案126-2暴露的區中，所以可將由第一硬遮罩層圖案126-1及第二硬遮罩層圖案126-2暴露的區劃分成圖3中的對應於第三子主動觸點圖案設計AC2-1的區以及對應於第四子主動觸點圖案設計AC2-2的區。
參看圖5，蝕刻目標層(操作S350)。
現將參看圖14A至圖15C來更詳細地描述此情形。
參看圖14A至圖14C，使用對應於第一遮罩MK1及第二遮罩MK2(參見圖4)的第一硬遮罩層圖案126-1及第三硬遮罩層圖案126-3以及對應於第三遮罩MK3的第四有機層142(參見圖4)作為遮罩來蝕刻氧化物層124及第一有機層122。因此，包含於目標層中之第一層間絕緣膜110及第二層間絕緣膜111中的至少一者可在定義第一子主動觸點圖案設計AC1-1至第四子主動觸點圖案設計AC2-2(參見圖3)所在的區中被暴露。
在蝕刻第一有機層122之製程中，第四有機層142(參見圖13)亦可被移除。因此，對應於第三遮罩MK3(參見圖4)的第四有機層142(參見圖13)未說明於圖14C中。
參看圖15A至圖15C，所暴露之第一層間絕緣膜110以 及所暴露之第二層間絕緣膜111經蝕刻，使得定義為第一子主動觸點圖案設計AC1-1至第四子主動觸點圖案設計AC2-2(參見圖3)的區得以定義於目標層中。
在本發明之概念的一些實例實施例中，第一層間絕緣膜110及第二層間絕緣膜111中的至少一者可包含(例如)氧化物層。因此，在移除所暴露之第一層間絕緣膜110及/或所暴露之第二層間絕緣膜111的製程中，形成於第一有機層122上的氧化物層124(參見圖14A)可被移除。
第一層間絕緣膜110及第二層間絕緣膜111之蝕刻可在定義為第一子主動觸點圖案設計AC1-1至第四子主動觸點圖案設計AC2-2(參見圖3)之區中暴露主動圖案100。
舉例而言，區S1中的主動圖案100(參見圖15B)可經暴露以定義第一子主動觸點圖案設計AC-1(參見圖3)，且區S2中的主動圖案110(參見圖15B)可經暴露以定義第二子主動觸點圖案設計AC1-2(參見圖3)。第二子主動觸點圖案設計AC1-2可與第一子主動觸點圖案設計AC-1在第二方向Y上分離開第二間隙。
另外，區S3中之主動圖案100(參見圖15C)可經暴露以定義第三子主動觸點圖案設計AC2-1(參見圖3)，且第三子主動觸點圖案設計AC2-1可在第一方向X上與第一子主動觸點圖案設計AC1-1(參見圖3)分離開。區S4中的主動圖案110(參見圖15C)可經暴露以定義第四子主動觸點圖案設計AC2-2(參見圖3)。第四子主動觸點圖案設計AC2-2可在第二方向Y上與第三子主動觸點圖案設計AC2-1(參見圖3)分離開第一間隙L1。
接著，可灰化剩餘的第一有機層122。因此，在第一層間絕緣膜110及第二層間絕緣膜111中之至少一者上剩餘的第一有機層122可被完全移除。
參看圖5，形成導電層(操作S360)。
現將參看圖16至圖17C更詳細地描述此情形。
參看圖16至圖17C，形成導電層以接觸經暴露的主動圖案110。
舉例而言，可藉由在對應於第一子主動觸點圖案設計AC1-1(參見圖3)的區中形成導電層而形成第一子主動觸點圖案151-1，且可藉由在對應於第二子主動觸點圖案設計AC1-2(參見圖3)之區中形成導電層而形成第二子主動觸點圖案151-2。
另外，可藉由在對應於第三子主動觸點圖案設計AC2-1(參見圖3)之區中形成導電層而形成第三子主動觸點圖案152-1，且可藉由在對應於第四子主動觸點圖案設計AC2-2(參見圖3)的區中形成導電層而形成第四子主動觸點圖案152-2。
在本發明之概念的一些實例實施例中，第一子主動觸點圖案151-1至第四子主動觸點圖案152-2可用以形成(例如)自對準觸點，但實例實施例不限於此。
儘管在圖式中未具體說明，但導通孔(未說明)可在定義有第一導通孔設計V1至第四導通孔設計V4(參見圖3)的區中形成於第一子主動觸點圖案151-1至第四子主動觸點圖案152-2上。此情形使基於圖3之佈局設計10的半導體元件製造完成。
如自以上描述內容顯而易見的是，在根據當前實例實施例的製造半導體元件之方法中，使用雙圖案化微影形成第一圖案 及第二圖案。在第一圖案及第二圖案中，使用用於形成子圖案作為單一圖案的合併遮罩及用於分割單一圖案的切割遮罩而形成具有子圖案的圖案(例如，定義為圖3之第二主動觸點圖案設計AC2的區)，所述子圖案具有小於使用雙圖案化微影之圖案化可能實現的臨界尺寸的間隙。因此，可以可靠方式來實現精細圖案。
現將參看圖18以及圖19來描述根據本發明之概念的另一實例實施例的製造半導體元件之方法。
圖18以及圖19為說明根據本發明之概念的另一實例實施例的製造半導體元件之方法的視圖。下文將描述當前實例實施例，主要集中於與上述實施例的差異。
根據當前實例實施例的製造半導體元件之方法在形成目標層(圖5之操作S310)及形成導電層(圖5之操作S360)方面不同於根據上述實例實施例的方法。
參看圖18，在當前實例實施例中，用作目標層的第一層間絕緣膜110並不被形成為直接覆蓋主動圖案100，而是形成於覆蓋主動圖案100的絕緣層112上。
舉例而言，在當前實例實施例中，絕緣層112可形成於主動圖案100上以覆蓋主動圖案100，矽化物觸點114可形成於絕緣層112之間以電連接至主動圖案100，且用作目標層之第一層間絕緣膜110可形成於絕緣層112與矽化物觸點114之間。
參看圖19，在當前實例實施例中，導電層(例如，第一子主動觸點圖案151-1及第二子主動觸點圖案152-1)可經形成以經由矽化物觸點114接觸主動圖案100。
其他組件以及特徵與上述實施例之組件以及特徵相同， 且因此將省略其冗餘描述。
圖20為根據本發明之概念之實例實施例的半導體元件之電路圖。圖21為說明於圖20中之半導體元件的佈局圖。
為了簡單，等同於上述實施例之組件的組件之冗餘描述將被省略，且下文將描述當前實例實施例，主要集中於與上述實施例的差異。
參看圖20以及圖21，半導體元件可包含在電源節點VCC與接地節點VSS之間並聯的一對第一反相器INV1及第二反相器INV2，以及包含分別連接至第一反相器INV1及第二反相器INV2之輸出節點的第一傳遞電晶體PS1及第二傳遞電晶體PS2。第一傳遞電晶體PS1及第二傳遞電晶體PS2可分別連接至位元線BL及互補位元線BLb。第一傳遞電晶體PS1及第二傳遞電晶體PS2的閘極可連接至字元線WL。
第一反相器INV1包含串聯的第一上拉電晶體PU1及第一下拉電晶體PD1，且第二反相器INV2包含串聯的第二上拉電晶體PU2及第二下拉電晶體PD2。第一上拉電晶體PU1及第二上拉電晶體PU2可為p通道場效電晶體(PFET)，且第一下拉電晶體PD1及第二下拉電晶體PD2可為n通道場效電晶體(NFET)。
第一反相器INV1之輸入節點連接至第二反相器INV2的輸出節點，且第二反相器INV2之輸入節點連接至第一反相器INV1的輸出節點，以便使第一反相器INV1及第二反相器INV2形成單一鎖存電路。
回看圖20以及圖21，第一主動翼片210、第二主動翼片220、第三主動翼片230及第四主動翼片240可在第一方向(例如， 圖21中的垂直方向)上延伸，且可在第二方向上彼此分離。第二主動翼片220及第三主動翼片230可短於第一主動翼片210及第四主動翼片240。
另外，第一閘電極251、第二閘電極252、第三閘電極253以及第四閘電極254可在第二方向(例如，圖21中的水平方向)上延伸，以與第一主動翼片210至第四主動翼片240相交。
舉例而言，第一閘電極251可與第一主動翼片210及第二主動翼片220完全相交，且與第三主動翼片230的末端局部重疊。第三閘電極253可與第四主動翼片240及第三主動翼片230完全相交，且與第二主動翼片220的末端局部重疊。第二閘電極252以及第四閘電極254可分別與第一主動翼片210以及第四主動翼片240相交。
可在第一閘電極251與第二主動翼片220的相交點附近定義第一上拉電晶體PU1。可在第一閘電極251與第一主動翼片210的相交點附近定義第一下拉電晶體PD1。可在第二閘電極252與第一主動翼片210之相交點附近定義第一傳遞電晶體PS1。可在第三閘電極253與第三主動翼片230之相交點附近定義第二上拉電晶體PU2。可在第三閘電極253與第四主動翼片240的相交點附近定義第二下拉電晶體PD2。可在第四閘電極254與第四主動翼片240的相交點附近定義第二傳遞電晶體PS2。
儘管在圖式中未具體地說明，但源極區以及汲極區可分別形成於第一閘電極251至第四閘電極254與第一主動翼片210至第四主動翼片240之間的每一相交點的兩側上。亦可形成多個觸點250。
第一共用觸點261可連接第二主動翼片220、第三閘極線253以及配線271的全部。第二共用觸點262可連接第三主動翼片230、第一閘極線251以及配線272的全部。舉例而言，若共同觸點261及262或配線271及272包含難以使用雙圖案化微影圖案化的子圖案，則製造半導體元件之上述方法可應用於製造共用觸點261及262或配線271及272的製程中。
圖22為包含根據本發明之概念的實例實施例之半導體元件的系統晶片(SoC)系統的方塊圖。
參看圖22，SoC系統1000包含應用程式處理器1001及動態隨機存取記憶體(DRAM)1060。
應用程式處理器1001包含中央處理單元(CPU)1010、多媒體系統1020、匯流排1030、記憶體系統1040以及周邊電路1050。
CPU 1010可經設置以驅動SoC系統1000。在本發明之概念的一些實例實施例中，CPU 1010可經設置為包含多個核心的多核心環境。
多媒體系統1020可用以執行SoC系統1000中的各種多媒體功能。多媒體系統1020可包含(例如)3D引擎模組、視訊編碼解碼器、顯示系統、攝影機系統及/或後處理器。
匯流排1030可用於CPU 1010、多媒體系統1020、記憶體系統1040與周邊電路1050之間的資料通信。在本發明之概念的一些實例實施例中，匯流排1030可具有多層結構。舉例而言，匯流排1030可為多層進階高效能匯流排(advanced high-performance bus，AHB)或多層進階可擴展介面(advanced extensible interface，AXI)。
記憶體系統1040可提供使應用程式處理器1001連接至外部記憶體(例如，DRAM 1060)且以高速度操作所需的環境。在一些實例實施例中，記憶體系統1040可包含用於控制外部記憶體(例如，DRAM 1060)的控制器(例如，DRAM控制器)。
周邊電路1050可向SoC系統1000提供允許至外部元件(例如，主機板)的順暢連接的環境。因此，周邊電路1050可包含使得連接至SoC系統1000之外部元件能夠與SoC系統1000相容的各種介面。
DRAM 1060可充當應用程式處理器1001的操作記憶體。在一些實例實施例中，DRAM 1060可置放於應用程式處理器1001外部，如圖式中所說明。舉例而言，DRAM 1060可以疊層封裝(package on package，PoP)之形式與應用程式處理器1001封裝在一起。
SoC系統1000之組件中的至少一者可包含根據本發明之概念的上述實例實施例之半導體元件，或可使用根據本發明之概念之上述實例實施例的製造半導體元件之方法來製造。
圖23為包含根據本發明之概念的實例實施例的半導體元件之電子系統的方塊圖。
參看圖23，電子系統1100包含控制器1110、輸入/輸出(I/O)元件1120、記憶體元件1130、介面1140及匯流排1150。控制器1110、I/O元件1120、記憶體元件1130及/或介面1140可藉由匯流排1150連接至彼此。匯流排1150可充當用於傳輸資料的路徑。
控制器1110可包含微處理器、數位信號處理器、微控制器及邏輯元件中的至少一者，所述邏輯元件能夠執行類似於微處理器、數位信號處理器及微控制器之功能的功能。I/O元件1120可包含(例如)小鍵盤、鍵盤以及顯示元件。記憶體元件1130可儲存資料及/或命令。介面1140可用以傳輸資料至通信網路或自通信網路接收資料。介面1140可為有線或無線介面。在實例中，介面1140可包含天線，或者有線或無線收發器。
儘管在圖式中未說明，但電子系統1100可為用於改良控制器1110之操作的操作記憶體，且可進一步包含高速度DRAM或SRAM。此處，根據本發明之概念的上述實例實施例之半導體元件中的任一者可用作操作記憶體。另外，根據上述實例實施例的半導體元件中之任一者可提供於記憶體元件1130中、控制器1110中或I/O元件1120中。
電子系統1100可應用至能夠在無線環境中傳輸或接收資訊的幾乎所有類型之電子產品，例如，個人資料助理(PDA)、攜帶型電腦、網路平板電腦(web tablet)、無線電話、行動電話、數位音樂播放器或記憶卡。
圖24至圖26為說明半導體系統之實例的圖，根據本發明之概念的實例實施例之半導體元件可應用至所述半導體系統。
圖24說明平板個人電腦(PC)1200，圖25說明膝上型電腦1300，且圖26說明智慧型電話1400。根據本發明之概念的上述實例實施例之半導體元件中的至少一者可用於平板PC 1200、筆記型電腦1300及智慧型電話1400中。
根據本發明之概念的實例實施例之半導體元件如本文中 所闡述亦可應用至不同於本文中所闡述之IC元件的各種IC元件。雖然平板PC 1200、筆記型電腦1300及智慧型電話1400已在上文被描述為根據本發明之概念的一些實例實施例的半導體系統之實例，但根據實例實施例的半導體系統之實例不限於平板PC 1200、筆記型電腦1300及智慧型電話1400。在本發明之概念的一些實例實施例中，半導體系統可經提供作為電腦、超級行動PC(UMPC)、工作站、迷你筆記型電腦、PDA、攜帶型電腦、無線電話、行動電話、電子書、攜帶型多媒體播放器(portable multimedia player，PMP)、攜帶型遊戲主機、導航元件、黑箱、數位攝影機、3維電視機、數位音訊記錄器、數位音訊播放器、數位圖像記錄器、數位圖像播放器、數位視訊記錄器、數位視訊播放器等。
作為詳細描述的結尾，熟習此項技術者將瞭解，可對上述實例實施例做出許多變化及修改而不實質上偏離實例實施例的原理。因此，本發明之所揭示實例實施例僅在一般且描述性意義下且並非出於限制目的而進行使用。
S310‧‧‧操作
S320‧‧‧操作
S330‧‧‧操作
S340‧‧‧操作
S350‧‧‧操作
S360‧‧‧操作

Claims (20)

  1. 一種製造半導體元件之方法，包括：形成目標層；在所述目標層上形成第一遮罩以暴露第一區；隨後在所述目標層上形成第二遮罩以暴露第二區，所述第二區在第一方向上與所述第一區分離；隨後在經暴露之所述第一區中形成第三遮罩以將所述第一區分成第一子區與第二子區，所述第一子區與所述第二子區在與所述第一方向相交之第二方向上彼此分離；以及使用所述第一遮罩至所述第三遮罩蝕刻所述目標層，使得所述第一子區及所述第二子區以及所述第二區定義於所述目標層中。
  2. 如申請專利範圍第1項所述之製造半導體元件之方法，其中所述目標層包括氧化物層。
  3. 如申請專利範圍第1項所述之製造半導體元件之方法，其中形成所述第一遮罩包括：在所述目標層上依序形成第一有機層、氧化物層以及硬遮罩層；以及使用所述氧化物層作為蝕刻終止層而圖案化所述硬遮罩層。
  4. 如申請專利範圍第3項所述之製造半導體元件之方法，其中所述氧化物層包括與所述目標層相同的材料。
  5. 如申請專利範圍第3項所述之製造半導體元件之方法，其中圖案化所述硬遮罩層包括：在所述硬遮罩層上依序形成第二有機層以及光阻圖案；以及 使用所述光阻圖案蝕刻所述第二有機層以及所述硬遮罩層，直至所述氧化物層被暴露。
  6. 如申請專利範圍第3項所述之製造半導體元件之方法，其中形成所述第三遮罩包括：在所述氧化物層上形成第二有機層以及光阻圖案；以及使用所述光阻圖案作為遮罩且使用所述氧化物層作為蝕刻終止層來圖案化所述第二有機層。
  7. 如申請專利範圍第6項所述之製造半導體元件之方法，其中蝕刻所述目標層使得所述第一子區及所述第二子區定義於所述目標層中包括：藉由使用所述第一遮罩及所述第三遮罩蝕刻所述氧化物層以及所述第一有機層來暴露所述目標層；以及將經暴露之所述目標層與所述氧化物層一起蝕刻。
  8. 如申請專利範圍第7項所述之製造半導體元件之方法，進一步包括：灰化所述第一有機層。
  9. 如申請專利範圍第1項所述之製造半導體元件之方法，進一步包括：形成導電層，以在所述第一子區及所述第二子區以及所述第二區中接觸在所述目標層下方的主動圖案。
  10. 如申請專利範圍第9項所述之製造半導體元件之方法，其中所述主動圖案包括沿著所述第一方向延伸的主動翼片，且形成所述目標層進一步包括在所述主動翼片上形成閘電極以沿著所述第二方向延伸。
  11. 如申請專利範圍第1項所述之製造半導體元件之方法，進一步包括：在所述第一子區及所述第二子區以及所述第二區中形成導電層，且其中形成所述目標層包含，形成主動圖案；在所述主動圖案上形成矽化物觸點以接觸所述導電層；以及在所述矽化物觸點上形成所述目標層。
  12. 一種製造半導體元件的方法，包括：接收佈局設計，在所述佈局設計中定義使用雙圖案化微影形成的第一圖案及第二圖案，所述第一圖案包含第一子圖案及與第一子圖案分離開第一間隙的第二子圖案；產生第一遮罩，所述第一遮罩用於暴露定義為所述第一子圖案及所述第二子圖案的區以及所述第一子圖案與所述第二子圖案之間的區；產生第二遮罩，所述第二遮罩用於暴露定義為所述第二圖案的區；以及產生第三遮罩，所述第三遮罩用於將藉由所述第一遮罩暴露的區分成定義為所述第一子圖案及所述第二子圖案的區。
  13. 如申請專利範圍第12項所述之製造半導體元件之方法，其中在所述佈局設計中，定義為所述第一圖案的區以及定義為所述第二圖案的區在第一方向上彼此分離，且定義為所述第一子圖案的區以及定義為所述第二子圖案的區在與所述第一方向相交的第二方向上彼此分離。
  14. 如申請專利範圍第13項所述之製造半導體元件之方法，其中第一主動觸點圖案形成於定義為所述第一圖案之區中的主動圖案上，且第二主動觸點圖案形成於定義為所述第二圖案的區中的所述主動圖案上。
  15. 如申請專利範圍第12項所述之製造半導體元件之方法，其中所述第二圖案包括第三子圖案以及與所述第三子圖案分離開大於所述第一間隙之第二間隙的第四子圖案。
  16. 如申請專利範圍第15項所述之製造半導體元件之方法，其中所述第一間隙等於或小於所述雙圖案化微影之臨界尺寸，且所述第二間隙大於所述臨界尺寸。
  17. 一種形成分離開小於臨界尺寸之間隙的圖案之方法，包括：形成目標層；在所述目標層上形成絕緣層；在所述絕緣層上形成第一遮罩，以暴露在第一方向上延伸的第一區；形成第二遮罩以覆蓋第二區，所述第二區將所述第一區分離成兩個子區；使用所述第一遮罩以及所述第二遮罩蝕刻所述目標層，以在所述目標層中形成兩個開口，使得所述兩個開口分離開對應於所述第二區的所述間隙，在所述第一方向上延伸，且經由所述兩個開口暴露下伏導電部件；以及形成藉由所述兩個開口限定的導電圖案，使得所述導電圖案與所述下伏導電部件實體接觸。
  18. 如申請專利範圍第17項所述之形成分離開小於臨界尺寸之間隙的圖案之方法，其中所述形成絕緣層包括：在所述目標層上依序形成第一有機層、氧化物層以及第一硬遮罩層。
  19. 如申請專利範圍第18項所述之形成分離開小於臨界尺寸之間隙的圖案之方法，其中形成所述第一遮罩包括：在所述第一硬遮罩層上依序形成第二有機層以及第一光阻圖案；以及蝕刻所述第二有機層以及所述第一硬遮罩層，直至所述氧化物層被暴露。
  20. 如申請專利範圍第19項所述之形成分離開小於臨界尺寸之間隙的圖案之方法，其中形成所述第二遮罩包括：選擇性地移除所述第一區中的所述第一硬遮罩層；在所述氧化物層上依序形成第三有機層及第二光阻圖案；以及使用所述第二光阻圖案作為遮罩且使用所述氧化物層作為蝕刻終止層而圖案化所述第二有機層。
TW103136277A 2013-10-21 2014-10-21 製造半導體元件的方法以及形成圖案的方法 TWI616931B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361893401P 2013-10-21 2013-10-21
US61/893,401 2013-10-21
KR1020140093287A KR102163187B1 (ko) 2013-10-21 2014-07-23 반도체 장치의 제조 방법 및 이를 구현하기 위한 컴퓨팅 시스템
??10-2014-0093287 2014-07-23

Publications (2)

Publication Number Publication Date
TW201517125A TW201517125A (zh) 2015-05-01
TWI616931B true TWI616931B (zh) 2018-03-01

Family

ID=53037704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136277A TWI616931B (zh) 2013-10-21 2014-10-21 製造半導體元件的方法以及形成圖案的方法

Country Status (3)

Country Link
KR (1) KR102163187B1 (zh)
CN (1) CN104576540B (zh)
TW (1) TWI616931B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411020B2 (en) 2017-08-31 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Using three or more masks to define contact-line-blocking components in FinFET SRAM fabrication
KR20220143247A (ko) * 2021-04-16 2022-10-25 삼성전자주식회사 에지 절연층을 갖는 반도체 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599028A (zh) * 2003-07-29 2005-03-23 三星电子株式会社 金属－绝缘体－金属电容器及互连结构
US20100264468A1 (en) * 2009-04-17 2010-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method Of Fabrication Of A FinFET Element
US20120299098A1 (en) * 2011-05-25 2012-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (finfet) non-volatile random access memory (nvram) device with bottom erase gate
TW201327690A (zh) * 2011-12-26 2013-07-01 Samsung Electronics Co Ltd 半導體元件及其製造方法
TW201340312A (zh) * 2012-03-21 2013-10-01 Samsung Electronics Co Ltd 包括具不同摻雜區之鰭狀結構的場效電晶體以及包括該場效電晶體的半導體元件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281114A (ja) * 2006-04-05 2007-10-25 Sony Corp 半導体装置の製造方法および半導体装置
US7701470B2 (en) * 2006-12-13 2010-04-20 Adobe Systems, Incorporated Stable mask combination in digital image editing
CN101520599A (zh) * 2008-02-26 2009-09-02 上海天马微电子有限公司 掩模及其设计方法、和使用该掩模制造阵列基板的方法
US8399183B2 (en) * 2009-05-13 2013-03-19 Synopsys, Inc. Patterning a single integrated circuit layer using automatically-generated masks and multiple masking layers
US8110466B2 (en) * 2009-10-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET patterning
KR101658492B1 (ko) * 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101692407B1 (ko) * 2010-08-19 2017-01-04 삼성전자주식회사 라인 패턴 구조물의 형성 방법
CN102446704B (zh) * 2010-10-14 2013-09-11 中芯国际集成电路制造(上海)有限公司 双重图形化方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599028A (zh) * 2003-07-29 2005-03-23 三星电子株式会社 金属－绝缘体－金属电容器及互连结构
US20100264468A1 (en) * 2009-04-17 2010-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method Of Fabrication Of A FinFET Element
US20120299098A1 (en) * 2011-05-25 2012-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (finfet) non-volatile random access memory (nvram) device with bottom erase gate
TW201327690A (zh) * 2011-12-26 2013-07-01 Samsung Electronics Co Ltd 半導體元件及其製造方法
TW201340312A (zh) * 2012-03-21 2013-10-01 Samsung Electronics Co Ltd 包括具不同摻雜區之鰭狀結構的場效電晶體以及包括該場效電晶體的半導體元件

Also Published As

Publication number Publication date
CN104576540A (zh) 2015-04-29
CN104576540B (zh) 2018-12-18
KR102163187B1 (ko) 2020-10-08
KR20150045881A (ko) 2015-04-29
TW201517125A (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
US10128246B2 (en) Semiconductor devices including an isolation layer on a fin and methods of forming semiconductor devices including an isolation layer on a fin
US9698268B2 (en) Methods of forming semiconductor devices, including forming a semiconductor material on a fin, and related semiconductor devices
US9947671B2 (en) Semiconductor device including transistors having different threshold voltages
CN106057869B (zh) 半导体器件及其制造方法
KR102155511B1 (ko) 반도체 장치 및 그 제조 방법
TWI634444B (zh) 佈線設計系統與使用該系統製造之半導體裝置
KR102193674B1 (ko) 반도체 장치의 레이아웃 디자인을 생성하는 레이아웃 디자인 시스템
TWI691082B (zh) 具有鰭型場效電晶體的半導體元件
US9306070B2 (en) Semiconductor device and method of fabricating the same
TWI678810B (zh) 包含主動鰭的半導體裝置
KR20140080475A (ko) ＦｉｎＦＥＴ를 위한 구조
TWI767809B (zh) 半導體結構及系統晶片（ＳｏＣ）積體電路及其製造方法
KR20160123031A (ko) 반도체 장치 및 그 제조 방법
US20230060387A1 (en) Integrated circuit and method of manufacturing same
US9754789B2 (en) Method of fabricating semiconductor device and computing system for implementing the method
US10340288B2 (en) Method, apparatus, and system for improved memory cell design having unidirectional layout using self-aligned double patterning
TWI616931B (zh) 製造半導體元件的方法以及形成圖案的方法
KR20230132607A (ko) 메모리 비트 셀들을 위한 내부 노드 점퍼
Ryckaert et al. SRAM technology status and perspectives
KR102238439B1 (ko) 반도체 장치 및 그 제조 방법