TWI605145B - 用以在使用金屬氯化物前驅體之含鍺膜上沉積金屬層的方法 - Google Patents
用以在使用金屬氯化物前驅體之含鍺膜上沉積金屬層的方法 Download PDFInfo
- Publication number
- TWI605145B TWI605145B TW103138754A TW103138754A TWI605145B TW I605145 B TWI605145 B TW I605145B TW 103138754 A TW103138754 A TW 103138754A TW 103138754 A TW103138754 A TW 103138754A TW I605145 B TWI605145 B TW I605145B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- semiconductor device
- forming
- ruthenium
- plasma
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 58
- 229910052751 metal Inorganic materials 0.000 title claims description 46
- 239000002184 metal Substances 0.000 title claims description 46
- 229910001510 metal chloride Inorganic materials 0.000 title claims description 27
- 239000002243 precursor Substances 0.000 title claims description 27
- 238000000151 deposition Methods 0.000 title claims description 24
- 229910052732 germanium Inorganic materials 0.000 title claims description 15
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title description 9
- 239000010936 titanium Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 44
- 238000009832 plasma treatment Methods 0.000 claims description 43
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 37
- 229910052707 ruthenium Inorganic materials 0.000 claims description 37
- 238000009472 formulation Methods 0.000 claims description 31
- 239000000203 mixture Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical group Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 4
- 229910021550 Vanadium Chloride Inorganic materials 0.000 claims description 3
- CJTCBBYSPFAVFL-UHFFFAOYSA-N iridium ruthenium Chemical compound [Ru].[Ir] CJTCBBYSPFAVFL-UHFFFAOYSA-N 0.000 claims description 3
- PDKHNCYLMVRIFV-UHFFFAOYSA-H molybdenum;hexachloride Chemical compound [Cl-].[Cl-].[Cl-].[Cl-].[Cl-].[Cl-].[Mo] PDKHNCYLMVRIFV-UHFFFAOYSA-H 0.000 claims description 3
- RPESBQCJGHJMTK-UHFFFAOYSA-I pentachlorovanadium Chemical compound [Cl-].[Cl-].[Cl-].[Cl-].[Cl-].[V+5] RPESBQCJGHJMTK-UHFFFAOYSA-I 0.000 claims description 3
- YBCAZPLXEGKKFM-UHFFFAOYSA-K ruthenium(iii) chloride Chemical compound [Cl-].[Cl-].[Cl-].[Ru+3] YBCAZPLXEGKKFM-UHFFFAOYSA-K 0.000 claims description 3
- YOUIDGQAIILFBW-UHFFFAOYSA-J tetrachlorotungsten Chemical compound Cl[W](Cl)(Cl)Cl YOUIDGQAIILFBW-UHFFFAOYSA-J 0.000 claims description 3
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical compound [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 claims 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 21
- 239000007789 gas Substances 0.000 description 19
- 238000005530 etching Methods 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- IAOQICOCWPKKMH-UHFFFAOYSA-N dithieno[3,2-a:3',2'-d]thiophene Chemical compound C1=CSC2=C1C(C=CS1)=C1S2 IAOQICOCWPKKMH-UHFFFAOYSA-N 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 241001591005 Siga Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000004876 x-ray fluorescence Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明大體上係關於使用氣相沉積在半導體基板上形成金屬層，更特別是關於使用金屬氯化物前驅體在含鍺膜上沉積金屬層。
本申請案係相關於2013年11月9日所申請的美國臨時申請案第61/902190(參考編號TTCA-452PRO)號並主張該案的優先權，該案全文在此併入做為參考文獻。
在半導體產業中，例如鰭狀場效電晶體(FinFETs)的新式3D元件正步入半導體元件的製造。FinFETs要求例如鈦矽化物之包覆層體周圍的保形接觸層，這從布局規則(ground-rule)、設計及成本的角度而言都極為合適。
進一步地，微電子元件的最小特徵部尺寸即將接近深度次微米等級以符合更高階、更低功耗之微處理器與數位電路的要求。例如，在動態隨機
存取記憶體(dynamic random access memory，DRAM)與加強型動態隨機存取記憶體(Enhanced DRAM，EDRAM)的製造中廣泛使用低電阻率的耐火金屬矽化物層作為閘極堆疊層的一部分。低電阻率之金屬矽化物層的另一應用在於深溝槽DRAM(deep trench-DRAM)的電容或堆疊式DRAM單元(stacked DRAM cell)的通孔。此二應用均苦於「內電極(深溝槽DRAM的柱塞)或通孔(堆疊式DRAM)之串聯電阻隨布局規則之倒數的平方而增加」的事實。在先進DRAM中，此效應由於固定電容值之需求導致更深之溝槽(或更高的堆疊)而受到增強。
深溝槽DRAM的關鍵要求係對高深寬比的溝槽具有良好的金屬矽化物層階梯覆蓋(step coverage)。額外的需求包括：金屬矽化物層必須有低電阻率，並且必須在用於製造積體電路的慣常處理溫度下為穩定狀態。通常都需要這些層體的保形沉積，而這對於極深之溝槽相當具挑戰性。
本發明的實施例說明使用金屬氯化物前驅體以在含鍺(Ge)膜上沉積金屬層的方法。此金屬層可沉積於例如基板上的突起特徵部及基板內的凹陷特徵部。此金屬層可包含例如鈦、鉬、鎢、鉭、釩或其二或更多者的組合。本發明的實施例解決了金屬氯化物前驅體暴露期間的含鍺膜蝕刻及有害劣化，其中金屬氯化物前驅體係用於在含鍺膜上沉積金屬層。
根據一實施例，本方法包括：設置在其上具有含鍺膜的基板；確認第一電漿處理配方，該第一電漿處理配方使用金屬氯化物前驅體以高於含鍺膜受金屬氯化物前驅體蝕刻的速度在含鍺膜上沉積第一金屬層；與確認第二電漿處理配方，該第二電漿處理配方使用金屬氯化物前驅體以高於由金屬氯化物
前驅體在含鍺膜上沉積第二金屬層的速度蝕刻含鍺膜。本方法更包括運行第一電漿處理配方以在含鍺膜上沉積第一金屬層，與運行第二電漿處理配方以在第一金屬層上沉積第二金屬層，其中該第二金屬層以高於第一金屬層所沉積的速度沉積。
根據另一實施例，本方法包括設置在其上具有含鍺膜的基板，其中該含鍺膜為矽-鍺膜或鍺膜、確認第一電漿處理配方，該第一電漿處理配方使用TiCl4以高於含鍺膜受TiCl4蝕刻的速度在含鍺膜上沉積第一Ti層、以及確認第二電漿處理配方，該第二電漿處理配方使用TiCl4以高於由TiCl4在含鍺膜上沉積第二Ti層的速度蝕刻含鍺膜。本方法進一步包括運行第一電漿處理配方以在含鍺膜上沉積第一Ti層，以及運行第二電漿處理配方以在第一Ti層上沉積第二Ti層，其中第二Ti層以高於第一Ti層所沉積的速度沉積。
根據又另一實施例，本方法包括設置在其上具有含鍺膜的基板，在含鍺膜上沉積Si膜，並將Si膜暴露於受電漿激發的金屬氯化物前驅體以在Si膜上沉積金屬層。
100‧‧‧基板
102‧‧‧SixGe1-x膜
104‧‧‧第一Ti層
106‧‧‧第二Ti層
200‧‧‧基板
201‧‧‧鰭部
202‧‧‧SixGe1-x膜
203‧‧‧絕緣體
204‧‧‧第一Ti層
206‧‧‧第二Ti層
300‧‧‧基板
302‧‧‧SixGe1-x膜
303‧‧‧Si膜
304‧‧‧Ti層
400‧‧‧基板
401‧‧‧Si鰭部
402‧‧‧SixGe1-x膜
403‧‧‧絕緣體
406‧‧‧Ti層
在圖式中：根據本發明的一實施例，圖1A-1C顯示在含鍺膜上形成金屬層的程序流程概要剖面圖；根據本發明的另一實施例，圖2A-2D顯示在含鍺膜上形成金屬層的程序流程概要剖面圖；
根據本發明的又另一實施例，圖3A-3C顯示在含鍺膜上形成金屬層的程序流程概要剖面圖；根據本發明的實施例，圖4顯示形成在含鍺膜上之金屬層的概要剖面圖；圖5A-5B顯示不同程序氣體對於SiGe基板蝕刻的影響；以及圖6A-6B顯示不同的TiCl4氣體流量以及射頻(RF)電漿功率對SiGe基板蝕刻的影響。
使用金屬氯化物前驅體以在含鍺膜上形成金屬層的方法係揭露於諸多實施例中。
熟悉相關技術者將察知，各實施例可在沒有一或更多之特定細節的情況下實施，或以其他替代及/或額外的方法、材料或零部件實施。其他情況中，習知的結構、材料或操作將不予顯示或詳述以避免混淆本發明各實施例的態樣。同樣地，為解釋意圖而提出特定數目、材料與設置以提供本發明的完善理解。此外應可了解到，顯示於圖式的各實施例為圖示代表而不一定需照比例繪製。
遍及本說明書所提及的「某一實施例」或「一實施例」意指關於該實施例所說明的特定特徵、結構、材料或特性包括於本發明的至少一實施例中，而非代表它們存在於每一實施例中。因此，遍及於本說明書各處之詞語「某一實施例中」或「一實施例中」的出現不一定意指本發明的同一實施例。在此詳細說明書中，遍及於諸多圖式中的類似部件由類似的參考編號所標明。
半導體產業中，含鍺膜已在元件製造上(例如當整合為像是FinFET的3D元件時)受到相當大的關注。FinFET要求形成例如鈦矽化物的包覆圍繞保形接觸層。鈦矽化物層可經由在電漿環境中使用氣態的鈦氯化物前驅體(例如受電漿激發的TiCl4)將鈦金屬沉積至基板上而藉由化學氣相沉積(Chemical Vapor Deposition，CVD)或原子層沉積(Atomic Layer Deposition，ALD)所形成。之後，基板可受到熱處理而形成鈦矽化物。然而，含鍺膜會與受電漿激發的TiCl4反應形成揮發性的GeClx副產物(例如GeCl4)而蝕刻含鍺膜。本發明的實施例解決了這些問題並提供以高沉積速度在含鍺膜上形成金屬層的方法。
圖5A-5B及圖6A-6B顯示不同程序氣體對於蝕刻SiGe膜的影響。程序氣體包括單獨或結合皆可的TiCl4、Ar與H2。測試樣品包含在Si基板上有45nm厚的Si0.6Ge0.4(自此為SiGe)膜。圖5A中，將程序氣體在未使用RF電漿激發的情況下於450℃對SiGe膜暴露5分鐘，且SiGe的膜厚在暴露於氣體前後以X射線螢光分析(XRF)量測。程序條件為：(a)TiCl4(40sccm)、(b)TiCl4(80sccm)、(c)TiCl4(40sccm)+H2氣體，以及(d)H2(4000sccm)。圖5A的結果顯示出在(a)~(d)中的氣體暴露對於Si0.6Ge0.4的厚度有微小的影響。
圖5B中，在電容耦合式電漿(capacitively coupled plasma，CCP)處理系統中使用RF電漿激發並將程序氣體以450℃對SiGe膜暴露3分鐘，且SiGe的膜厚在氣體暴露前後以XRF量測。程序條件為：(a)Ar+H2電漿(800W)、(b)H2電漿(800W)、(c)Ar電漿(800W)，以及(d)Ar+TiCl4(800W)。圖5B中的結果顯示出僅(d)中的氣體暴露對SiGe膜有明顯蝕刻，並將SiGe的膜厚減少約50%。
在圖6A中，程序氣體包含受電漿激發的TiCl4。此結果顯示出SiGe膜的蝕刻隨TiCl4氣體流速由5sccm增至40sccm而增加。RF電漿功率為400W。在
圖6B中，此結果顯示SiGe膜的蝕刻隨電漿功率從800W增至2500W而增加。TiCl4氣體流速為40sccm。圖6A-6B的結果顯示，增加的TiCl4氣體流與增加的電漿功率兩者均會增加SiGe膜的蝕刻。
圖5B與圖6A-6B的結果顯示，使用TiCl4之高氣體流量及/或RF之高電漿功率的電漿處理配方會高效蝕刻SiGe膜而非在SiGe膜上沉積Ti。因此在這些條件下，SiGe膜受蝕刻的速度大於Ti層在SiGe膜上的沉積。
本發明的實施例解決了SiGe膜暴露於受電漿激發之金屬氯化物前驅體時的SiGe膜蝕刻問題。第一沉積步驟在SiGe膜上沉積薄層的第一金屬層並同時將SiGe膜的蝕刻減到最低，之後，第二沉積步驟在薄層的第一金屬層上沉積厚層的第二金屬層。此外，第二金屬層係以高於第一金屬層沉積的速度所沉積。在將SiGe膜的蝕刻降到最低時，這提供了對高產量之元件製造足夠高的整體沉積速率。
以下範例說明使用受電漿激發的TiCl4氣體以在SiGe膜上沉積Ti，但本發明的實施例可適用於其他諸多金屬氯化物前驅體。一實施例中，金屬氯化物前驅體可選自由鈦氯化物、鉬氯化物、鎢氯化物、鉭氯化物與釩氯化物所組成的群組。一實施例中，金屬氯化物前驅體可選自由TiCl4、MoCl4、WCl6、TaCl5、與VCl4所組成的群組。金屬層可包括鈦(Ti)、鉬(Mo)、鎢(W)、鉭(Ta)、釩(V)、或其組合。
根據本發明的一實施例，圖1A-1C顯示在含鍺膜上形成金屬層的程序流程概要剖面圖。圖1A顯示在Si基板100上的SixGe1-x膜102。某些實施例中，Si基板100可以是包含凹陷特徵部或突出特徵部的圖案化基板。凹陷特徵部可包括例如在半導體元件上常見的溝槽、通孔或其組合。突出特徵部包括例如鰭部
及更為複雜的3D結構。基板100可以是任何尺寸的Si基板，例如200mm的基板、300mm的基板、450mm的基板或甚至更大的基板。在SixGe1-x膜102中，x是Si的原子比例，1-x是Ge的原子比例，且0x<1。一範例中，x=0代表Ge膜102。
根據本發明的一實施例，本方法包括確認第一電漿處理配方，該第一電漿處理配方使用TiCl4以高於SixGe1-x膜102受TiCl4所蝕刻的速度在SixGe1-x膜102上沉積第一Ti層，以及確認第二電漿處理配方，該第二電漿處理配方使用TiCl4以高於第二Ti層在SixGe1-x膜102上所沉積的速度而蝕刻SixGe1-x膜102。第一與第二電漿處理配方可藉由例如變化TiCl4流速、RF電漿功率、或TiCl4流速與RF電漿功率兩者而識別。根據本發明的一實施例，第二電漿處理配方具有高於第一電漿處理配方的TiCl4流速。根據本發明的一實施例，第二電漿處理配方其有高於第一電漿處理配方的RF電漿功率。根據本發明的一實施例，第二電漿處理配方具有高於第一電漿處理配方的TiCl4流速與RF電漿功率。
根據一實施例，第一電漿處理配方包括使用含有TiCl4與H2之程序氣體的CVD程序。根據另一實施例，第一電漿處理配方包括使用TiCl4與H2交替暴露的ALD程序。在CVD與ALD程序中，第一電漿處理配方的TiCl4流速可以在2sccm與20sccm之間，而RF電漿功率可以在約100W與約400W之間。用於ALD與CVD程序的基板溫度可以在約400℃與約700℃之間。
根據一實施例，第二電漿處理配方包括使用含有TiCl4與H2之程序氣體的CVD程序。根據另一實施例，第二電漿處理配方包括使用TiCl4與H2交替暴露的ALD程序。在CVD與ALD程序中，第二電漿處理配方的TiCl4流速可大於20sccm，例如在大於20sccm與200sccm之間。RF電漿功率可大於400W，例如在
大於400W與3000W之間。用於ALD與CVD程序的基板溫度可在400℃與700℃之間。
本方法包括運行第一電漿處理配方以在SixGe1-x膜102上沉積第一Ti層104。這顯示在圖1B。第一電漿處理配方形成對SixGe1-x膜102有良好附著性的第一Ti層104。第一Ti層104的厚度可以是例如在約1nm與約5nm之間。
之後，本方法包括運行第二電漿處理配方以在第一Ti層104上沉積第二Ti層106，其中第二Ti層106以高於第一Ti層104沉積的速度所沉積。圖1C顯示沉積在第一Ti層104上的第二Ti層106。第二Ti層106的厚度可以是例如介於約3nm與約15nm之間。根據本發明的實施例，在運行第二電漿處理配方時的TiCl4暴露期間，第一Ti層104係保護SixGe1-x膜102免於受到蝕刻，從而容許在不蝕刻SixGe1-x膜102的情形下以高沉積速率沉積第二Ti層106。
說明在圖1A-1C中的沉積方法可適用於基板上的突出特徵部。根據本發明的一實施例，圖2A-2D顯示在含鍺膜上形成金屬層的處理流程概要剖面圖。圖2A中的絕緣體上矽晶(silicon on insulator，SOI)結構包括基板200、絕緣體203(例如SiO2)以及Si鰭部201。圖2B顯示選擇性沉積在Si鰭部201的SixGe1-x膜202，圖2C顯示沉積在SixGe1-x膜202上的第一Ti層204，以及圖2D顯示沉積在第一Ti層204上的第二Ti層206。第一Ti層204與第二Ti層206形成鰭狀SixGe1-x膜202的包覆圍繞保形接觸層。
根據另一實施例，顯示在圖2A的結構可由延伸通過絕緣體203之包含有塊狀Si鰭部的鰭狀結構所替代。一範例中，Ti層204與206可以是P型金氧半電晶體(PMOS)接點。
根據本發明的一實施例，圖3A-3C顯示在含鍺膜上形成金屬層的處理流程概要剖面圖。圖3A顯示在基板300上的SixGe1-x膜302。某些實施例中，基板300可以是包含凹陷特徵部或突出特徵部的圖案化基板。凹陷特徵部可包括例如在半導體元件上常見的溝槽、通孔或其組合。突出的特徵部可包括例如鰭部及更為複雜的3D結構。基板300可以是任何尺寸的Si基板，例如200mm的基板、300mm的基板、450mm的基板或甚至更大的基板。在SixGe1-x膜302中，x是Si的原子比例，1-x是Ge的原子比例，且0x<1。一範例中，x=0代表Ge膜302。
圖3B顯示沉積在SixGe1-x膜302上的Si膜303。Si膜303可以是磊晶Si膜、多晶Si膜或非晶Si膜。Si膜303可藉由將SixGe1-x膜302暴露於包括含矽氣體的程序氣體(例如SiH4或Si2H6)而在CVD程序中沉積。Si膜303的厚度可以是例如在約0.5nm與約3nm之間。
圖3C顯示沉積在Si膜303上的Ti層304。Ti層304可使用參照圖1A-1D所描述的第一或第二電漿處理配方沉積。Si膜303保護SixGe1-x膜302抵抗在暴露於受電漿激發之TiCl4期間的蝕刻。Ti層304的厚度可以在例如約5nm與約15nm之間。
根據本發明的實施例，圖4顯示形成在含鍺膜上的金屬層概要剖面圖。描述於圖3A-3D的沉積方法可適用於基板上的突出特徵部。圖4的SOI結構包括基板400、絕緣體403(例如SiO2)及Si鰭部401。圖4顯示沉積在Si鰭部401的SixGe1-x膜402、沉積在SixGe1-x膜402上的Si膜403，與沉積在Si膜403上的Ti層406。
根據另一實施例，顯示在圖4的結構可由延伸通過絕緣體403之包含有塊狀Si鰭部的鰭狀結構所替代。一範例中，Ti層406可以是P型金氧半電晶體(PMOS)接點。
已說明了使用金屬氯化物前驅體以在含鍺膜上沉積金屬層的複數個實施例。本發明之實施例的前述說明已為了圖解與說明的目的所呈現。但這並非意欲為完全詳盡的說明或將本發明嚴格限制為所揭露的形式。
熟悉相關技術領域者可按照以上教示而察知諸多可能的改良與變化。熟悉相關技術領域者將可察知圖式所示之各零部件的各種等同結合與替換。因此，本發明的範疇並非意欲以本實施方式所限制而是以附加在此的申請專利範圍所限制。
200‧‧‧基板
201‧‧‧鰭部
202‧‧‧SixGe1-x膜
203‧‧‧絕緣體
204‧‧‧第一Ti層
206‧‧‧第二Ti層
Claims (20)
- 一種形成半導體元件的方法，該方法包括：設置一基板，在該基板上具有一含鍺(Ge)膜；確認一第一電漿處理配方，該第一電漿處理配方使用一金屬氯化物前驅體，以高於該含鍺膜受到該金屬氯化物前驅體所蝕刻的速度在該含鍺膜上沉積一第一金屬層；確認一第二電漿處理配方，該第二電漿處理配方使用該金屬氯化物前驅體，以高於由該金屬氯化物前驅體在該含鍺膜上沉積一第二金屬層的速度蝕刻該含鍺層；運行該第一電漿處理配方，以在該含鍺膜上沉積該第一金屬層；以及運行該第二電漿處理配方，以在該第一金屬層上沉積該第二金屬層，其中該第二金屬層以高於該第一金屬層沉積的速度所沉積。
- 如申請專利範圍第1項所述之形成半導體元件的方法，其中該含鍺膜為一矽-鍺膜或一鍺膜。
- 如申請專利範圍第1項所述之形成半導體元件的方法，其中該金屬氯化物前驅體選自由鈦氯化物、鉬氯化物、鎢氯化物、鉭氯化物以及釩氯化物所組成的群組。
- 如申請專利範圍第1項所述之形成半導體元件的方法，其中該金屬氯化物前驅體選自由TiCl4、MoCl4、WCl6、TaCl5、與VCl4所組成的群組。
- 如申請專利範圍第1項所述之形成半導體元件的方法，其中該金屬層包括鈦(Ti)、鉬(Mo)、鎢(W)、鉭(Ta)、釩(V)，或其組合。
- 如申請專利範圍第1項所述之形成半導體元件的方法，其中該第二電漿處理配方具有高於該第一電漿處理配方的金屬氯化物氣體流速。
- 如申請專利範圍第1項所述之形成半導體元件的方法，其中該第二電漿處理配方具有高於該第一電漿處理配方的射頻(RF)電漿功率。
- 如申請專利範圍第1項所述之形成半導體元件的方法，其中該第二電漿處理配方使用高於該第一電漿處理配方的金屬氯化物氣體流速與RF電漿功率。
- 如申請專利範圍第1項所述之形成半導體元件的方法，其中該基板包含一Si鰭部，且該含鍺膜形成在該Si鰭部的表面上。
- 一種形成半導體元件的方法，該方法包括：設置一基板，在該基板上具有一含鍺(Ge)膜，其中該含Ge膜為一矽-鍺膜或一鍺膜；確認一第一電漿處理配方，該第一電漿處理配方使用TiCl4，以高於該含鍺膜受TiCl4所蝕刻的速度在該含鍺膜上沉積一第一Ti層；確認一第二電漿處理配方，該第二電漿處理配方使用TiCl4，以高於在該含鍺膜上由TiCl4沉積一第二Ti層的速度蝕刻該含鍺膜；運行該第一電漿處理配方，以在該含鍺膜上沉積該第一Ti層；以及運行該第二電漿處理配方，以在該第一Ti層上沉積該第二Ti層，其中該第二Ti層以高於該第一Ti層沉積的速度所沉積。
- 如申請專利範圍第10項所述之形成半導體元件的方法，其中該第二電漿處理配方具有高於該第一電漿處理配方的TiCl4氣體流速。
- 如申請專利範圍第11項所述之形成半導體元件的方法，其中該第一電漿處理配方的TiCl4氣體流速在2sccm與20sccm之間，且其中該第二電漿處理配方的TiCl4氣體流速大於20sccm。
- 如申請專利範圍第10項所述之形成半導體元件的方法，其中該第二電漿處理配方具有高於該第一電漿處理配方的RF電漿功率。
- 如申請專利範圍第13項所述之形成半導體元件的方法，其中該第一電漿處理配方具有在100W與400W之間的RF電漿功率，且其中該第二電漿處理配方具有大於400W的RF電漿功率。
- 如申請專利範圍第10項所述之形成半導體元件的方法，其中該第二電漿處理配方使用高於該第一電漿處理配方的TiCl4氣體流速與RF電漿功率。
- 一種形成半導體元件的方法，該方法包括：設置一基板，在該基板上具有一含鍺膜；在該含鍺膜上沉積一Si膜；以及將該Si膜暴露於受電漿激發的金屬氯化物前驅體，以在該Si膜上沉積一金屬層。
- 如申請專利範圍第16項所述之形成半導體元件的方法，其中該含鍺膜為一矽-鍺膜或一鍺膜。
- 如申請專利範圍第16項所述之形成半導體元件的方法，其中該金屬氯化物前驅體選自由鈦氯化物、鉬氯化物、鎢氯化物、鉭氯化物以及釩氯化物所組成的群組。
- 如申請專利範圍第16項所述之形成半導體元件的方法，其中該金屬氯化物前驅體選自由TiCl4、MoCl4、WCl6、TaCl5、與VCl4所組成的群組。
- 如申請專利範圍第16項所述之形成半導體元件的方法，其中該金屬層包括鈦(Ti)、鉬(Mo)、鎢(W)、鉭(Ta)、釩(V)、或其組合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361902190P | 2013-11-09 | 2013-11-09 | |
| US14/534,496 US9330936B2 (en) | 2013-11-09 | 2014-11-06 | Method for depositing metal layers on germanium-containing films using metal chloride precursors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201527573A TW201527573A (zh) | 2015-07-16 |
| TWI605145B true TWI605145B (zh) | 2017-11-11 |
Family
ID=53042323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103138754A TWI605145B (zh) | 2013-11-09 | 2014-11-07 | 用以在使用金屬氯化物前驅體之含鍺膜上沉積金屬層的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9330936B2 (zh) |
| TW (1) | TWI605145B (zh) |
| WO (1) | WO2015069894A2 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9449843B1 (en) * | 2015-06-09 | 2016-09-20 | Applied Materials, Inc. | Selectively etching metals and metal nitrides conformally |
| JP6710089B2 (ja) * | 2016-04-04 | 2020-06-17 | 東京エレクトロン株式会社 | タングステン膜の成膜方法 |
| US10074727B2 (en) | 2016-09-29 | 2018-09-11 | International Business Machines Corporation | Low resistivity wrap-around contacts |
| US10460987B2 (en) * | 2017-05-09 | 2019-10-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package device with integrated antenna and manufacturing method thereof |
| US10475654B2 (en) | 2017-08-31 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wrap-around contact plug and method manufacturing same |
| US10978354B2 (en) | 2019-03-15 | 2021-04-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selective dual silicide formation |
| US11233134B2 (en) | 2019-12-19 | 2022-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field effect transistors with dual silicide contact structures |
| US11489057B2 (en) | 2020-08-07 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact structures in semiconductor devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5975912A (en) | 1994-06-03 | 1999-11-02 | Materials Research Corporation | Low temperature plasma-enhanced formation of integrated circuits |
| US6294466B1 (en) | 1998-05-01 | 2001-09-25 | Applied Materials, Inc. | HDP-CVD apparatus and process for depositing titanium films for semiconductor devices |
| US6268274B1 (en) * | 1999-10-14 | 2001-07-31 | Taiwan Semiconductor Manufacturing Company | Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry |
| US6767823B2 (en) | 2002-03-06 | 2004-07-27 | Micron Technology, Inc. | Plasma enhanced chemical vapor deposition method of forming titanium silicide comprising layers |
| KR101282544B1 (ko) | 2008-12-12 | 2013-07-04 | 도쿄엘렉트론가부시키가이샤 | 성막 방법 및 성막 장치 |
| KR101755635B1 (ko) | 2010-10-14 | 2017-07-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US8987080B2 (en) | 2012-04-26 | 2015-03-24 | Applied Materials, Inc. | Methods for manufacturing metal gates |
-
2014
- 2014-11-06 WO PCT/US2014/064347 patent/WO2015069894A2/en active Application Filing
- 2014-11-06 US US14/534,496 patent/US9330936B2/en active Active
- 2014-11-07 TW TW103138754A patent/TWI605145B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US9330936B2 (en) | 2016-05-03 |
| US20150132939A1 (en) | 2015-05-14 |
| TW201527573A (zh) | 2015-07-16 |
| WO2015069894A2 (en) | 2015-05-14 |
| WO2015069894A3 (en) | 2015-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI605145B (zh) | 用以在使用金屬氯化物前驅體之含鍺膜上沉積金屬層的方法 | |
| US20050250318A1 (en) | CVD tantalum compounds for FET gate electrodes | |
| JP5903504B2 (ja) | コンフォーマル金属ケイ化物フィルムを形成する方法 | |
| US8350335B2 (en) | Semiconductor device including off-set spacers formed as a portion of the sidewall | |
| CN102810561B (zh) | 半导体器件及其制造方法 | |
| TWI401745B (zh) | Semiconductor device and manufacturing method thereof | |
| TWI310603B (en) | Method for fabricating capacitor in semiconductor device | |
| US8716149B2 (en) | Methods for fabricating integrated circuits having improved spacers | |
| TW201517211A (zh) | 沉積－蝕刻－沉積製程中的表面處理 | |
| JP2009033032A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005167249A (ja) | 熱的安定性に優れるシリサイド膜の形成方法、その方法で形成されたシリサイド膜を備える半導体素子と半導体メモリ素子およびそれらの素子の製造方法 | |
| JP2013089889A (ja) | 半導体装置及びその製造方法 | |
| CN103579006B (zh) | 具有垂直栅极的半导体元件及其制造方法 | |
| CN105448814A (zh) | 半导体结构的形成方法 | |
| JP2005340721A (ja) | 高誘電率誘電体膜を堆積する方法 | |
| TW201901760A (zh) | 製造半導體結構之方法 | |
| US20120068343A1 (en) | Semiconductor device and method for manufacturing the same | |
| US9953841B2 (en) | Semiconductor device and method of fabricating the same | |
| CN102969234A (zh) | 一种金属栅电极的制造方法 | |
| TWI239047B (en) | Use of masks made from metal oxides for the treatment of surfaces during the fabrication of microchips | |
| JP5133643B2 (ja) | 半導体装置の製造方法 | |
| TWI609415B (zh) | 半導體裝置電極的製造方法 | |
| TW201734245A (zh) | 石墨烯場效電晶體及其製造方法 | |
| US20180294168A1 (en) | Method for anisotropic dry etching of titanium-containing films | |
| TW202316632A (zh) | 形成具有降低電阻的記憶體裝置的方法 |