TWI594087B - 光阻遮罩之處理方法及半導體裝置製造方法 - Google Patents

光阻遮罩之處理方法及半導體裝置製造方法 Download PDF

Info

Publication number
TWI594087B
TWI594087B TW102121785A TW102121785A TWI594087B TW I594087 B TWI594087 B TW I594087B TW 102121785 A TW102121785 A TW 102121785A TW 102121785 A TW102121785 A TW 102121785A TW I594087 B TWI594087 B TW I594087B
Authority
TW
Taiwan
Prior art keywords
gas
photoresist mask
fluorine
plasma
containing gas
Prior art date
Application number
TW102121785A
Other languages
English (en)
Other versions
TW201413401A (zh
Inventor
高地道久
清水祐介
小津俊久
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201413401A publication Critical patent/TW201413401A/zh
Application granted granted Critical
Publication of TWI594087B publication Critical patent/TWI594087B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Description

光阻遮罩之處理方法及半導體裝置製造方法
本發明的實施態樣，係關於一種光阻遮罩之處理方法。
半導體元件的製造製程中，為了使被蝕刻層形成預期的形狀，例如溝或孔，而沿著遮罩蝕刻被蝕刻層。光阻遮罩被用來作為蝕刻被蝕刻層的遮罩。或是亦具有藉由沿著光阻遮罩，蝕刻對於被蝕刻層具有選擇性的層，並將該層做為硬遮罩的情況。
為了對被蝕刻層或是之後作為遮罩的層進行蝕刻，用於蝕刻的光阻遮罩需曝露於蝕刻氣體及其電漿之中。因此，必須要求光阻遮罩對於蝕刻氣體及其電漿的抗性，亦即，蝕刻抗性。
作為提高光阻遮罩之蝕刻抗性的處理方法，以往係以使用氫氣電漿的硬化(Cure)處理來進行。此處理方法記載於非專利文獻1。非專利文獻1所記載的處理方法中，將氫氣供給至感應耦合的電漿處理裝置內，以產生氫氣的電漿，並藉由該電漿使光阻遮罩硬化。
【先行技術文獻】
【非專利文獻】
【非專利文獻1】
Myeong-Cheol Kim等人，「Effects of various plasma Pretreatments on 193nm photoresist and linewidth roughness after etching」，JOURNAL OF VACUUM SCIENCE & TECHNOLOGY B24(6)，Nov/Dec 2006，第2645頁~第2652頁
非專利文獻1中記載，在使用氫氣電漿處理光阻遮罩之後，若藉由使用該光阻遮罩的蝕刻，形成硬遮罩，線寬70nm的光阻遮罩的線之寬度的不均勻，亦即，線寬粗糙度(LWR，Line Width Roughness)約為9nm。
一般而言，硬遮罩反映了光阻遮罩之線寬的不均勻。因此，若使用這種硬遮罩蝕刻被蝕刻層，形成於被蝕刻層的形狀，亦會反映出光阻遮罩之線寬不均勻的情況，進而導致包含被蝕刻層的半導體元件的特性劣化。
例如，在具有使用以非專利文獻1中所記載的方法所作成的硬遮罩所形成之閘極的MOS電晶體中，相對於設計值為70nm的通道長，該通道長變為79nm。此處，MOS電晶體的源極-汲極間的電流Ids，具有下列式(1)的關係。
式(1)中，μeff有效質量，Cox閘極電容，W為通道寬，L為通道長，Vg為閘極電壓，Vt為低限電壓，Vdt為源極-汲極間電壓。
式(1)所示，源極-汲極間的電流Ias，與通道長L成反比。因此，若通道長為79nm，則相對於設計值之通道長70nm的情況，電流Ids約降低12%。MOS電晶體的動作上，因為on電流Ion必須保持於定值，故為了因應電流 Ids的降低，必須提高電源電壓。例如，通道長為79nm的情況下，電流Ids為了與設計值的通道長70nm的情況之電流Ids相同，故電源電壓必須增加約13%。因此，必須增加消耗電力。另外，若通道長不均勻，則亦會使得MOS電晶體的on電流/off電流特性劣化。
為了抑制這樣的半導體元件的特性劣化，必須降低光阻遮罩圖案的尺寸不均勻。因此，在本技術領域中，於提升光阻遮罩的蝕刻抗性的處理當中，必須降低光阻遮罩的尺寸不均勻。
本發明的一部分，係關於光阻遮罩之處理方法。此方法包含：(a)在處理容器內，準備其上設有經圖案化之光阻遮罩的被處理基體的步驟，(b)將含有氫的氣體供給至處理容器內，並對該處理容器內供給微波，以產生含有該氫之氣體的電漿的步驟。一實施態樣中，含氫之氣體為H2氣。
此處，上述非專利文獻1的方法中，使用感應耦合型的電漿處理裝置產生氫氣的電漿。感應耦合的電漿處理裝置中，若激發氫氣的電漿，則產生氫自由基。並藉由以該氫自由基改質的結果，使光阻遮罩硬化。另外，藉由產生氫氣的電漿，在電漿處理裝置的處理容器內產生紫外線。該紫外線，選擇性地使光阻遮罩之構成材料的側鏈中的C-O鍵解離。因為該紫外線所造成的C-O鍵的解離，切斷光阻遮罩之構成材料的側鏈，對於提升光阻遮罩的尺寸精度有所貢獻。然而，在感應耦合的電漿處理裝置中所產生的電漿的能量(例如電子溫度)極高。因此，由於高能量的電漿，而使光阻遮罩之構成材料的主鏈的C-C鍵亦被切斷。結果，若以感應耦合電漿處理裝置所產生的氫氣電漿來處理光阻遮罩，被認為反而會增加該光阻遮罩的尺寸不均勻。
另一方面，本發明之一態樣的方法中，藉由微波激發氫氣的電漿。以微波所激發的電漿能量，低於感應耦合的電漿處理裝置中所激發的電漿能量，例如，其能量為感應耦合電漿處理裝置中所激發之電漿能量的1/4~ 1/5。因此，本方法中，可以氫自由基對光阻遮罩進行改質，且雖使光阻遮罩的構成材料的側鏈的C-O鍵解離以切斷側鏈，但可抑制主鏈的C-C鍵被切斷。結果，根據本方法，可降低光阻遮罩的尺寸不均勻。
一實施態樣的方法，亦可更包含(c)在產生含有氫之氣體的電漿的該步驟前，對收納被處理基體的處理容器內，供給含有氟的氣體，並對該處理容器內供給微波，以產生含有氟之氣體的電漿的步驟。含有氟的氣體，亦可為例如，CH3F氣體。根據該實施態樣，例如，可抑制沿著線圖案之一方向延伸的圖案，在該延伸方向上收縮的現象。
如以上所說明，根據本發明的各種形態及實施態樣，可提供一種在提升光阻遮罩的蝕刻抗性的處理中，降低光阻遮罩的尺寸不均勻的方法。
10‧‧‧電漿處理裝置
12c‧‧‧頂部
12‧‧‧處理容器
12b‧‧‧底部
12h‧‧‧排氣孔
12a‧‧‧側壁
14‧‧‧天線
16‧‧‧同軸波導管
16a‧‧‧外側導體
16b‧‧‧內側導體
18‧‧‧介電窗
18a‧‧‧凹部
18h‧‧‧孔
20e‧‧‧絶緣薄膜
20d‧‧‧電極
20f‧‧‧絶緣薄膜
20b‧‧‧靜電夾頭
20‧‧‧載台
20g‧‧‧冷媒室
20a‧‧‧平台
22‧‧‧中央導入部
22a‧‧‧導管
22b‧‧‧噴射器
24h‧‧‧氣體噴射孔
24‧‧‧周邊導入部
24a‧‧‧環狀管
24b‧‧‧配管
26‧‧‧密封構件
28‧‧‧微波產生器
30‧‧‧調諧器
32‧‧‧波導管
34‧‧‧模式變換器
36‧‧‧冷卻套管
38‧‧‧介電板
40‧‧‧槽孔板
40a‧‧‧槽孔對
40b、40c‧‧‧槽孔
46‧‧‧筒狀支持部
48‧‧‧導電性筒狀支持部
50‧‧‧排氣路徑
52‧‧‧緩衝板
54‧‧‧排氣管
56a‧‧‧壓力調整器
56b‧‧‧排氣裝置
58‧‧‧高頻電源
60‧‧‧匹配單元
62‧‧‧供電棒
64‧‧‧直流電源
66‧‧‧開關
68‧‧‧被覆線
70‧‧‧配管
72‧‧‧配管
74‧‧‧氣體供給管
AZ‧‧‧軸線
Cont‧‧‧控制部
FS‧‧‧分流器
G10~G20‧‧‧氣體源
GS‧‧‧氣體供給部
HCS‧‧‧加熱器
HES‧‧‧加熱器
HS‧‧‧加熱器
HT‧‧‧加熱器
W‧‧‧被處理基體
Sub‧‧‧基板
EL‧‧‧被蝕刻層
F‧‧‧聚焦環
M‧‧‧硬遮罩
M1、M2、M3‧‧‧遮罩部
ML‧‧‧積層體
ML1‧‧‧第1層
ML11‧‧‧SiO2層
ML12‧‧‧SiN層
ML13‧‧‧SiO2層
ML2‧‧‧第2層
ML3‧‧‧第3層
RM‧‧‧光阻遮罩
RL‧‧‧線
RS‧‧‧間距
DP‧‧‧堆積物
MC‧‧‧主鏈
S‧‧‧處理空間
SC‧‧‧側鏈
S1~S4‧‧‧步驟
【圖1】係顯示一實施態樣之光阻遮罩之處理方法的流程圖。
【圖2】係顯示被處理基體的一例的剖面圖。
【圖3】係顯示一實施態樣之電漿處理裝置的概略剖面圖。
【圖4】係顯示圖1所示的槽孔板之一例的俯視圖。
【圖5】係用以說明步驟S2的原理的圖。
【圖6】係用以說明步驟S3的原理的圖。
【圖7】係顯示光阻遮罩的構成材料之構造的一例的圖。
【圖8】係用以說明步驟S4的圖。
【圖9】係用以說明LWR及LER的計算方法的圖。
【圖10】係用以說明光阻遮罩的二線端部間之距離的導出方法的圖。
以下，參照圖式，就各種實施態樣，進行詳細說明。又，對於各圖式 中同一或是相當的部分，附上同一符號。
圖1，係顯示一實施態樣之光阻遮罩之處理方法的流程圖。此方法中，首先在步驟S1中，準備被處理基體W。一實施態樣中，圖2係顯示被處理基體的一例的剖面圖。圖2所示的一例中，被處理基體W，具有設於基板Sub上的被蝕刻層EL。被蝕刻層EL，例如為多晶矽層。
被蝕刻層EL上，設有之後成為硬遮罩的積層體ML。積層體ML，如圖2所示的例中，包含第1層ML1、第2層ML2、及第3層ML3。第1層ML1，設於被蝕刻層EL上，本例中，具有包含三層ML11、ML12、ML13的多層構造。該等層ML11、ML12、ML13，分別為SiO2層、SiN層及SiO2層。第2層ML2，設於第1層ML1上，為例如SOH層。另外，第3層ML3設於第2層ML2，為例如SiON層。
在該積層體ML上，設有在蝕刻該積層體ML時所使用的光阻遮罩RM。光阻遮罩RM，例如，具有以夾設於間隔RS之間的方式設置的複數的線RL。這樣的光阻遮罩RM的圖案化，係使用光微影來進行。
再次參照圖1，步驟S1中，將其上設有經光阻化之光阻遮罩RM的被處理基體W，收納於電漿處理裝置的處理容器內。本方法中，步驟S1之後，於步驟S3中，藉由以微波激發的含有氫之氣體的電漿，進行光阻遮罩RM的處理。步驟S3於後段詳細說明。
一實施態樣中，該光阻遮罩之處理方法，於步驟S1與步驟S3之間，更包含步驟S2。該步驟S2中，可以含有氟之氣體的電漿來處理光阻遮罩RM。該步驟S2於後段詳細說明。
一實施態樣中，於步驟S4中，沿著以步驟S2及步驟S3處理的光阻遮罩RM，蝕刻積層體ML，藉此在被蝕刻層EL上形成硬遮罩M。接著，可沿著該硬遮罩M，蝕刻被蝕刻層EL。
以下，就可在同一處理容器內實施步驟S2~S4的電漿處理裝置的一例進行說明。圖3係表示一實施態樣之電漿處理裝置的概略剖面圖。圖3之電漿處理裝置10，具備處理容器12。
處理容器12中，劃分出用以收納被處理基體W的處理空間S。處理容器12，包含側壁12a、底部12b，及頂部12c。側壁12a，具有在軸線AZ延伸之方向(以下稱為「軸線AZ方向」)上延伸的略筒狀。底部12b，設於側壁12a的下端側。底部12b上，設有排氣用的排氣孔12h。側壁12a的上端部形成開口的態樣。側壁12a的上端部開口，可以介電窗18關閉。介電窗18，夾設於側壁12a的上端部與頂部12c之間。亦可在該介電窗18與側壁12a的上端部之間夾設密封構件26。密封構件26，為例如O型環，對於處理容器12的密閉有所貢獻。
電漿處理裝置10，更包含設於處理容器12內的載台20。載台20，設於介電窗18的下方。一實施態樣中，載台20，包含平台20a，及靜電夾頭20b。
平台20a，係由筒狀支持部46所支持。筒狀支持部46，係以絶緣性的材料所構成，從底部12b垂直向上延伸。另外，筒狀支持部46的外周，設有導電性的筒狀支持部48。筒狀支持部48，沿著筒狀支持部46的外周，從處理容器12的底部12b垂直向上延伸。該筒狀支持部48與側壁12a之間，形成環狀的排氣路徑50。
排氣路徑50的上部，安裝了設有複數貫通孔的環狀緩衝板52。排氣路徑50，與提供排氣孔12h的排氣管54連接，該排氣管54，透過壓力調整器56a與排氣裝置56b連接。排氣裝置56b，具有渦輪分子泵等真空泵。壓力調整器56a，調整排氣裝置56b的排氣量，並調整處理容器12內的壓力。藉由該等壓力調整器56a及排氣裝置56b，可將處理容器12內的處理空間S減壓至預期的真空度。另外，藉由使排氣裝置56b動作，可從載台20的 外周透過排氣路徑50排放處理氣體。
平台20a，兼作高頻電極。平台20a，透過匹配單元60及供電棒62，與RF偏壓用的高頻電源58電性連接。高頻電源58，以既定的功率，輸出既定頻率的例如13.65MHz的高頻電力，其適合控制吸引至被處理基體W的離子能量。匹配單元60，收納整合器，用以進行高頻電源58側的阻抗，與負載側(主要為電極、電漿、處理容器12)的阻抗之間的匹配。該整合器中，包含用以產生自偏壓的阻隔電容器。
平台20a的頂面，設有靜電夾頭20b。一實施態樣中，靜電夾頭20b的頂面，構成用以載置被處理基體W的載置區域。該靜電夾頭20b，以靜電吸附力保持被處理基體W。靜電夾頭20b的直徑方向外側，設有以環狀圍住被處理基體W周圍的聚焦環F。靜電夾頭20b，包含電極20d、絶緣薄膜20e及絶緣薄膜20f。電極20d，以導電薄膜所構成，設於絶緣薄膜20e與絶緣薄膜20f之間。電極20d，透過開關66及被覆線68與高壓的直流電源64電性連接。靜電夾頭20b，可藉由直流電源64所施加的直流電壓而產生的庫倫力，將被處理基體W吸附保持於其頂面。
平台20a的內部，設有沿著圓周方向延伸的環狀冷媒室20g。從冷卻單元透過配管70、72，將既定溫度的冷媒，例如，冷卻水循環供給至該冷媒室20g。藉由冷媒的溫度，可控制靜電夾頭20b上的被處理基體W的處理溫度。更進一步，來自傳熱氣體供給部的傳熱氣體，例如He氣，透過氣體供給管74被供給至靜電夾頭20b的頂面與被處理基體W的背面之間。
一實施態樣中，電漿處理裝置10，更具備作為溫度控制機構的加熱器HT、HS、HCS及HES。加熱器HT，設於頂部12c內，以圍住天線14的方式，環狀地延伸。另外，加熱器HS，設於側壁12a內，以環狀延伸。加熱器HS，例如，設於與處理空間S的高度方向(亦即，軸線AZ方向)的中間對應的位置。加熱器HCS，設於平台20a內。加熱器HCS，設於平台20a內之上述載置區域的中央部分下方，亦即與軸線AZ交叉之區域。另外，加 熱器HES，設於平台20a內，以圍住加熱器HES的方式環狀延伸。加熱器HES，設於上述載置區域的外緣部分的下方。
另外，電漿處理裝置10，更具備天線14、同軸波導管16、介電窗18、微波產生器28、調諧器30、波導管32及模式變換器34。微波產生器28，產生例如頻率為2.45GHz的微波。微波產生器28，透過調諧器30、波導管32、及模式變換器34，與同軸波導管16的上部連接。同軸波導管16，沿著其中心軸線的軸線AZ延伸。同軸波導管16，包含外側導體16a及內側導體16b。外側導體16a，具有在軸線AZ方向上延伸的筒狀。外側導體16a的下端，與具有導電性表面的冷卻套管36的上部電性連接。內側導體16b，設於外側導體16a的內側。內側導體16b，具有沿著軸線AZ延伸的筒狀。內側導體16b的下端，與天線14的槽孔板40連接。
一實施態樣中，天線14，配置在形成於頂部12c的開口內。該天線14，包含介電板38及槽孔板40。介電板38，係將微波的波長縮短者，具有略為圓板的形狀。介電板38，例如，係由石英或是鋁所構成。介電板38，夾設於槽孔板40與冷卻套管36的底面之間。天線14，因此藉由介電板38、槽孔板40及冷卻套管36的底面構成。
槽孔板40，係形成有複數槽孔對的略圓板狀的金屬板。一實施形態中，天線14為輻射槽孔天線。圖4係顯示槽孔板的一例的俯視圖。槽孔板40上，形成複數的槽孔對40a。複數的槽孔對40a，係在直徑方向上以既定間隔設置，另外，在圓周方向上以既定間隔配置。複數的槽孔對40a，分別包含二個槽孔40b及40c。槽孔40b與槽孔40c，係在互相交叉或是垂直的方向上延伸。
再次參照圖3。電漿處理裝置10中，以微波產生器28所產生的微波，通過同軸波導管16，傳遞至介電板38，並從槽孔板40的槽孔傳遞至介電窗18。
介電窗18具有略圓板的形狀，係由例如石英或是鋁所構成。介電窗18，設於槽孔板40的正下方。介電窗18，透過從天線14所接收的微波，將該微波導入處理空間S。藉此，在介電窗18的正下方產生電場，以在處理空間內產生電漿。如此，藉由電漿處理裝置10，可在不施加磁場的情況下，使用微波產生電漿。
一實施態樣中，介電窗18的底面，劃分出凹部18a。凹部18a，環狀地設於軸線AZ的周圍，具有錐狀。該凹部18a，係設置用來促進所導入之微波產生駐波，對於以微波有效率地產生電漿有所貢獻。
另外，電漿處理裝置10，更具備中央導入部22、周邊導入部24、及氣體供給部GS。中央導入部22，沿著軸線AZ，朝向被處理基體W噴射氣體。中央導入部22，包含導管22a及噴射器22b。導管22a，通過同軸波導管16的內側導體16b的內孔。另外，導管22a，延伸至介電窗18沿著軸線AZ所畫分出來的空間內。孔18h在介電窗18畫分出來的該空間中連續，該孔18h，朝向處理空間S開口。另外，介電窗18畫分出來的該空間內，設有噴射器22b。噴射器22b中，設有沿著軸線AZ方向延伸的複數貫通孔。此構成的中央導入部22，透過導管22a將氣體供給至噴射器22b，並從噴射器22b透過孔18h，將氣體噴設至處理空間S。
周邊導入部24，包含環狀管24a及配管24b。環狀管24a，係以在處理空間S的軸線AZ方向之中間位置，在軸線AZ中心環狀延伸的態樣，設於處理容器12內。該環狀管24a中，形成朝向軸線AZ開口的複數氣體噴射孔24h。該等複數氣體噴射孔24h，在軸線AZ中心環狀地排列。該環狀管24a與配管24b連接，該配管24b延伸至處理容器12的外部。此周邊導入部24，透過配管24b、環狀管24a及氣體噴射孔24h，將處理氣體朝向軸線AZ導入處理空間S內。
中央導入部22及周邊導入部24，透過分流器FS，與氣體供給部GS連接。分流器FS，以藉由後述之控制部等所設定的分配比，將氣體供給部 GS所供給的氣體分配至中央導入部22及周邊導入部24。氣體供給部GS，包含氣體源G10、G12、G14、G16、G18、G20。氣體源G10、G12、G14、G16、G18、G20，分別為CH3F氣體、H2氣體、Ar氣體、CF4氣體、HBr氣體、O2氣體的氣體源。該等氣體源G10、G12、G14、G16、G18、G20，係以可控制流量的方式構成的氣體源，包含開閉閥及質量控制器。
另外，如圖3所示，電漿處理裝置10，更具備控制部Cont。控制部Cont，係可執行程式之電腦裝置的控制器。控制部Cont，將控制信號送出至氣體供給部GS，可控制分別來自氣體源G10、G12、G14、G16、G18、G20的氣體流量，及氣體的供給/停止供給。另外，控制部Cont，將控制信號送出至分流器FS，可控制對於中央導入部22及周邊導入部24的氣體的分配比例。更進一步，控制部Cont，為了控制微波的功率、RF偏壓的功率及ON/OFF、以及處理容器12內之壓力，而將控制信號供給至微波產生器28、高頻電源58、壓力調整器56a。
又，電漿處理裝置10，具備與氣體供給部GS相同的其他氣體供給部，該等氣體供給部，亦可分別具有與中央導入部22及周邊導入部24連接的構成。
以下，就使用上述電漿處理裝置10實施的光阻遮罩之處理方法，進行更詳細的說明。再次參照圖1。步驟S1中，如上所述，將其上設有圖案化之光阻遮罩RM的被處理基體W，收納至處理容器12內，並載置於載台20上。接著，以靜電夾頭20b吸附被處理基體W。
接著，一實施態樣中，步驟S2中，於電漿處理裝置10的處理容器12內，激發含有氟之氣體的電漿，並以該電漿處理光阻遮罩RM。
步驟S2中，將含有氟的氣體供給至處理容器12內，另外，從天線14將微波供給至處理容器12內。藉此，在步驟S2中，藉由控制部Cont的控制，使氣體源G10對處理容器12內供給氣體，並使微波產生器28產生微 波。又，氣體源G10為CH3F氣體的氣體源，但亦可為供給其他的氟碳系的氣體源。
此處，參照圖5。圖5係說明步驟S2原理的圖。如圖5所示，步驟S2中，在處理容器12內，激發含有氟之氣體的電漿，而產生所謂氟自由基或是氟離子的氟的活性種。圖5中，以圓圈所圍住的「F」，係表示氟的活性種。步驟S2中，藉由氟的活性種，使光阻遮罩RM改質，或是，將氟化合物作為堆積物DP，而堆積於光阻遮罩RM的表面。藉由該步驟S2，到後述的硬遮罩M形成後為止，可防止光阻遮罩RM的收縮。
接著，本方法中，與圖1相關且如上所述，步驟S3中，藉由以微波所激發的含有氫之氣體的電漿，來進行光阻遮罩RM的處理。
步驟S3中，對處理容器12供給含有氫之氣體，另外，從天線14將微波供給至處理容器12內。步驟S3中，除了對處理容器內供給含有氫之氣體，亦供給惰性氣體。因此，步驟S3中，藉由控制部Cont的控制，使氣體源G12及氣體源G14將氣體供給至處理容器12內，並使微波產生器28產生微波。又，步驟S3中，亦可使氣體源G18供給HBr氣體，來代替來自氣體源G12的H2氣的供給。
此處，參照圖6。圖6係說明步驟S3之原理的圖。如圖6所示，步驟S3中，在處理容器12內，激發含有氫之氣體的電漿，以產生氫自由基。圖6中，以圓圈所圍住的「H」表示氫自由基。步驟S3中，氫自由基吸附於光阻遮罩RM，藉由與該光阻遮罩RM反應，將光阻遮罩RM改質。結果，光阻遮罩RM硬化。另外，步驟S3中，藉由激發含有氫之氣體的電漿，在處理容器12內產生紫外線。藉由該紫外線，使光阻遮罩的構成材料的側鏈的C-O鍵解離，以將該構成材料的側鏈切斷。
圖7，係顯示光阻遮罩的構成材料之構造的一例。圖7中，x、y、z為1以上的整數。一實施態樣中，光阻遮罩RM，係以ArF準分子雷射曝光的 光阻材料所製成。如圖7所示，這樣的光阻材料中，一般其主鏈(圖7中以參照符號MC表示)含有C-C鍵，其側鏈(圖7中以參照符號SC表示)含有C-O鍵。如上述般在處理容器12內產生的紫外線，選擇性地使側鏈上的C-O鍵解離，以切斷該側鏈。如此將側鏈的C-O鍵解離，側鏈切斷的結果，使光阻遮罩RM的線RL的邊緣平滑，而形成更筆直的形狀。因此，可改善線RL中的線寬不均勻，及邊緣的直線性。
另外，步驟S3中，以微波在處理容器12內激發氫氣的電漿。相對於以感應耦合或是平行平板型的電漿處理裝置所激發的電漿能量，以微波所激發的電漿的能量相當低。例如，以微波所激發的電漿能量，為以感應耦合的電漿處理裝置所激發的電漿能量的1/4~1/5左右。因為使用這樣低能量的電漿，可在步驟S3中，抑制光阻遮罩RM之構成材料的主鏈的C-C鍵的切斷。結果，可抑制光阻遮罩RM的尺寸不均勻。
一實施態樣中，如圖1所示，接續步驟S3的步驟S4中，沿著光阻遮罩RM蝕刻積層體ML。以下參照圖8。圖8係說明步驟S4的圖。如圖8的(a)所示，步驟S4中，首先，蝕刻第3層ML3。在第3層ML3為SiON層的情況中，步驟S4中，以控制部Cont的控制，使氣體源G10及氣體源G16將氣體供給至處理容器12內，另外，為了從天線14將微波供給至處理容器12內，而使微波產生器28產生微波。藉此，產生CH3F氣體及CF4氣體，亦即，氟碳系的氣體的電漿，而氟的活性種沿著光阻遮罩RM蝕刻第3層ML3。結果，從第3層ML3，形成構成硬遮罩M之一部分的遮罩部M3。
接著，步驟S4中，如圖8的(b)所示，蝕刻第2層ML2。第2層ML2為SOH層的情況中，以控制部Cont的控制，使氣體源G14、氣體源G18，及氣體源G20對處理容器12內供給氣體，另外，為了從天線14將微波供給至處理容器12內，使微波產生器28產生微波。藉此產生HBr氣體、O2氣體及Ar氣體的電漿，而主要是以Br的活性種沿著光阻遮罩RM蝕刻第2層ML2。結果，從第2層ML2，形成構成硬遮罩M的一部份的遮罩部M2。
接著，步驟S4中，如圖8的(c)所示，蝕刻第1層ML1。第1層ML1具有SiO2層、SiN層及SiO2層的多層構造的情況中，以控制部Cont的控制，使氣體源G10及氣體源G16供給氣體至處理容器12內，另外，為了從天線14將微波供給至處理容器12內，使微波產生器28產生微波。藉此，產生CH3F氣體及CF4氣體，亦即產生氟碳系的氣體的電漿，而使氟的活性種沿著光阻遮罩RM蝕刻第1層ML1。結果，從第1層ML1，形成構成硬遮罩M之一部分的遮罩部M1。此步驟S4的結果，如圖8的(c)所示，形成硬遮罩M。又，本方法中，在步驟S4之後，去除光阻遮罩RM，接著，亦可沿著硬遮罩M蝕刻被蝕刻層EL。被蝕刻層EL為多晶矽層的情況中，可以HBr氣體的電漿，在電漿處理裝置10內蝕刻該被蝕刻層EL。
以下，就使用一實施態樣的電漿處理裝置10之光阻遮罩之處理方法的實驗例1及2進行說明。實驗例1中，進行步驟S1、S3及S4。亦即，實驗例1中，在將光阻遮罩RM改質之後，進行積層體ML的蝕刻。實驗例2中，進行步驟S1~S4，亦即，除了進行實驗例1的步驟，更進行以含有氟之氣體的電漿來處理光阻遮罩RM的步驟S2。
實驗例1及2中，準備下述的被處理基體W作為被處理基體W。
<被處理基體W>
‧被蝕刻層EL：多晶矽層(厚度60nm)；‧第1層ML1：SiO2層(厚度8nm)、SiN層(厚度40nm)、SiO2層(厚度21nm)的3層構造；‧第2層ML2：SOH層(厚度120nm)；‧第3層ML3：SiON層(厚度23nm)。
接著，實驗例1及2中，作為光阻材料，使用富士Film Electronics Materials股份有限公司製的光阻FiARF-E15B，並在被處理基體W上以85nm的厚度塗佈該光阻材料。接著，在曝光處理前，實施100℃、45秒的預烘烤(PAB；Pre Applied Bake)處理。另外，在曝光後，實施95℃、45秒 的後烘烤(PEB；Post Exposure Bake)處理。接著，藉由進行光阻的顯影，準備其上具有光阻遮罩RM的被處理基體W。又，光阻遮罩RM，係製作成具有線及間距的態樣。具體而言，光阻遮罩RM，係線寬DW(參照圖2)之設計值為54nm的複數線RL，在線寬方向上(圖2的X方向)，夾住設計值為70nm之寬DS(參照圖2)的間距RS的方式排列。另外，係以具有兩條線RL在同一直線上，互相隔開排列之圖案的方式，製作光阻遮罩RM(參照圖10)。
接著，僅在實驗例2中，進行步驟S2。步驟S2的處理條件如下。
<步驟S2的處理條件>
‧處理氣體：CH3F氣體(流量58sccm)；‧處理容器內壓力：50mT(6.6Pa)；‧微波的功率：2500W；‧RF偏壓電力的功率：300W；‧RF偏壓電力的頻率：13.56MHz；‧中央導入部流量：周邊導入部的流量=5：95。
接著，在實驗例1及2的兩者中，進行步驟S3。步驟S3的處理條件如下。
<步驟S3的處理條件>
‧處理氣體：Ar氣體(流量200sccm)、H2氣體(流量200sccm)；‧處理容器內壓力：100mT(13.3Pa)；‧微波的功率：3000W；‧RF偏壓電力的功率：0W；‧RF偏壓電力的頻率：13.56MHz；‧中央導入部流量：周邊導入部的流量=5：95。
接著，在實驗例1及2的兩者中，進行步驟S4。步驟S4的處理條件如下。
<步驟S4的處理條件>
(1)第3層ML3的處理條件
‧處理氣體：CF4氣體(流量150sccm)、CH3F氣體(流量170sccm)；‧處理容器內壓力：80mT(10.6Pa)；‧微波的功率：2000W；‧RF偏壓電力的功率：300W；‧RF偏壓電力的頻率：13.56MHz；‧中央導入部流量：周邊導入部的流量=5：95。
(2)第2層ML2的處理條件
‧處理氣體：Ar氣體(流量1000sccm)、HBr氣體(流量450sccm)，O2氣體(流量60sccm)；‧處理容器內壓力：100mT(13.3Pa)；‧微波的功率：2500W；‧RF偏壓電力的功率：150W；‧RF偏壓電力的頻率：13.56MHz；‧中央導入部流量：周邊導入部的流量=5：95。
(3)第1層ML1的處理條件
‧處理氣體：CF4氣體(流量190sccm)、CH3F氣體(流量170sccm)；‧處理容器內壓力：80mT(10.6Pa)；‧微波的功率：2500W；‧RF偏壓電力的功率：300W；‧RF偏壓電力的頻率：13.56MHz；‧中央導入部流量：周邊導入部的流量=5：95。
接著，在實驗例1及實驗例2結束後，拍攝光阻遮罩RM的SEM影像，使用該SEM影像，算出間距RS的寬，及線RL的線寬粗糙度(LWR；Line Width Roughness)及線緣粗糙度(LER；Line Edge Roughness)。此處，LWR，係表示在線RL中線寬之不均勻的指標，LER，係表示在線RL中邊緣的線寬方向之位置不均勻的指標。具體而言，為了求得線寬粗糙度，如圖9所示，使用SEM影像，在該線RL的長邊方向(Y方向)上，以11~12nm的間隔，測定一個線RL的3個線寬LWi。接著，藉由算出所得之線寬LWi的3 σ，求得線寬粗糙度。另外，為了求得線緣粗糙度，使用SEM影像，在該線RL的長邊方向(Y方向)上，以11~12nm的間隔，測定一個線RL之邊緣的線寬方向(X方向)上的3個的位置xi。接著，藉由算出所得之位置xi的3 σ，求得線緣粗糙度。更進一步，如圖10所示，求得並排於一直線上的二個線RL的端部之間的距離LS。另外，更進一步，拍攝以與實驗例1及2相同的條件進行步驟S1後的光阻遮罩RM的SEM影像，相同地，求得間距RS的寬、LWR、LER及距離LS。其結果顯示於表1。又，表1中，初始狀態係表示以與實驗例1及2相同的條件所製作的、適合用於步驟S2及步驟S3之前的光阻遮罩RM的狀態。
如表1明顯表示，光阻遮罩的線寬方向上，線間的間距RS的寬，初始狀態係為與實驗例1及實驗例2中的任一方相同的值。亦即，可確認並不會因為步驟S2、步驟S3及步驟S4，而使線寬方向上之線間的間距RS的寬度有所改變。另外，可確認在實驗例1中，藉由實施步驟S3，線寬粗糙度及線緣粗糙度變得比初始狀態更小，係小於2nm的值。亦即，可確認藉由步驟S3，能降低光阻遮罩RM的尺寸不均勻。更進一步，在除了實驗例1的步驟外，更包含步驟S2的實驗例2中，線的端部間的距離LS，變得比實驗例1的距離LS更小，可確認維持於與初期狀態的距離LS大約相同的值。藉此，可確認步驟S2，能抑制光阻遮罩的線在長邊方向上的收縮。另外，因為實驗例1及實驗例2的線寬粗糙度、線緣粗糙度具有略為相等的值，亦可確認步驟S2，並不會對線寬粗糙度及線緣粗糙度造成影響。
S1~S4‧‧‧步驟

Claims (14)

  1. 一種光阻遮罩之處理方法，包含：被處理基體準備步驟，在處理容器內，準備其上設有經圖案化之光阻遮罩的被處理基體；及經圖案化之光阻遮罩硬化步驟，對該處理容器內供給含有氫之氣體，並對該處理容器內供給微波，以產生該含有氫之氣體的電漿，並硬化該經圖案化之光阻遮罩；且更包含：含氟氣體之電漿產生步驟，在該含氫氣體之電漿產生步驟之前，對收納該被處理基體之該處理容器內供給含氟之氣體，並對該處理容器內供給微波，以產生含氟之氣體的電漿。
  2. 如申請專利範圍第1項之光阻遮罩之處理方法，其中，該含氟之氣體為CH3F氣體。
  3. 如申請專利範圍第1項之光阻遮罩之處理方法，其中，該含氟氣體之電漿產生步驟，抑制該光阻遮罩中的線在長邊方向上的收縮。
  4. 如申請專利範圍第1至3項中任一項之光阻遮罩之處理方法，其中，該含有氫之氣體為H2氣體。
  5. 如申請專利範圍第1至3項中任一項之光阻遮罩之處理方法，其中，以該微波所激發的該含有氫之氣體的該電漿，以抑制該光阻遮罩的構成材料的主鏈中的C-C鍵被切斷的方式，切斷該光阻遮罩的構成材料中的側鏈。
  6. 如申請專利範圍第1至3項中任一項之光阻遮罩之處理方法，其中，該微波係由與該處理容器連接的微波產生器產生。
  7. 如申請專利範圍第1至3項中任一項之光阻遮罩之處理方法，其中更包含：氟化合物堆積步驟，藉由該微波激發的氟氣體，而使氟化合物堆積於該經圖案化之光阻遮罩上。
  8. 一種半導體裝置製造方法，包含：被處理基體準備步驟，在處理容器內，準備其上設有經圖案化之光阻遮罩的被處理基體；經圖案化之光阻遮罩硬化步驟，對該處理容器內供給含有氫之氣體，並對該處理容器內供給微波，以產生該含有氫之氣體的電漿，並硬化該經圖案化之光阻遮罩，經圖案化之硬遮罩形成步驟，使用經該硬化之光阻遮罩而蝕刻該積層體，以形成經圖案化之硬遮罩；經圖案化之硬遮罩去除步驟，去除該經圖案化之硬遮罩；及蝕刻步驟，經由該經圖案化之硬遮罩而蝕刻該被處理基體；且更包含：含氟氣體之電漿產生步驟，在該含氫氣體之電漿產生步驟之前，對收納該被處理基體之該處理容器內供給含氟之氣體，並對該處理容器內供給微波，以產生含氟之氣體的電漿。
  9. 如申請專利範圍第8項之半導體裝置製造方法，其中，該含氟之氣體為CH3F氣體。
  10. 如申請專利範圍第8項之半導體裝置製造方法，其中，該含氟氣體之電漿產生步驟，抑制該光阻遮罩中的線在長邊方向上的收縮。
  11. 如申請專利範圍第8至10項中任一項之半導體裝置製造方法，其中，該含有氫之氣體為H2氣體。
  12. 如申請專利範圍第8至10項中任一項之半導體裝置製造方法，其中，以該微波所激發的該含有氫之氣體的該電漿，以抑制該光阻遮罩的構成材料的主鏈中的C-C鍵被切斷的方式，切斷該光阻遮罩的構成材料中的側鏈。
  13. 如申請專利範圍第8至10項中任一項之半導體裝置製造方法，其中，該微波係由與該處理容器連接的微波產生器產生。
  14. 如申請專利範圍第8至10項中任一項之半導體裝置製造方法，其中更包含：氟化合物堆積步驟，藉由該微波激發的氟氣體，而使氟化合物堆積於該經圖案化之光阻遮罩上。
TW102121785A 2012-06-25 2013-06-19 光阻遮罩之處理方法及半導體裝置製造方法 TWI594087B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012141961A JP6008608B2 (ja) 2012-06-25 2012-06-25 レジストマスクの処理方法

Publications (2)

Publication Number Publication Date
TW201413401A TW201413401A (zh) 2014-04-01
TWI594087B true TWI594087B (zh) 2017-08-01

Family

ID=49782969

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121785A TWI594087B (zh) 2012-06-25 2013-06-19 光阻遮罩之處理方法及半導體裝置製造方法

Country Status (5)

Country Link
US (1) US9337020B2 (zh)
JP (1) JP6008608B2 (zh)
KR (1) KR101808380B1 (zh)
TW (1) TWI594087B (zh)
WO (1) WO2014002808A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748110B2 (en) * 2015-09-03 2017-08-29 Tokyo Electron Limited Method and system for selective spacer etch for multi-patterning schemes
EP3605226A4 (en) 2017-03-31 2020-04-22 FUJIFILM Corporation ACTINIC OR RADIATION SENSITIVE RESIN COMPOSITION, RESIST FILM, PATTERN FORMING METHOD, AND METHOD FOR PRODUCING ELECTRONIC DEVICE
CN110537148B (zh) 2017-04-21 2023-09-15 富士胶片株式会社 Euv光用感光性组合物、图案形成方法及电子器件的制造方法
FR3066498A1 (fr) * 2017-05-22 2018-11-23 Arkema France Procede pour l'assemblage de copolymeres a blocs par controle de l'energie de surface d'un materiau par traitement reducteur plasma
JP7039865B2 (ja) * 2017-05-26 2022-03-23 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム
JP6925202B2 (ja) 2017-08-30 2021-08-25 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6895352B2 (ja) * 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
JPWO2019123842A1 (ja) 2017-12-22 2020-12-03 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、レジスト膜付きマスクブランクス、フォトマスクの製造方法、電子デバイスの製造方法
WO2019167725A1 (ja) 2018-02-28 2019-09-06 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法、樹脂
WO2019188595A1 (ja) 2018-03-26 2019-10-03 富士フイルム株式会社 感光性樹脂組成物及びその製造方法、レジスト膜、パターン形成方法、並びに、電子デバイスの製造方法
JP7145205B2 (ja) 2018-03-30 2022-09-30 富士フイルム株式会社 Ｅｕｖ光用ネガ型感光性組成物、パターン形成方法、電子デバイスの製造方法
KR102508637B1 (ko) 2018-04-20 2023-03-10 후지필름 가부시키가이샤 Euv광용 감광성 조성물, 패턴 형성 방법, 전자 디바이스의 제조 방법
WO2019225703A1 (ja) * 2018-05-23 2019-11-28 セントラル硝子株式会社 パターン膜付き基板の製造方法
EP3848756B1 (en) 2018-09-07 2022-07-06 FUJIFILM Corporation Actinic ray-sensitive or radiation-sensitive resin composition, resist film, pattern forming method, and method for manufacturing electronic device
CN113166327A (zh) 2018-11-22 2021-07-23 富士胶片株式会社 感光化射线性或感放射线性树脂组合物、抗蚀剂膜、图案形成方法及电子器件的制造方法
CN113168100A (zh) 2019-01-28 2021-07-23 富士胶片株式会社 感光化射线性或感辐射线性树脂组合物、抗蚀剂膜、图案形成方法及电子器件的制造方法
KR102603920B1 (ko) 2019-01-28 2023-11-20 후지필름 가부시키가이샤 감활성광선성 또는 감방사선성 수지 조성물, 레지스트막, 패턴 형성 방법, 전자 디바이스의 제조 방법
CN113168098B (zh) 2019-01-28 2024-03-29 富士胶片株式会社 感光化射线性或感辐射线性树脂组合物、抗蚀剂膜、图案形成方法及电子器件的制造方法
EP3950744B1 (en) 2019-03-29 2023-10-18 FUJIFILM Corporation Photosensitive composition for euv light, method for pattern formation, and method for producing electronic device
KR20210149780A (ko) 2019-06-21 2021-12-09 후지필름 가부시키가이샤 감활성광선성 또는 감방사선성 수지 조성물, 레지스트막, 패턴 형성 방법, 전자 디바이스의 제조 방법
JPWO2020261885A1 (zh) 2019-06-28 2020-12-30
WO2020261752A1 (ja) 2019-06-28 2020-12-30 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物の製造方法、パターン形成方法、電子デバイスの製造方法
WO2021039429A1 (ja) 2019-08-29 2021-03-04 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び、電子デバイスの製造方法
TW202128970A (zh) 2019-08-29 2021-08-01 日商富士軟片股份有限公司 感光化射線性或感放射線性樹脂組成物、感光化射線性或感放射線性膜、圖案形成方法及電子裝置之製造方法
CN114902138A (zh) 2019-12-27 2022-08-12 富士胶片株式会社 感光化射线性或感放射线性树脂组合物、感光化射线性或感放射线性膜、图案形成方法及电子器件的制造方法
IL295048A (en) 2020-01-31 2022-09-01 Fujifilm Corp Positive tone resistant composition, resistant layer, method of creating a pattern and method of manufacturing an electronic device
EP4129975A4 (en) 2020-03-30 2023-12-13 FUJIFILM Corporation ACTINIC RAY-SENSITIVE OR RADIATION-SENSITIVE RESIN COMPOSITION, PATTERN FORMATION METHOD, RESIST FILM, AND PRODUCTION METHOD FOR ELECTRONIC DEVICE
WO2021199940A1 (ja) 2020-03-31 2021-10-07 富士フイルム株式会社 レジスト組成物の製造方法、パターン形成方法
JP7382503B2 (ja) 2020-05-29 2023-11-16 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、パターン形成方法、レジスト膜、電子デバイスの製造方法、化合物、化合物の製造方法
WO2022158326A1 (ja) 2021-01-22 2022-07-28 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び電子デバイスの製造方法
KR20230124646A (ko) 2021-01-22 2023-08-25 후지필름 가부시키가이샤 감활성광선성 또는 감방사선성 수지 조성물, 감활성광선성또는 감방사선성막, 패턴 형성 방법, 전자 디바이스의 제조 방법, 화합물, 및 수지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090067A (zh) * 2006-06-12 2007-12-19 株式会社瑞萨科技 半导体装置的制造方法
TW200845185A (en) * 2007-01-16 2008-11-16 Hitachi High Tech Corp Plasma processing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654680A (en) * 1980-09-24 1987-03-31 Semiconductor Energy Laboratory Co., Ltd. Sidewall gate IGFET
US5204210A (en) * 1990-12-07 1993-04-20 Xerox Corporation Method for the direct patterning of diamond films
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2005260060A (ja) * 2004-03-12 2005-09-22 Semiconductor Leading Edge Technologies Inc レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
US20130267097A1 (en) * 2012-04-05 2013-10-10 Lam Research Corporation Method and apparatus for forming features with plasma pre-etch treatment on photoresist

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090067A (zh) * 2006-06-12 2007-12-19 株式会社瑞萨科技 半导体装置的制造方法
TW200845185A (en) * 2007-01-16 2008-11-16 Hitachi High Tech Corp Plasma processing method

Also Published As

Publication number Publication date
TW201413401A (zh) 2014-04-01
KR20150023288A (ko) 2015-03-05
US9337020B2 (en) 2016-05-10
WO2014002808A1 (ja) 2014-01-03
KR101808380B1 (ko) 2017-12-12
JP2014007281A (ja) 2014-01-16
JP6008608B2 (ja) 2016-10-19
US20150104957A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
TWI594087B (zh) 光阻遮罩之處理方法及半導體裝置製造方法
KR102329531B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
TWI450317B (zh) 光罩圖案之形成方法及半導體裝置之製造方法
US20180158684A1 (en) Method of processing target object
TW201937575A (zh) 半導體製程中之間隔物限定的直接圖案化方法
KR102147822B1 (ko) 피처리 기체를 처리하는 방법 및 플라즈마 처리 장치
KR101713330B1 (ko) Ｓｆ６ 및 탄화수소를 이용하여 ａｒｃ층을 패터닝하는 방법
US7256135B2 (en) Etching method and computer storage medium storing program for controlling same
US9490116B2 (en) Gate stack materials for semiconductor applications for lithographic overlay improvement
JP2013542613A (ja) フォトレジスト線幅の荒れを制御するための方法及び装置
JP2008198988A (ja) プラズマ処理方法
JP2005129906A (ja) エッチングプロセスの精度及び反復性を制御する装置及び方法
TWI627661B (zh) 使次解析度等級之臨界尺寸不同的圖案化方法
US20140273461A1 (en) Carbon film hardmask stress reduction by hydrogen ion implantation
US20130267097A1 (en) Method and apparatus for forming features with plasma pre-etch treatment on photoresist
US11133192B2 (en) Workpiece processing method
CN104285282A (zh) 等离子体蚀刻方法
WO2014024733A1 (ja) 多層膜をエッチングする方法、及びプラズマ処理装置
TWI707382B (zh) 被處理體之處理方法
KR100893675B1 (ko) 비정질 탄소막 형성 방법 및 이를 이용한 반도체 소자의제조 방법
KR20200084055A (ko) 탄소 기반 막의 공간적으로 선택적인 애싱 (ashing) 을 사용하여 증착 유도된 CD 불균형을 개선하는 방법
JP5063535B2 (ja) プラズマ処理方法
TW202018806A (zh) 蝕刻方法及基板處理裝置