TWI588841B - 記憶體控制器及其信號產生方法 - Google Patents

記憶體控制器及其信號產生方法 Download PDF

Info

Publication number
TWI588841B
TWI588841B TW102122579A TW102122579A TWI588841B TW I588841 B TWI588841 B TW I588841B TW 102122579 A TW102122579 A TW 102122579A TW 102122579 A TW102122579 A TW 102122579A TW I588841 B TWI588841 B TW I588841B
Authority
TW
Taiwan
Prior art keywords
signal
instruction
clock
phase interval
edge
Prior art date
Application number
TW102122579A
Other languages
English (en)
Other versions
TW201501132A (zh
Inventor
吳宗翰
林政南
陳忠敬
張雍
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW102122579A priority Critical patent/TWI588841B/zh
Priority to US14/311,502 priority patent/US9437262B2/en
Publication of TW201501132A publication Critical patent/TW201501132A/zh
Application granted granted Critical
Publication of TWI588841B publication Critical patent/TWI588841B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Description

記憶體控制器及其信號產生方法
本發明是有關於記憶體領域，且特別是有關於一種記憶體控制器及其信號產生方法。
一般來說，記憶體控制器(memory controller)連接至記憶體模組，可將資料寫入記憶體模組或者由記憶體模組中讀取資料。現今最普遍的記憶體模組即為雙倍資料速率(double data rate，以下簡稱DDR)記憶體模組。
請參照第1A圖與第1B圖，其所繪示為記憶體控制器與記憶體模組之間的連接關係以及控制信號眼圖(eye diagram)示意圖。記憶體控制器100與DDR記憶體模組110設計於電路板(PCB)上，控制信號包括時脈信號(CLK1)、位址信號A[15：0]、指令信號CMD及區塊控制信號BANK[2：0]。指令信號CMD包括寫入致能信號(WE)、列位址觸發信號(row address strobe，RAS)及行位址觸發信號(column address strobe，CAS)。區塊控制信號BANK[2：0]包括3腳位(pin)，位址信號A[15：0]包括16腳位。
記憶體控制器100利用控制信號來操控DDR記憶體模組110，例如，讀取資料、寫入資料等等。由於DDR記憶體模組110係根據時脈信號(CLK1)的信號緣(例如上升緣或下降緣)來拴鎖位址信號A[15：0]、指令信號CMD、區塊控制信號BANK[2：0]上的資料。因此，記憶體控制器100必須適當地調整時脈信號(CLK1)的相位(phase)，使得DDR記憶體模組110得以根據時脈信號(CLK1)的信號緣而順利地拴鎖(latch)住所有控制信號中的資 料。為了方便說明，以下皆以時脈信號(CLK1)的上升緣來拴鎖信號，但並不限定於此。
如圖所示，時脈信號(CLK1)的週期為T，位址信號A[15：0]、指令信號CMD、區塊控制信號BANK[2：0]的信號週期也是T。然而，由於每一條控制信號的驅動能力不同，所以控制信號的安全相位區間(或稱為資料有效區間)會小於T。因此，記憶體控制器100必須將時脈信號(CLK1)的上升緣調整到安全相位區間之內，以避免在控制信號的安全相位區間之外拴鎖這些控制信號而造成錯誤。
時脈信號(CLK1)的上升緣調整至指令信號CMD的安全相位區間(Eye_cmd)、區塊控制信號BANK[2：0]的安全相位區間(Eye_bank)以及位址信號A[15：0]的安全相位區間(Eye_addr)之內。很明顯地，上述信號的安全相位區間皆小於T，尤其是位址信號A[15：0]的數目眾多，所以其安全相位區間(Eye_addr)最小。
隨著記憶體(DRAM)模組存取的速度越來越快，已從DDR2模組進步到DDR3與DDR4模組。當記憶體模組速度提高的同時，訊號品質會大幅降低，再加上電路板(PCB)的變異以及記憶體模組的各個腳位的不同，會造成控制信號由記憶體控制器到記憶體模組的時間有些許差異，以及信號變化時的上升時間(rise time)及下降時間(fall time)也不同，而導致控制信號的安全相位區間變小。
請參照第2A圖與第2B圖，其所繪示為記憶體控制器與二個記憶體模組之間的連接關係以及控制信號眼圖示意圖。利用記憶體控制器200來控制二個DDR記憶體模組210、220時，第一時脈信號(CLK1)連接至第一DDR記憶體模組210，第二時脈信號(CLK2)連接至第二DDR記憶體模組220，而共用位址信號A[15：0]、指令信號CMD、區塊控制信號BANK[2：0]。第一DDR記憶體模組210根據第一時脈信號(CLK1)拴鎖位址信號A[15：0]、指令信號CMD、區塊控制信號BANK[2：0]上的資料； 第二DDR記意體模組220根據第二時脈信號(CLK2)拴鎖位址信號A[15：0]、指令信號CMD、區塊控制信號BANK[2：0]上的資料。
由於記憶體控制器200必需要推動(drive)記憶體的腳位數目為第1A圖的兩倍，加上電路板(PCB)的差異，使得信號的品質更加惡化，尤其是位址信號A[15：0]。相較於第1B圖，第2B圖所示的安全相位區更小，尤其是位址信號A[15：0]的安全相位區間(Eye_addr)變得非常小。由於位址信號A[15：0]的安全相位區間(Eye_addr)很小，使得記憶體控制器200更不容易調整出適當的時脈信號(CLK1、CLK2)相位，讓二個DDR記憶體模組210、220正確地拴鎖控制信號。
由於在高速的情況下所有信號的品質很難被一一地優化(qualify)，所以需要一個有效的解決方案來解決上述的問題。
有鑑於此，本發明的目的在於提出一種記憶體控制器及其信號產生方法，本發明限定指令信號的產生方式，並將部份的控制信號之安全相位區間予以擴大，使得記憶體模組可以正常操作。
本發明提出一種記憶體控制器的信號產生方法，用以操控第一記憶體模組，包括下列步驟：產生信號週期為一單位時間的第一時脈信號；產生信號週期為該單位時間的指令信號，指令信號中包括多個指令群，每一指令群具有連續的第一個指令及第二個指令；產生信號週期為二倍於該單位時間之一定址信號組；將第一時脈信號的第一信號緣設定於指令信號之安全相位區間；以及將第一時脈信號的第二信號緣設定於指令信號與定址信號組之安全相位區間。
本發明更提出一種記憶體控制器，連接至第一記憶體模組，記憶體控制器包括：時脈產生單元，產生信號週期為單位時間的第一時脈信號至第一記憶體模組；控制信號轉譯單元， 產生信號週期為單位時間的指令信號至第一記憶體模組，指令信號包括複數個指令群，每一該指令群具有連續的第一指令與第二指令；以及位址轉譯單元，產生信號週期為二倍於該單位時間之定址信號組至第一記憶體模組；其中，時脈產生單元將第一時脈信號的第一信號緣設定於指令信號之安全相位區間；以及將第一時脈信號的第二信號緣設定於指令信號與定址信號組之安全相位區間。
為了對本發明之上述及其他方面有更佳的瞭解，下文例舉較佳實施例，並配合所附圖式，作詳細說明如下：
100、200、400‧‧‧記憶體控制器
110‧‧‧DDR記憶體模組
210、410‧‧‧第一DDR記憶體模組
220、420‧‧‧第二DDR記憶體模組
402‧‧‧位址轉譯單元
404‧‧‧控制信號轉譯單元
406‧‧‧時脈產生單元
S502~S512‧‧‧步驟流程
第1A圖與第1B圖繪示記憶體控制器與記憶體模組之間的連接關係以及控制信號眼圖示意圖。
第2A圖與第2B圖繪示記憶體控制器與二個記憶體模組之間的連接關係以及控制信號眼圖示意圖。
第3A圖與第3B圖繪示根據本發明實施例之記憶體控制器與記憶體模組的連接關係及其控制信號眼圖示意圖。
第4A圖與第4B圖繪示根據本發明其他實施例之記憶體控制器與記憶體模組的連接關係及其控制信號眼圖示意圖。
第5圖繪示根據本發明具體實施例之記憶體控制器的信號產生方法流程圖。
以二個記憶體模組為例，控制信號包括第一時脈信號(CLK1)、第二時脈信號(CLK2)、指令信號CMD、區塊控制信號BANK[2：0]及位址信號A[15：0]。指令信號CMD包括寫入致能信號(WE)、列位址觸發信號(row address strobe，RAS)及行位址觸 發信號(column address strobe，CAS)。舉例而言，3腳位(pin)的區塊控制信號為BANK[2：0]；而16腳位的位址信號為A[0：15]。再者，當記憶體模組中晶粒(chip)的組成不同時，控制信號的數目也會有差異。換句話說，上述的控制信號數目僅是本發明的一個實施例，其並非用來限制本發明。
DDR記憶體模組接收指令信號後，據以執行的指令包括無運作指令(NOP)、區塊匯流排充電指令(PRE)、驅動區塊匯流排指令(ACT)、寫入指令(Write)與讀取指令(Read)。
而於NOP指令時，不需理睬(don’t care)16腳位的位址信號A[15：0]以及3腳位的區塊控制信號BANK[2：0]。亦即，執行NOP指令時，可忽略位址信號A[15：0]以及區塊控制信號BANK[2：0]上的資料。
於一具體實施例中，根據NOP指令的特性發展出記憶體控制器的信號產生方法。舉例而言，在記憶體控制器輸出的指令信號CMD中以二個指令為一個指令群。而指令群中依序為指令1(cmd1)與指令2(cmd2)，較佳地，指令1(cmd1)僅能是NOP指令；而指令2(cmd2)則可以是上述任一種指令。
請參照第3A圖與第3B圖，其所繪示為本發明記憶體控制器與記憶體模組的連接關係及其控制信號眼圖示意圖。記憶體控制器400包括位址轉譯單元402、控制信號轉譯單元404以及時脈產生單元406。時脈產生單元406產生第一時脈信號(CLK1)、第二時脈信號(CLK2)；控制信號轉譯單元404產生指令信號CMD；而位址轉譯單元402產生區塊控制信號BANK[2：0]以及位址信號A[15：0]。時脈產生單元406可視DDR記憶體模組的數目，分別產生一個時脈信號至個別的DDR記憶體模組。
如第3A圖所示，第一時脈信號(CLK1)連接至第一DDR記憶體模組410，第二時脈信號(CLK2)連接至第二DDR記憶體模組420，而第一DDR記憶體模組410與第二DDR記憶體模組420共用位址信號A[15：0]、指令信號CMD、區塊控制信號 BANK[2：0]。第一DDR記憶體模組210根據第一時脈信號(CLK1)拴鎖位址信號A[15：0]、指令信號CMD、區塊控制信號BANK[2：0]上的資料；第二DDR記憶體模組220根據第二時脈信號(CLK2)拴鎖位址信號A[15：0]、指令信號CMD、區塊控制信號BANK[2：0]上的資料。
於此實施例中，在記憶體控制器400發出的指令信號中包括多個指令群，每個指令群中皆包括2個連續指令。如第3B圖所示，第一個指令群依序為指令1(cmd1)、指令2(cmd2)；第二個指令群依序為指令1’(cmd1’)、指令2’(cmd2’)；以及第三個指令群依序為指令1”(cmd1”)、指令2”(cmd2”)。
於此實施例中，限定指令群中的第一個指令僅可以是NOP指令，而DDR記憶體模組410、420執行NOP指令時，不需理睬位址信號A[0：15]以及區塊控制信號BANK[2：0]上的資料。較佳地，記憶體控制器400在產生指令群中的第一個指令時，其第一時脈信號(CLK1)與第二時脈信號(CLK2)的上升緣並不限定於要落在位址信號A[0：15]以及區塊控制信號BANK[2：0]的安全相位區間Eye_addr與Eye_bank之內。換句話說，記憶體控制器400在產生指令群中的第一個指令時，就算第一時脈信號(CLK1)與第二時脈信號(CLK2)的上升緣落在位址信號A[0：15]以及區塊控制信號BANK[2：0]的安全相位區間Eye_addr與Eye_bank之外，也不會有任何錯誤發生。
請參照第3B圖，記憶體控制器400中時脈產生單元406所輸出的第一時脈信號(CLK1)與第二時脈信號(CLK2)的週期為T。並且，記憶體控制器400中控制信號轉譯單元404輸出的指令信號CMD的信號週期為T；記憶體控制器400中位址轉譯單元402輸出的區塊控制信號BANK[2：0]、位址信號A[0：15]之信號週期則為2T。應注意到，位址信號A[0：15]以及區塊控制信號BANK[2：0]的安全相位區間Eye_addr與Eye_bank已經變大。
如第3B圖所示，在時間點t0、t2、t4時依序為第 一指令群中的指令1(cmd1)、第二指令群中的指令1(cmd1’)、第三指令群中的指令1”(cmd1”)。二個時脈信號(CLK1、CLK2)的上升緣位於指令信號CMD的安全相位區間(Eye_cmd)，但是位於位址信號A[0：15]以及區塊控制信號BANK[2：0]的安全相位區間Eye_addr與Eye_bank之外。亦即，雖然二個DDR記憶體模組410、420在t0、t2、t4時間點所接收的指令無法確實得到位址信號A[0：15]以及區塊控制信號BANK[2：0]的正確資料，但是二個DDR記憶體模組410、420仍可以正確地執行NOP指令。
更進一步地，於時間點t1、t3、t5時依序為第一指令群中的指令2(cmd2)、第二指令群中的指令2(cmd2’)、第三指令群中的指令2”(cmd2”)。二個時脈信號(CLK1、CLK2)的上升緣位於指令信號CMD的安全相位區間(Eye_cmd)、區塊控制信號BANK[2：0]的安全相位區間Eye_bank、位址信號A[0：15]的安全相位區間Eye_addr之內。應注意到，二個DDR記憶體模組410、420在t1、t3、t5時間點所接收的指令可以確實得到位址信號A[0：15]以及區塊控制信號BANK[2：0]的正確資料，並可以正確地據以執行指令。
由以上說明可知，本實施例限定記憶體控制器能輸出多個指令群，而每個指令群中皆有連續二個指令。第一個指令僅可為NOP指令。如此，可將其位址信號A[0：15]以及區塊控制信號BANK[2：0]之信號週期增加為2T，使得其安全相位區間Eye_addr與Eye_bank變大，更容易拴鎖控制信號的資料。
應注意到，本發明並不限定於僅控制二個DDR記憶體模組的數目。本發明也可以用於控制單一DDR記憶體模組或者控制二個以上的DDR記憶體模組。
再者，本發明並不限定於同時將位址信號A[0：15]以及區塊控制信號BANK[2：0]之信號週期皆增加為2T。也可以根據實際上的需要，僅將位址信號A[0：15]之信號週期增加為2T，而將區塊控制信號BANK[2：0]之信號週期維持在T，其相關信號 波形如第4A圖所示。
或者，僅將區塊控制信號BANK[2：0]之信號週期增加為2T，而將位址信號A[0：15]之信號週期維持在T，其相關信號波形如第4B圖所示。
請參照第5圖，其所繪示為本發明記憶體控制器的信號產生方法流程圖。首先，產生信號週期為一個單位時間的第一時脈信號(步驟S502)；產生信號週期為一個單位時間的指令信號，在指令信號中包括多個指令群，每一個指令群具有連續的第一個指令、第二個指令(步驟S504)；產生信號週期為二個單位時間之定址信號組(步驟S506)。定址信號組可為位址信號A[0：15]及/或區塊控制信號BANK[2：0]定址信號組。
時脈產生單元406將第一時脈信號的第一個信號緣設定於指令信號之安全相位區間，以使得DDR記憶體模組執行第一個指令(步驟S510)；將第一時脈信號的第二個信號緣設定於指令信號、定址信號組之安全相位區間，以使得DDR記憶體執行第二個指令(步驟S512)。
根據第5圖之方法，當步驟S510至步驟S512執行完之後，代表已經執行一指令群；而再次回到步驟S510時，即代表執行下一個指令群。其中，上述的一個單位時間為第一時脈週期，且指令群中的第一個指令僅為NOP指令。
由以上說明可知，搭配實施例揭露的指令群並將位址信號A[0：15]或者區塊控制信號BANK[2：0]的信號週期延長為二個單位時間以擴大其安全相位區間。如此，可使得記憶體控制器正確地控制DDR記憶體模組，並且解決習知記憶體信號安全相位區間太小的問題，並可增強隨著記憶體存取時脈速度日益增加之系統穩定度與存取效能。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤 飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S502~S512‧‧‧步驟流程

Claims (22)

  1. 一種記憶體控制器的信號產生方法，用以操控一第一記憶體模組，該方法包括下列步驟：產生信號週期為一單位時間的一第一時脈信號；產生信號週期為該單位時間的一指令信號，其中，該指令信號中包括複數個指令群，每一該指令群具有連續的一第一個指令及一第二個指令；產生信號週期為二倍於該單位時間之一定址信號組，且該定址信號組之安全相位區間大於該指令信號之安全相位區間；將該第一時脈信號的一第一信號緣設定於該指令信號之安全相位區間；以及將該第一時脈信號的一第二信號緣設定於該指令信號與該定址信號組之安全相位區間。
  2. 如申請專利範圍第1項所述之信號產生方法，其中將該第一時脈信號的該第一信號緣設定於該指令信號之安全相位區間時，更將該第一時脈信號的該第一信號緣設定於該定址信號組之安全相位區間之外。
  3. 如申請專利範圍第1項所述之信號產生方法，更用以操控一第二記憶體模組，包括下列步驟：產生信號週期為該單位時間的一第二時脈信號；將該第二時脈信號的一第一信號緣設定於該指令信號之安全相位區間；以及將該第二時脈信號的一第二信號緣設定於該指令信號與該 定址信號組之安全相位區間。
  4. 如申請專利範圍第3項所述之信號產生方法，其中，該第一記憶體模組與該第二記憶體模組皆為雙倍資料速率記憶體模組。
  5. 如申請專利範圍第1項所述之信號產生方法，其中該單位時間係為該第一時脈的一週期。
  6. 如申請專利範圍第1項所述之信號產生方法，其中該定址信號組包含一位址信號與一區塊控制信號。
  7. 如申請專利範圍第1項所述之信號產生方法，其中該第一指令為一無運作指令。
  8. 如申請專利範圍第1項所述之信號產生方法，其中該第二指令為一無運作指令、一區塊匯流排充電指令、一驅動區塊匯流排指令、一寫入指令與一讀取指令其中之一。
  9. 如申請專利範圍第1項所述之信號產生方法，其中該第一時脈信號的第一信號緣位於該定址信號組之安全相位區間之外。
  10. 如申請專利範圍第1項所述之信號產生方法，其中該第一時脈信號的第一信號緣、第二信號緣皆為該第一時脈信號的上 升緣。
  11. 如申請專利範圍第1項所述之信號產生方法，其中該定址信號組係為一位址信號與一區塊控制信號中二者擇一。
  12. 如申請專利範圍第11項所述之信號產生方法，其中該定址信號組係為該位址信號時，該區塊控制信號的信號週期為一單位時間，且將該第一時脈信號的該第一信號緣與該第二信號緣設定於該區塊控制信號之安全相位區間。
  13. 如申請專利範圍第11項所述之信號產生方法，其中該定址信號組係為該區塊控制信號時，該位址信號的信號週期為一單位時間，且將該第一時脈信號的該第一信號緣與該第二信號緣設定於該位址信號之安全相位區間。
  14. 一種記憶體控制器，可連接至一第一記憶體模組，該記憶體控制器包括：一時脈產生單元，產生信號週期為一單位時間的一第一時脈信號至該第一記憶體模組；一控制信號轉譯單元，產生信號週期為該單位時間的一指令信號至該第一記憶體模組，其中，該指令信號包括複數個指令群，每一該指令群具有連續的一第一指令與一第二指令；以及一位址轉譯單元，產生信號週期為二倍該單位時間之一定址信號組至該第一記憶體模組，其中，且該定址信號組之安全相位區間大於該指令信號之安全相位區間； 其中，該時脈產生單元將該第一時脈信號的一第一信號緣設定於該指令信號之安全相位區間；以及將該第一時脈信號的一第二信號緣設定於該指令信號與該定址信號組之安全相位區間。
  15. 如申請專利範圍第14項所述之記憶體控制器，其中該時脈產生單元將該第一時脈信號的該第一信號緣設定於該指令信號之安全相位區間時，更將該第一時脈信號的該第一信號緣設定於該定址信號組之安全相位區間之外。
  16. 如申請專利範圍第14項所述之記憶體控制器，可更連接至一第二記憶體模組，且該時脈產生單元產生信號週期為該單位時間的一第二時脈信號；其中，該時脈產生單元將該第二時脈信號的一第一信號緣設定於該指令信號之安全相位區間；以及將該第二時脈信號的一第二信號緣設定於該指令信號與該指示信號之安全相位區間。
  17. 如申請專利範圍第16項所述之記憶體控制器，其中，該第一記憶體模組與該第二記憶體模組皆為雙倍資料速率記憶體模組。
  18. 如申請專利範圍第14項所述之記憶體控制器，其中該單位時間係為該第一時脈的一個週期。
  19. 如申請專利範圍第14項所述之記憶體控制器，其中該定址信號組包含一位址信號與一區塊控制信號。
  20. 如申請專利範圍第14項所述之記憶體控制器，其中該第一指令為一無運作指令。
  21. 如申請專利範圍第14項所述之記憶體控制器，其中該第二指令為一無運作指令、一區塊匯流排充電指令、一驅動區塊匯流排指令、一寫入指令與一讀取指令其中之一。
  22. 如申請專利範圍第14項所述之記憶體控制器，其中該第一時脈信號的第一信號緣位於該定址信號組之安全相位區間之外。
TW102122579A 2013-06-25 2013-06-25 記憶體控制器及其信號產生方法 TWI588841B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102122579A TWI588841B (zh) 2013-06-25 2013-06-25 記憶體控制器及其信號產生方法
US14/311,502 US9437262B2 (en) 2013-06-25 2014-06-23 Memory controller and associated signal generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102122579A TWI588841B (zh) 2013-06-25 2013-06-25 記憶體控制器及其信號產生方法

Publications (2)

Publication Number Publication Date
TW201501132A TW201501132A (zh) 2015-01-01
TWI588841B true TWI588841B (zh) 2017-06-21

Family

ID=52111935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102122579A TWI588841B (zh) 2013-06-25 2013-06-25 記憶體控制器及其信號產生方法

Country Status (2)

Country Link
US (1) US9437262B2 (zh)
TW (1) TWI588841B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734150B (zh) * 2019-07-24 2021-07-21 群聯電子股份有限公司 記憶體介面電路、記憶體儲存裝置及訊號產生方法
US11646066B2 (en) * 2019-12-16 2023-05-09 Etron Technology, Inc. Memory controller and related memory
CN116013401B (zh) * 2023-03-24 2023-08-11 长鑫存储技术有限公司 存储器调试方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438062B1 (en) * 2000-07-28 2002-08-20 International Business Machines Corporation Multiple memory bank command for synchronous DRAMs
CN1783332A (zh) * 2004-11-29 2006-06-07 中兴通讯股份有限公司 双倍速动态随机存取存储器的读写方法
CN101196856A (zh) * 2008-01-04 2008-06-11 太原理工大学 双端口访问单一动态存储器的接口
JP2009181667A (ja) * 2008-01-31 2009-08-13 Sony Corp 半導体メモリ装置およびその動作方法
CN102117244A (zh) * 2010-01-05 2011-07-06 上海硅知识产权交易中心有限公司 一种支持多个音视频ip核寻址ddr的控制结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077295B2 (ja) * 2002-10-23 2008-04-16 株式会社東芝 同期型半導体記憶装置及びその動作方法
US8649210B2 (en) * 2011-09-06 2014-02-11 Mediatek Inc. DDR PSRAM and data writing and reading methods thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438062B1 (en) * 2000-07-28 2002-08-20 International Business Machines Corporation Multiple memory bank command for synchronous DRAMs
CN1783332A (zh) * 2004-11-29 2006-06-07 中兴通讯股份有限公司 双倍速动态随机存取存储器的读写方法
CN101196856A (zh) * 2008-01-04 2008-06-11 太原理工大学 双端口访问单一动态存储器的接口
JP2009181667A (ja) * 2008-01-31 2009-08-13 Sony Corp 半導体メモリ装置およびその動作方法
CN102117244A (zh) * 2010-01-05 2011-07-06 上海硅知识产权交易中心有限公司 一种支持多个音视频ip核寻址ddr的控制结构

Also Published As

Publication number Publication date
US20140379976A1 (en) 2014-12-25
US9437262B2 (en) 2016-09-06
TW201501132A (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
US10658019B2 (en) Circuit, system and method for controlling read latency
US7177230B1 (en) Memory controller and memory system
JP2011040041A (ja) 書き込みレベリング動作を行うためのメモリ装置の制御方法、メモリ装置の書き込みレベリング方法、及び書き込みレベリング動作を行うメモリコントローラ、メモリ装置、並びにメモリシステム
JP4394607B2 (ja) 半導体メモリ装置のデータストローブ信号発生回路
TWI508087B (zh) 記憶體信號的動態相位追蹤方法及其相關控制電路
JP2009093769A (ja) 半導体記憶装置、およびアドレスラッチの高速化方法
TWI588841B (zh) 記憶體控制器及其信號產生方法
JP2000113671A (ja) ダブルレートの入出力回路を有するメモリデバイス
JP2008250841A (ja) インタフェース回路
KR20050076285A (ko) 반도체 메모리 장치에서의 데이터 샘플링 방법 및 그에따른 데이터 샘플링 회로
US7791963B2 (en) Semiconductor memory device and operation method thereof
US7492661B2 (en) Command generating circuit and semiconductor memory device having the same
TWI508066B (zh) 記憶體控制器及其信號產生方法
US8213246B2 (en) Semiconductor device
CN104281544B (zh) 存储器控制器及其信号产生方法
JP2015207333A (ja) 半導体装置及びこれを備える情報処理システム
TWI715331B (zh) 記憶體系統之控制方法
JP2013137844A (ja) 半導体装置とその調整方法
WO2014129386A1 (ja) コマンドｆｉｆｏ回路
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
TW201601455A (zh) 閂鎖電路及包含該閂鎖電路的輸入/輸出裝置
JP5056773B2 (ja) メモリ制御装置
KR20100073375A (ko) 리드종료신호 생성회로 및 이를 이용한 내부클럭발생회로
CN104182357A (zh) 存储器控制器及其信号方法
JP2015032324A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees