TWI581094B - 非揮發性記憶體更新 - Google Patents

非揮發性記憶體更新 Download PDF

Info

Publication number
TWI581094B
TWI581094B TW104136973A TW104136973A TWI581094B TW I581094 B TWI581094 B TW I581094B TW 104136973 A TW104136973 A TW 104136973A TW 104136973 A TW104136973 A TW 104136973A TW I581094 B TWI581094 B TW I581094B
Authority
TW
Taiwan
Prior art keywords
memory
memory cells
address
identified
data retention
Prior art date
Application number
TW104136973A
Other languages
English (en)
Other versions
TW201633126A (zh
Inventor
麥克 古賽爾
卡爾 霍夫曼
湯瑪士 柯恩
Original Assignee
英飛凌科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英飛凌科技股份有限公司 filed Critical 英飛凌科技股份有限公司
Publication of TW201633126A publication Critical patent/TW201633126A/zh
Application granted granted Critical
Publication of TWI581094B publication Critical patent/TWI581094B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H03M13/3715—Adaptation to the number of estimated errors or to the channel state
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Probability & Statistics with Applications (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

非揮發性記憶體更新
無
非揮發性記憶體在高溫下會遭遇資料保留問題。非揮發性記憶體的實例包括、但不限於：自旋傳輸力矩磁性隨機存取記憶體（STT-MRAM）、電阻式隨機存取記憶體（RRAM或ReRAM）、以及相變化隨機存取記憶體（PC-RAM）。在175°C的車載溫度下，像是STT-MRAM的預期資料保留性能約為20小時，這對於車用產品而言實在是過低。
無
本發明是與更新具有記憶體胞元的非揮發性記憶體有關。不滿足資料保留測試的弱的記憶體胞元會被辨識出來。這些已辨識的胞元從它們的原始位址被重新映射到備用的記憶體位址，並且在操作期間被連續地更新以保留所儲存的資料。
第1圖說明一自旋傳輸力矩磁性隨機存取記憶體（STT-MRAM）100的示意圖。不同於典型的RAM技術（其將資料儲存為電荷），MRAM資料是由穿隧氧化物層120所分隔的磁阻層110、130所儲存。每一個磁阻層110、130都保有磁化。固定層110的磁化在其磁性方位上是固定的，而自由層130的磁化則會由一自旋極化編程電流予以改變。因此，編程電流會使兩個磁性層的磁性方位呈相同方向（提供較低的跨層間電阻（「0」狀態））、或呈相反方向（提供較高的跨層電阻（「1」狀態））。自由層130的磁性方位的切換以及所產生的跨磁性層之高或低電阻狀態供典型MRAM胞元的寫入與讀取操作之用。當STT-MRAM 100受到高溫時，即會導致自由層130的磁性方位的非有意翻轉（亦即，非有意切換）。
STT-MRAM 100的資料保留行為是由它的能量阻障所決定，能量阻障分隔了高和低電阻狀態。能量阻障越大，抵抗熱影響翻轉的記憶體胞元就越穩定，且因此它的資料保留就越良好。
第2圖說明一種非揮發性記憶體更新系統200，其包括一非揮發性記憶體210、具有一映射表222之一揮發性記憶體220、以及一控制器230。非揮發性記憶體210可為如上述關於第1圖所說明之STT-MRAM 100。
第3圖說明了用於更新非揮發性記憶體210的方法的流程圖300。這個方法的步驟是在如第2圖中所示之控制器230的控制下執行。
在步驟310，辨識出不滿足資料保留測試的一個或多個非揮發性記憶體胞元，亦即，弱的記憶體胞元。此辨識可在啟動時執行。記憶體胞元不是形成弱的就是強的，並且在它們的生命週期中在這方面都不會改變。
資料保留測試是基於多數個可測量電性中任一者。這些電性包括、但不限於：寫入時間、寫入電流、電阻、讀取電流、及/或能量阻障，如下文中將更詳細說明者。
記憶體胞元的寫入時間小於一預定時間量指示不良的資料保留。在一第一讀出期間，弱的記憶體胞元會被快速地寫入，而具有較佳資料保留的強的記憶體胞元則需要較長的寫入時間。
寫入電流小於一預定電流值也指示不良的資料保留。
記憶體胞元的讀取電流小於一預定電流值、且因而電阻大於一預定電阻值，代表不良的資料保留。增加的電阻是STT-MRAM 100的減少覆蓋區的結果。
記憶體胞元的能量阻障小於一預定能量值也指示不良的資料保留。另一方面，高能量阻障記憶體胞元對於寫入衝擊是比較強健的。能量阻障與寫入電流和寫入時間有關，因為較高的能量阻障會導致較高的寫入電流和較長的寫入時間。
在步驟320，該一個或多個已辨識的、具有不良資料保留之「弱」胞元從它們的原始記憶體位址被重新映射至揮發性記憶體220的資料表222中的備用記憶體位址。揮發性記憶體220為例如靜態隨機存取記憶體（SRAM），或是適合需要用途的任何其他揮發性記憶體。不需要永久性的映射表222。這個步驟320可僅在啟動時執行，及/或在操作中重複地執行，特別是在高溫下操作期間。
在操作期間，在步驟330，不滿足錯誤修正代碼（ECC）演算法的記憶體胞元被辨識，並被重新映射於映射表222中。一開始，非揮發性記憶體210並不處於高溫，並且一些較弱的胞元仍會通過初始資料保留測試。當溫度增加，這些較弱的記憶體胞元會開始失效。透過錯誤修正代碼演算法、或是任何其他適當的演算法來辨識這些記憶體胞元，可過濾出其他弱的資料保留記憶體胞元。
在步驟340，以類似於為動態隨機存取記憶體（DRAM）執行的方式來連續更新已辨識的記憶體胞元。如同已知，記憶體更新是一種從記憶體的一區域週期性讀取資訊、並且不進行修改就立即將所讀取的資訊重新寫入相同區域以保存資訊的過程。在對映射表222中儲存的已辨識的弱記憶體胞元上重複地執行步驟340。雖然可對所有記憶體胞元執行連續更新，但此過程需要大量功率。另一種選擇是對所有的記憶體胞元執行更新，但對已辨識的弱記憶體胞元則較為頻繁地執行。
此外，在記憶體更新期間，可由ECC及寫入到個別記憶體胞元的經ECC修正資料來修正所讀取的資訊。ECC使用錯誤修正/錯誤偵測代碼，其可為漢明代碼（Hamming code）、蕭氏代碼（Hsiao-code）、BCH代碼、里德-所羅門代碼（Reed-Solomon-code）、交叉奇偶代碼（Cross-Parity code）、或適用情況下的任何其他錯誤偵測/錯誤修正代碼。
STT-MRAM理論上具有無限制的耐用性和單一位元寫入/拭除能力，且因此，因更新所致的額外寫入並不會傷害非揮發性記憶體210。一般而言，具有非揮發性記憶體210的晶片是僅有在操作期間會處於高溫下，因此更新用之功率是可用的。
在步驟350，該一個或多個已辨識的記憶體胞元會在映射表222中從備用位址被重新映射回原始位址。此重新映射步驟可於關機時執行，或者是在非揮發性記憶體210停止而要在高於一預定溫度的溫度時下執行。在較低的溫度下，比較沒有關於資料保留的問題。
本發明包括一種電腦程式產品，電腦程式產品實施於具有程式指令的一非暫態電腦可讀取媒介上，其配置為使得在由處理電路執行該程式指令時可使該處理電路執行如第3圖之方法。
電阻式隨機存取記憶體（Re-RAM）和相變化隨機存取記憶體（PC-RAM）無法預先辨識具有不良資料保留的記憶體胞元。然而，這些非揮發性記憶體具有隨時間之電阻漂移。電阻漂移一般是表示位元需要重新寫入，但無可用的所產生資料保留性能之資訊。關於第3圖所述之上述步驟310、320、330對於這些記憶體而言並無意義。相反地，簡單更新才是適當的。
第4圖說明了電阻對資料保留讀取數的關係圖400。更具體而言，關係圖400說明記憶體胞元（位元）電阻與資料保留讀取數之間的關係。具有不良資料保留、在早期讀取時會翻轉的記憶體胞元係具有較高電阻。
第5A圖說明正受更新的2MB非揮發性記憶體500A，且第5B圖說明翻轉的記憶體胞元（位元）與資料保留讀取數之間的關係圖500B。
以一固定樣式來寫入記憶體500A的2MB。在記憶體的下半部的第一MB被儲存，而在記憶體的上半部的第二MB的已辨識翻轉位元則被連續更新。關係圖500B說明了更新的MB具有一固定的失效位元計數（FBC）（請見標示為方形記號的下方線段），而第一MB說明預期增加的失效位元計數（請見標示為菱形記號的上方線段）。在更新結束之後，相較於第一MB（請見標示為菱形記號的上方線段），翻轉的記憶體胞元數量（見標示為方形記號的下方線段）會以高度類似方式增加。
用以增進資料保留性能的替代解決方式包括無預先選擇且無位址映射之更新，但這會導致較高的功率消耗。以軟體控制之返寫是一種選擇，但易有錯誤。也有弱位址的永久映射，但在這種情況中，需要在隨機存取記憶體中有高度可靠的非揮發性記憶體映射。
雖然前述內容是結合例示具體實施例而說明，但應理解的是，用語「例示」僅僅是表示一個實例，而不是最好或最佳的。因此，本發明意欲涵蓋所有替代例、修飾例和等效例，它們都被包含在本發明的範疇中。
雖然在本文中已經說明了特定的具體實施例，但熟習該領域技藝之人士應知有各種替代及/或等效實施方式都可用來取代所述之特定具體實施例，而不背離本發明的範疇。本發明意欲涵蓋本文所述特定具體實施例的任何適用例或變化例。
100‧‧‧自旋傳輸力矩磁性隨機存取記憶體
110‧‧‧固定層（磁阻層）
120‧‧‧穿隧氧化物層
130‧‧‧自由層（磁阻層）
200‧‧‧非揮發性記憶體更新系統
210‧‧‧非揮發性記憶體
220‧‧‧揮發性記憶體
222‧‧‧映射表
230‧‧‧控制器
300‧‧‧方法
310-340‧‧‧步驟
400、500A、500B‧‧‧關係圖
第1圖說明了一種自旋傳輸力矩磁性隨機存取記憶體（STT-MRAM）的示意圖。 第2圖說明了一種非揮發性記憶體更新系統。 第3圖說明了一種用於更新一非揮發性記憶體的方法的流程圖。 第4圖說明電阻對資料保留讀出數的關係圖。 第5A圖說明受到更新的一非揮發性記憶體。 第5B圖說明翻轉位元對資料保留讀出數的關係圖。
100‧‧‧自旋傳輸力矩磁性隨機存取記憶體
110‧‧‧固定層(磁阻層)
120‧‧‧穿隧氧化物層
130‧‧‧自由層(磁阻層)

Claims (18)

  1. 一種用於更新具有記憶體胞元之一非揮發性記憶體的方法，該方法包括：辨識該記憶體胞元中不滿足一資料保留測試的該等記憶體胞元的其中之一個或多個；從原始記憶體位址重新映射一個或多個已辨識的記憶體胞元至備用的記憶體位址；更新該一個或多個已辨識的記憶體胞元；以及在該非揮發性記憶體停止處在高於一預定溫度的一溫度之後，將該一或多個已辨識的記憶體胞元從該備用的記憶體位址重新映射回該原始記憶體位址。
  2. 如申請專利範圍第1項所述之方法，其中該備用的位址是位於一揮發性記憶體中所儲存的一映射表內。
  3. 如申請專利範圍第1項所述之方法，其中該備用的位址是位於一非揮發性記憶體中所儲存的一映射表內。
  4. 如申請專利範圍第1項所述之方法，其中該辨識和重新映射步驟是在該非揮發性記憶體的啟動時執行。
  5. 如申請專利範圍第1項所述之方法，進一步包括：利用一錯誤修正編碼演算法來辨識該記憶體胞元中具有一錯誤的該等記憶體胞元的其中之一個或多個；以及將被辨識為具有一錯誤之該一個或多個記憶體胞元從原始位址重新映射至備用的記憶體位址。
  6. 如申請專利範圍第1項所述之方法，其中該辨識和映射步驟是重複地執行。
  7. 如申請專利範圍第5項所述之方法，其中該更新步驟包括：從該一個或多個已辨識的記憶體胞元中讀取資料；利用該錯誤修正演算法修正該已讀取的資料；以及將該已修正的資料寫入該一個或多個已辨識的記憶體胞元。
  8. 如申請專利範圍第1項所述之方法，其中該辨識步驟包括決定具有小於一預定時間量之一寫入時間的該一個或多個記憶體胞元，其中當該寫入時間大於該預定時間量時，該一個或多個記憶體胞元被決定以滿足該資料保留測試。
  9. 如申請專利範圍第1項所述之方法，其中該辨識步驟包括決定具有小於一預定電流值之一讀取電流的該一個或多個記憶體胞元，其中當該讀取電流大於該預定電流值時，該一個或多個記憶體胞元被決定以滿足該資料保留測試。
  10. 如申請專利範圍第1項所述之方法，其中該辨識步驟包括決定具有小於一預定電流值之一寫入電流的一個或多個記憶體胞元，其中當該寫入電流大於該預定電流值時，該一個或多個記憶體胞元被決定以滿足該資料保留測試。
  11. 如申請專利範圍第1項所述之方法，其中該辨識步驟包括決定具有大於一預定電阻值之一電阻的該一個或多個記憶體胞元，其中當該電阻小於該預定電阻值時，該一個或多個記憶體胞元被決定以滿足該資料保留測試。
  12. 如申請專利範圍第1項所述之方法，其中該辨識步驟包括決定具有小於一預定能量值之一能量阻障的一個或多個記憶體胞元，其中當該能量阻障大於該預定能量值時，該一個或多個記憶體胞元被決定以滿足該資料保留測試。
  13. 如申請專利範圍第1項所述之方法，其中該非揮發性記憶體係一自旋傳輸力矩磁性隨機存取記憶體。
  14. 如申請專利範圍第1項所述之方法，進一步包括：僅更新該一個或多個已辨識的記憶體胞元。
  15. 如申請專利範圍第1項所述之方法，進一步包括：比起未辨識的記憶體胞元更頻繁地更新該一個或多個已辨識的記憶體胞元。
  16. 一種記憶體更新系統，包括：一非揮發性記憶體，其具有記憶體胞元；一記憶體，其具有一映射表；以及一控制器，其係配置以：辨識不滿足一資料保留測試的該等記憶體胞元的其中之一個或多個；從原始位址重新映射該一個或多個已辨識的記憶體胞元至備用的記憶體位址；更新該已辨識的記憶體胞元；以及在該非揮發性記憶體停止處在高於一預定溫度的一溫度之後，將該一或多個已辨識的記憶體胞元從該備用的記憶體位址重新映射回該原始記憶體位址。
  17. 如申請專利範圍第16項所述之記憶體更新系統，其中該非揮發性記憶體係一自旋傳輸力矩磁性隨機存取記憶體。
  18. 一種電腦程式產品，該電腦程式產品係實施於具有程式指令的一非暫態電腦可讀取媒介上，其配置為使得在由處理電路執行該程式 指令時致使該處理電路執行更新具有記憶體胞元之一非揮發性記憶體的方法，該方法包括：辨識該記憶體胞元中不滿足一資料保留測試的該等記憶體胞元的其中之一個或多個；從原始記憶體位址重新映射一個或多個已辨識的記憶體胞元至備用的記憶體位址；更新該一個或多個已辨識的記憶體胞元；以及在該非揮發性記憶體停止處在高於一預定溫度的一溫度之後，將該一或多個已辨識的記憶體胞元從該備用的記憶體位址重新映射回該原始記憶體位址。
TW104136973A 2014-12-15 2015-11-10 非揮發性記憶體更新 TWI581094B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/570,219 US9595354B2 (en) 2014-12-15 2014-12-15 Nonvolatile memory refresh

Publications (2)

Publication Number Publication Date
TW201633126A TW201633126A (zh) 2016-09-16
TWI581094B true TWI581094B (zh) 2017-05-01

Family

ID=56081815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136973A TWI581094B (zh) 2014-12-15 2015-11-10 非揮發性記憶體更新

Country Status (4)

Country Link
US (1) US9595354B2 (zh)
JP (1) JP6131313B2 (zh)
DE (1) DE102015121727B4 (zh)
TW (1) TWI581094B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824737B2 (en) * 2015-12-22 2017-11-21 Intel Corporation Memory circuit and method for operating a first and a second set of memory cells in direct memory access mode with refresh
US11055167B2 (en) 2018-05-14 2021-07-06 Micron Technology, Inc. Channel-scope proximity disturb and defect remapping scheme for non-volatile memory
US10838831B2 (en) 2018-05-14 2020-11-17 Micron Technology, Inc. Die-scope proximity disturb and defect remapping scheme for non-volatile memory
US10665322B2 (en) * 2018-05-14 2020-05-26 Micron Technology, Inc. Forward and reverse translation for dynamic storage media remapping

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699078A (en) * 1991-07-27 1997-12-16 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same to compensate for variations in electrical characteristics of pixels of the device and/or to provide accurate gradation control
US20050099868A1 (en) * 2003-11-07 2005-05-12 Jong-Hoon Oh Refresh for dynamic cells with weak retention
US20050120265A1 (en) * 2003-12-02 2005-06-02 Pline Steven L. Data storage system with error correction code and replaceable defective memory
US20090003046A1 (en) * 2007-06-29 2009-01-01 Thomas Nirschl Memory with dynamic redundancy configuration
US20100096716A1 (en) * 2007-02-12 2010-04-22 Yadav Technology Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
TWI347630B (en) * 2004-03-04 2011-08-21 Atmel Corp Method and apparatus of temperature compensation for integrated circuit chip using on-chip sensor and computation means
US20130318418A1 (en) * 2012-05-22 2013-11-28 Politecncio di Milano Adaptive error correction for phase change memory

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5199033A (en) * 1990-05-10 1993-03-30 Quantum Corporation Solid state memory array using address block bit substitution to compensate for non-functional storage cells
JPH1139221A (ja) 1997-07-17 1999-02-12 Hitachi Ltd 不揮発性半導体メモリに対する書き込みアクセス・リフレッシュ制御方法、並びに半導体ファイル記憶装置
US5909404A (en) * 1998-03-27 1999-06-01 Lsi Logic Corporation Refresh sampling built-in self test and repair circuit
JP2000173277A (ja) 1998-12-09 2000-06-23 Hitachi Ltd 不揮発性半導体記憶装置およびそのリフレッシュ方法
US6525987B2 (en) * 2001-05-23 2003-02-25 Tachyon Semiconductor Corporation Dynamically configured storage array utilizing a split-decoder
US7320100B2 (en) * 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
JP4282612B2 (ja) 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US7382673B2 (en) * 2005-06-15 2008-06-03 Infineon Technologies Ag Memory having parity generation circuit
US7440309B2 (en) * 2005-06-15 2008-10-21 Infineon Technologies Ag Memory having parity error correction
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7444577B2 (en) * 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
JP2011060082A (ja) 2009-09-11 2011-03-24 Renesas Electronics Corp メモリ制御装置
US9691504B2 (en) * 2011-10-24 2017-06-27 Rambus Inc. DRAM retention test method for dynamic error correction
US9001550B2 (en) * 2012-04-27 2015-04-07 Macronix International Co., Ltd. Blocking current leakage in a memory array
US8966343B2 (en) 2012-08-21 2015-02-24 Western Digital Technologies, Inc. Solid-state drive retention monitor using reference blocks
US20150227461A1 (en) * 2012-10-31 2015-08-13 Hewlett-Packard Development Company, Lp. Repairing a memory device
US9196384B2 (en) * 2012-12-28 2015-11-24 Intel Corporation Memory subsystem performance based on in-system weak bit detection
US9274715B2 (en) * 2013-08-02 2016-03-01 Qualcomm Incorporated Methods and apparatuses for in-system field repair and recovery from memory failures
TWI490871B (zh) * 2014-07-11 2015-07-01 Phison Electronics Corp 防止讀取干擾的方法、記憶體控制電路單元與記憶體儲存裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699078A (en) * 1991-07-27 1997-12-16 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same to compensate for variations in electrical characteristics of pixels of the device and/or to provide accurate gradation control
US20050099868A1 (en) * 2003-11-07 2005-05-12 Jong-Hoon Oh Refresh for dynamic cells with weak retention
US20050120265A1 (en) * 2003-12-02 2005-06-02 Pline Steven L. Data storage system with error correction code and replaceable defective memory
TWI347630B (en) * 2004-03-04 2011-08-21 Atmel Corp Method and apparatus of temperature compensation for integrated circuit chip using on-chip sensor and computation means
US20100096716A1 (en) * 2007-02-12 2010-04-22 Yadav Technology Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
US20090003046A1 (en) * 2007-06-29 2009-01-01 Thomas Nirschl Memory with dynamic redundancy configuration
US20130318418A1 (en) * 2012-05-22 2013-11-28 Politecncio di Milano Adaptive error correction for phase change memory

Also Published As

Publication number Publication date
JP2016115354A (ja) 2016-06-23
JP6131313B2 (ja) 2017-05-17
TW201633126A (zh) 2016-09-16
US9595354B2 (en) 2017-03-14
DE102015121727B4 (de) 2021-10-07
US20160172029A1 (en) 2016-06-16
DE102015121727A1 (de) 2016-06-16

Similar Documents

Publication Publication Date Title
JP6194390B2 (ja) 不揮発性メモリのエラーを検出して補正する方法およびそのシステム
KR102060488B1 (ko) 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법
KR101649395B1 (ko) 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
JP6209646B2 (ja) 不揮発性メモリのデータ管理方法およびシステム
TWI581094B (zh) 非揮發性記憶體更新
US9747159B2 (en) MRAM smart bit write algorithm with error correction parity bits
Swami et al. Reliable nonvolatile memories: Techniques and measures
TWI652685B (zh) 自我識別記憶體錯誤
US8040713B2 (en) Bit set modes for a resistive sense memory cell array
KR102049258B1 (ko) 레퍼런스 셀을 포함하는 불휘발성 메모리 장치 및 그것의 데이터 관리 방법 및
CN105518800B (zh) 半导体存储器装置及其ecc方法
US20180074737A1 (en) Memory device
US20150074489A1 (en) Semiconductor storage device and memory system
CN105917413A (zh) 电阻式存储器中的位故障的实时纠正
JP2017502445A5 (zh)
US20180130526A1 (en) Method for refreshing memory cells and memory system
TW201633301A (zh) 記憶體裝置及記憶體系統
US9471417B1 (en) Methods and apparatus for back-annotating errors in a RRAM array
TWI713048B (zh) 半導體記憶裝置
US20180322940A1 (en) Memory system and operation method of the same
TW202020875A (zh) 半導體記憶裝置
JP6557488B2 (ja) 不揮発性メモリ装置及びそれを含む格納装置、それの書込み方法及び読出し方法
TW202217828A (zh) 用於監測及管理記憶體裝置之系統及方法
TW202327063A (zh) 電子機器