TW202327063A - 電子機器 - Google Patents

Abstract

本揭示之目的在於簡化電子機器之構成。 電子機器具有磁阻效應記憶體、記憶體控制部、及處理部。磁阻效應記憶體保持進行伴隨驗證之寫入之第1資料及進行不伴隨驗證之寫入之第2資料。記憶體控制部對該磁阻效應記憶體，進行該第1資料及該第2資料之寫入與第1資料之驗證。處理部進行基於該第1資料及該第2資料之處理。

Description

電子機器

本揭示係關於一種電子機器。

使用有將保持資料之記憶體裝置與處理資料之處理電路組合而構成之電子機器。例如，提出有一種電子機器(影像感測器)，該電子機器將配置有具備產生被攝體之圖像信號之像素之感測器陣列之半導體晶片、與配置有記憶體及處理電路之半導體晶片積層而構成(例如，參照專利文獻1)。可於該影像感測器之記憶體中，使用DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)、SRAM(Static Random Access Memory：靜態隨機存取記憶體)、STT-MRAM(Spin Transfer Torque Magnetic Random Access Memory：自旋力矩轉移-磁阻式隨機存取記憶體)及快閃(Flash)記憶體。 [先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2019-062183號公報

[發明所欲解決之問題]

然而，於上述先前技術中，有於根據用途搭載複數個記憶體之情形時電子機器之構成變得複雜之問題。

因此，本揭示中，提出將構成簡化之電子機器。 [解決問題之技術手段]

本揭示之電子機器具有磁阻效應記憶體、記憶體控制部、及處理部。磁阻效應記憶體保持進行長期保持用之寫入之第1資料及進行短期保持用之寫入之第2資料。記憶體控制部對上述磁阻效應記憶體，進行上述第1資料及上述第2資料之寫入與上述第1資料之驗證。處理部進行基於上述第1資料及上述第2資料之處理。

以下，對本揭示之實施形態基於圖式詳細地進行說明。說明按以下順序進行。另，於以下各實施形態中，藉由對同一部位標註同一符號而省略重複之說明。 1.第1實施形態 2.第2實施形態 3.第3實施形態 4.第4實施形態 5.第5實施形態 6.第6實施形態 7.第7實施形態 8.第8實施形態

(1.第1實施形態) [圖像處理裝置之構成] 圖1係顯示本揭示之第1實施形態之圖像處理裝置之構成例之圖。該圖係表示圖像處理裝置1之構成例之方塊圖。圖像處理裝置1係處理藉由攝像元件9產生之圖像信號而產生圖像資料之電子機器。圖像處理裝置1具備類比數位轉換器(ADC：Analog to Digital Converter)2、處理部10、記憶體控制部41至44、及磁阻效應記憶體100。

ADC2係進行自攝像元件9輸出之圖像信號之類比數位轉換而產生數位之圖像信號者。

處理部10係進行資料之處理者。該圖之處理部10進行自ADC2輸出之圖像信號或圖像資料之處理。此處，作為圖像資料，設想1畫面量之像素信號即訊框。該處理部10將處理對象之圖像信號或處理之設定資訊等資料保持於後述之磁阻效應記憶體100。此時，處理部10藉由將資料寫入磁阻效應記憶體100，而保持資料。

於該寫入對象之資料中，具有第1資料及第2資料。第1資料係於對磁阻效應記憶體100寫入時進行長期保持用之寫入之資料。於該長期保持用之寫入中，例如，可應用進行寫入之資料之驗證(verify)之方法。其目的在於降低寫入錯誤率。對於該第1資料，除長期保持之資料外，亦相當於重要度較高之資料。另一方面，第2資料係進行短期保持用之寫入之資料。於該短期保持用之寫入中，例如，可應用省略寫入之資料之驗證而減少寫入延遲之方法。對於該第2資料，除暫時記憶(保持)之資料外，亦相當於高速寫入之資料。另，亦可將第1資料應用於非揮發性資料，將第2資料應用於揮發性資料。又，作為長期保持用之寫入，除伴隨上述驗證之寫入外，亦具有以較短期保持用之寫入更高之電壓進行寫入之方法。

處理部10具備訊框記憶體控制部11、圖像處理部12、圖像資料控制部13、及介面部14。

訊框記憶體控制部11係進行累積自攝像元件9輸出之圖像信號而構成訊框之控制者。訊框之構成係可藉由將自攝像元件9按時間序列輸出之圖像信號寫入磁阻效應記憶體100而進行。此時之圖像信號相當於第2資料。訊框記憶體控制部11自磁阻效應記憶體100讀出構成之訊框並對圖像處理部12輸出。

圖像處理部12係進行訊框之圖像處理者。例如，圖像信號之修正等相當於該圖像處理。此時，圖像處理部12自磁阻效應記憶體100讀出處理之設定值。該設定值相當於第1資料。另，設定值例如於圖像處理裝置1之啟動時等自外部之記憶體裝置輸入，而寫入磁阻效應記憶體100。又，亦可使圖像處理部12中之圖像處理之程式保持於磁阻效應記憶體100。該程式於圖像處理裝置1之啟動時自磁阻效應記憶體100讀出而保持於圖像處理部12。

圖像資料控制部13係使圖像處理後之訊框保持於磁阻效應記憶體100者。該圖像資料控制部13藉由將圖像處理後之訊框寫入磁阻效應記憶體100，而使訊框保持於磁阻效應記憶體100。又，圖像資料控制部13自磁阻效應記憶體100讀出訊框並輸出至介面部14。該訊框相當於第2資料。

介面部14係進行與外部裝置之間之交換者。該介面部14將圖像處理後之訊框作為圖像資料輸出至外部裝置。另，介面部14進行測定連接於外部裝置之傳送路線之阻抗等特性之校準。介面部14將該校準之結果作為設定值寫入並保持於磁阻效應記憶體100。基於該校準之結果之設定值相當於第1資料。保持於磁阻效應記憶體100之設定值於圖像處理裝置1之啟動時等，藉由介面部14而自磁阻效應記憶體100讀出。

磁阻效應記憶體100係將具有電壓控制磁性各向異性效應(VCMA：Voltage-controlled Magnetic Anisotropy)之MTJ(Magnetic Tunnel Junction：磁性穿隧接合)元件等磁阻效應元件用於記憶胞之記憶體。該MTJ元件係於2個鐵磁性體層之間配置有非磁性之絕緣層之元件，即電阻值根據2個鐵磁性體層之磁化方向而變化之元件。MTJ元件於該等2個鐵磁性體層之磁化之朝向不同之情形時成為高電阻狀態，於各者之磁化之朝向相同之情形時成為低電阻狀態。該磁化之朝向可藉由對MTJ元件施加寫入電壓而變化。例如，可使值「0」及「1」分別與MTJ元件之低電阻狀態及高電阻狀態對應，而記憶1位元之資料。

該磁阻效應記憶體100係小型且具有非揮發性，且可進行高速寫入之記憶體。藉由具有非揮發性，可長期保持資料。再者，由於磁阻效應記憶體100與STT-MRAM相比寫入能量較低，故亦可應用於作為SRAM之用途。如此，磁阻效應記憶體100相較於其他種類之記憶體，於佔有面積或消耗電力中，具有較其他種類之記憶體更優異之特性。又，磁阻效應記憶體100可保持非揮發等特性不同之資料。該圖之磁阻效應記憶體100保持上述第1資料及第2資料。

記憶體控制部41至44係控制對磁阻效應記憶體100之資料之寫入及讀出者。記憶體控制部41與訊框記憶體控制部11之資料對應，記憶體控制部42與圖像處理部12之資料對應，記憶體控制部43與圖像資料控制部13之資料對應，記憶體控制部44與介面部14之資料對應。又，記憶體控制部42及44對第1資料之寫入及讀出進行控制。又，記憶體控制部42及44於寫入第1資料時進而進行驗證。記憶體控制部41及43對第2資料之寫入及讀出進行控制。記憶體控制部41及43與記憶體控制部42及44不同，於寫入時不進行驗證。

[寫入處理] 圖2係顯示本揭示之第1實施形態之寫入處理之處理順序之一例之圖。該圖係表示寫入第1資料時之寫入處理之一例之流程圖。該圖之處理係擔當第1資料之寫入之記憶體控制部42及44進行之處理。列舉記憶體控制部42為例進行說明。首先，記憶體控制部42進行初始讀出(步驟S101)。這可藉由記憶體控制部42讀出保持於寫入對象之記憶胞之資料而進行。接著，記憶體控制部42判斷步驟S101中讀出之資料與寫入資料是否一致(步驟S102)。其結果，於一致之情形時(步驟S102，是(Yes))，結束寫入處理。

另一方面，於不一致之情形時(步驟S102，否(No))，記憶體控制部42進行寫入(步驟S103)。接著，記憶體控制部42進行驗證讀出(步驟S104)。這可藉由記憶體控制部42自對象之記憶胞讀出資料而進行。其後，記憶體控制部42移至步驟S102之處理，判斷讀出之資料與寫入資料是否一致(步驟S102)。於步驟S104中讀出之資料與寫入資料是否一致之判斷相當於寫入之驗證之處理。

圖3係顯示本揭示之第1實施形態之寫入處理之處理順序之一例之圖。該圖係表示寫入第2資料時之寫入處理之一例之流程圖。該圖之處理係擔當第2資料之寫入之記憶體控制部41及43進行之處理。列舉記憶體控制部41為例進行說明。首先，記憶體控制部41進行初始讀出(步驟S111)。接著，記憶體控制部41判斷步驟S111中讀出之資料與寫入資料是否一致(步驟S112)。其結果，於一致之情形時(步驟S112，是)，結束寫入處理。另一方面，於不一致之情形時(步驟S102，否)，記憶體控制部42進行寫入(步驟S113)。

[圖像處理裝置之其他構成] 圖4係顯示本揭示之第1實施形態之圖像處理裝置之其他構成例之圖。該圖之圖像處理裝置1與圖1之圖像處理裝置1之不同點在於，進而具備控制部3。另，該圖之記憶體控制部41至44可進行與第1資料及第2資料之兩者對應之寫入。

控制部3係控制記憶體控制部41至44之寫入者。該控制部3輸出控制信號，進行使記憶體控制部41至44與第1資料之寫入及第2資料之寫入之任一者對應之控制。該圖之控制部3進行使記憶體控制部41及43與第2資料對應，使記憶體控制部42及44與第1資料對應之控制。

[寫入處理] 圖5係顯示本揭示之第1實施形態之寫入處理之處理順序之其他例之圖。該圖係圖4之記憶體控制部41至44進行之處理。列舉記憶體控制部41為例進行說明。首先，記憶體控制部41進行初始讀出(步驟S131)。接著，記憶體控制部41判斷步驟S131中讀出之資料與寫入資料是否一致(步驟S132)。其結果，於一致之情形時(步驟S132，是)，結束寫入處理，於不一致之情形時(步驟S132，否)，記憶體控制部41進行寫入(步驟S133)。接著，記憶體控制部41判斷是否設定為第2資料之寫入(步驟S134)。於設定為第2資料之寫入之情形時(步驟S134，是)，結束寫入處理。

另一方面，於設定為第2資料之寫入之情形時(步驟S134，否)，記憶體控制部41進行驗證讀出(步驟S135)。其後，記憶體控制部41移至步驟S132之處理。

[圖像處理裝置之其他構成] 圖6係顯示本揭示之第1實施形態之圖像處理裝置之其他構成例之圖。該圖與圖4同樣，為表示圖像處理裝置1之構成例之圖。該圖之圖像處理裝置1與圖4之圖像處理裝置1之不同點在於，進而具備磁阻效應記憶體101及102，且省略處理部10之訊框記憶體控制部11及圖像資料控制部13。

磁阻效應記憶體101及102保持第2資料。又，該圖之磁阻效應記憶體100保持第1資料。

該圖之ADC2經由記憶體控制部41將圖像信號寫入磁阻效應記憶體101。又，該圖之圖像處理部12經由記憶體控制部41自磁阻效應記憶體101讀出訊框。又，該圖之圖像處理部12經由記憶體控制部43將圖像資料寫入磁阻效應記憶體100。又，該圖之介面部14經由記憶體控制部43自磁阻效應記憶體100讀出圖像資料。

[圖像處理裝置之變化例] 圖7及8係顯示本揭示之第1實施形態之變化例之圖像處理裝置之構成例之圖。圖7及8與圖6同樣，為表示圖像處理裝置1之構成例之圖。圖7之圖像處理裝置1與圖6之圖像處理裝置1之不同點在於，代替磁阻效應記憶體101及102具備SRAM201及202。又，圖8之圖像處理裝置1與圖6之圖像處理裝置1之不同點在於，代替磁阻效應記憶體100具備快閃記憶體203。

由於除此以外之圖像處理裝置1之構成與圖6之圖像處理裝置1同樣，故省略說明。

如此，本揭示之第1實施形態之圖像處理裝置1具備電壓控制型之磁阻效應記憶體100等而保持第1資料及第2資料。由於使性質不同之資料保持於磁阻效應記憶體100，故可將圖像處理裝置1之構成簡化。

(2.第2實施形態) 上述第1實施形態將本揭示之技術應用於圖像處理裝置1。對此，本揭示之第2實施形態中，於應用於人工智慧功能晶片之點上，與上述第1實施形態不同。

[人工智慧功能晶片之構成] 圖9係顯示本揭示之第2實施形態之人工智慧功能晶片之構成例之圖。該圖係表示人工智慧功能晶片8之構成例之方塊圖。人工智慧功能晶片8係具備人工智慧(AI：Artificial Intelligence)功能之半導體晶片。該圖之人工智慧功能晶片8具備人工智慧處理電路20、磁阻效應記憶體100、以及記憶體控制部41及42。

人工智慧處理電路20係進行機械學習之處理之電路。該圖之人工智慧處理電路20基於輸入之資料進行機械學習，並將學習結果保持於磁阻效應記憶體100。又，人工智慧處理電路20將機械學習之運算結果作為暫時保管資料保持於磁阻效應記憶體100。機械學習之學習結果與第1資料對應，暫時保管資料相當於第2資料。

具體而言，對人工智慧處理電路20輸入資料時，人工智慧處理電路20自磁阻效應記憶體100讀出學習資料。然後，人工智慧處理電路20執行人工智慧處理，例如輸入資料與學習資料之乘積累加運算。此時，人工智慧處理電路20將運算中途結果作為暫時保管資料寫入磁阻效應記憶體100。人工智慧處理電路20根據人工智慧處理中之網路數或層數重複特定次數之學習資料與運算中途結果之運算。於達到特定次數後，人工智慧處理電路20結束處理並輸出結果。

進行第1資料之寫入之記憶體控制部41可進行圖2之步驟S100之寫入處理。又，進行第2資料之寫入之記憶體控制部42可進行圖3之步驟S110之寫入處理。

[人工智慧功能晶片之其他構成] 圖10係顯示本揭示之第2實施形態之人工智慧功能晶片之其他構成例之圖。該圖與圖9同樣，為表示人工智慧功能晶片8之構成例之方塊圖。該圖之人工智慧功能晶片8與圖9之人工智慧功能晶片8之不同點在於，進而具備圖4中說明之控制部3。另，可於該圖之記憶體控制部41及42中，應用圖5之步驟S130之寫入處理。

[人工智慧功能晶片之變化例] 圖11及12係顯示本揭示之第2實施形態之變化例之人工智慧功能晶片之構成例之圖。圖11及12與圖10同樣，為表示人工智慧功能晶片8之構成例之圖。圖11之人工智慧功能晶片8具備磁阻效應記憶體100及SRAM201。該SRAM201由記憶體控制部42控制，且保持第2資料。另，該圖之磁阻效應記憶體100由記憶體控制部41控制，且保持第1資料。

圖12之人工智慧功能晶片8具備快閃記憶體203及磁阻效應記憶體100。該快閃記憶體203由記憶體控制部41控制，且保持第1資料。另，該圖之磁阻效應記憶體100由記憶體控制部42控制，且保持第2資料。

由於除此以外之人工智慧功能晶片8之構成與圖10之人工智慧功能晶片8同樣，故省略說明。

如此，本揭示之第2實施形態之人工智慧功能晶片8具備磁阻效應記憶體100等而保持第1資料及第2資料。由於使性質不同之資料保持於磁阻效應記憶體100，故可將圖像處理裝置1之構成簡化。

(3.第3實施形態) [微控制器之構成] 圖13係顯示本揭示之第3實施形態之微控制器之構成例之圖。該圖係表示微控制器7之構成例之方塊圖。微控制器7具備處理部21、ALU(Arithmetic Logic Unit：算術邏輯單元)30、磁阻效應記憶體100、以及記憶體控制部41及42。

處理部21係使用保持於磁阻效應記憶體100之程式而進行處理者。又，處理部21將處理中之運算資料即工作資料，保持於磁阻效應記憶體100。該程式與第1資料對應，工作資料相當於第2資料。另，ALU30係進行算術運算之電路。

進行第1資料之寫入之記憶體控制部41可進行圖2之步驟S100之寫入處理。又，進行第2資料之寫入之記憶體控制部42可進行圖3之步驟S110之寫入處理。

另，亦可構成與微控制器7同樣之DSP(Digital Signal Processor：數位信號處理器)。於DSP之情形時，代替處理部21配置DSP核心。於磁阻效應記憶體100，保持程式及工作資料。另，可於DSP中，省略ALU30。

[CPU之構成] 圖14係顯示本揭示之第3實施形態之CPU之構成例之圖。該圖係表示CPU6之構成例之方塊圖。該圖之CPU6具備CPU核心23、磁阻效應記憶體100、及記憶體控制部41。該圖之磁阻效應記憶體100具備1次快取區域111及2次快取區域112。1次快取區域111及2次快取區域112係容許存取延遲不同。

(4.第4實施形態) 上述第1實施形態將本揭示之技術應用於圖像處理裝置1。對此，本揭示之第4實施形態中，於應用於基頻處理晶片之點上，與上述第1實施形態不同。

[基頻處理晶片之構成] 圖15係顯示本揭示之第4實施形態之基頻處理晶片之構成例之圖。該圖係表示基頻處理晶片5之構成例之方塊圖。基頻處理晶片5係進行通信控制之基頻處理之半導體晶片。該圖之基頻處理晶片5具備解調部4與處理部22、磁阻效應記憶體100、以及記憶體控制部41至43。

解調部4係進行調變信號之解調者。將解調後之信號輸入至處理部22。

處理部22具備資料控制部15及17、以及解碼部16。資料控制部15係進行交錯之資料之重新排列之處理者。重新排列時之中間資料暫時保持於磁阻效應記憶體100。

解碼部16係進行資料之解碼者。該解碼部16例如使用FEC(Forward Error Correction：正向錯誤校正)之解碼算法等進行解碼。解碼部16於每次處理時自磁阻效應記憶體100讀出通信路徑資訊之最佳值。

資料控制部17係保持解碼後之資料者。該資料控制部17例如將解碼後之串保持於磁阻效應記憶體100。

資料控制部15之中間資料及資料控制部17之串相當於第2資料，解碼部16之通信路徑資訊相當於第1資料。

進行第1資料之寫入之記憶體控制部42可進行圖2之步驟S100之寫入處理。又，進行第2資料之寫入之記憶體控制部41及43可進行圖3之步驟S110之寫入處理。

如此，本揭示之第4實施形態之基頻處理晶片5具備磁阻效應記憶體100等而保持第1資料及第2資料。由於使性質不同之資料保持於磁阻效應記憶體100，故可將基頻處理晶片5之構成簡化。

(5.第5實施形態) 上述實施形態之電子機器將第1資料及第2資料保持於磁阻效應記憶體100。對此，本揭示之第5實施形態之電子機器與上述實施形態之不同點在於，使用具備保持第1資料及第2資料之區域之磁阻效應記憶體100。

[人工智慧功能晶片之構成] 圖16係顯示本揭示之第5實施形態之人工智慧功能晶片之構成例之圖。該圖與圖9同樣，為表示人工智慧功能晶片8之構成例之方塊圖。使用該圖之人工智慧功能晶片8說明本揭示之第5實施形態之磁阻效應記憶體100。

該圖之人工智慧功能晶片8具備人工智慧處理電路20、磁阻效應記憶體100、記憶體控制部41至44、選擇部32及33、切換部34、及切換控制部31。

該圖之磁阻效應記憶體100具備第1記憶體區域120、第2記憶體區域130、共通區域140、及切換資訊保持區域150。

第1記憶體區域120係保持第1資料之區域。第2記憶體區域130係保持第2資料之區域。共通區域140係保持第1資料及第2資料之任一者之區域。切換資訊保持區域150係保持將共通區域140切換為保持第1資料及保持第2資料之任一者之切換資訊之區域。

記憶體控制部41與切換資訊保持區域150對應。記憶體控制部42與第1記憶體區域120對應。記憶體控制部43與共通區域140對應。記憶體控制部44與第2記憶體區域130對應。進行第1資料之寫入之記憶體控制部42可進行圖2之步驟S100之寫入處理。又，進行第2資料之寫入之記憶體控制部44可進行圖3之步驟S110之寫入處理。又，記憶體控制部43可基於切換資訊，進行圖2之步驟S100及圖3之步驟S110之任一者之處理。

切換部34係進行將第1資料及第2資料切換寫入共通區域140之控制者。該切換由切換控制部31控制。

切換控制部31係控制切換部34中之第1資料及第2資料之切換者。該切換控制部31基於保持於切換資訊保持區域150之切換資訊而控制切換部34。

選擇部32係選擇自共通區域140讀出之資料中之第1資料並輸出至人工智慧處理電路20者。又，選擇部32進而進行經由記憶體控制部42將來自人工智慧處理電路20之第1資料寫入第1記憶體區域120之處理。

選擇部33係選擇自共通區域140讀出之資料中之第2資料並輸出至人工智慧處理電路20者。又，選擇部33進而進行經由記憶體控制部44將來自人工智慧處理電路20之第2資料寫入第2記憶體區域130之處理。

該等選擇部32及33基於切換控制部31之控制進行選擇。

如此，藉由將共通區域140配置於磁阻效應記憶體100並保持第1資料及第2資料之任一者，可調整磁阻效應記憶體100中之第1資料及第2資料之保持區域之比例。另，亦可採用具備複數個共通區域140之構成。

另，亦可採用將切換資訊保持於磁阻效應記憶體100以外之記憶體，例如eFuse(電保險絲)記憶體之構成。

[啟動處理] 圖17A係顯示本揭示之第5實施形態之啟動處理之處理順序之一例之圖。藉由切換控制部31自磁阻效應記憶體100之切換資訊保持區域150讀出切換資訊(步驟S141)而結束啟動處理。

[學習資料更新處理] 圖17B係顯示本揭示之第5實施形態之學習資料更新處理之處理順序之一例之圖。該圖係表示於共通區域140寫入第1資料時之例之圖。首先，切換控制部31將切換資訊寫入切換資訊保持區域150(步驟S151)。接著，人工智慧處理電路20將學習資料輸出至選擇部32(步驟S152)。接著，選擇部32經由記憶體控制部42將學習資料寫入第1記憶體區域120(步驟S153)。接著，選擇部32經由記憶體控制部43將學習資料寫入共通區域140(步驟S154)。

[人工智慧功能晶片之其他構成] 圖18係顯示本揭示之第5實施形態之人工智慧功能晶片之其他構成例之圖。該圖與圖16同樣，為表示人工智慧功能晶片8之構成例之方塊圖。該圖之人工智慧功能晶片8省略記憶體控制部41至44。又，該圖之人工智慧功能晶片8與圖16之人工智慧功能晶片8之不同點在於，代替選擇部32及33配置選擇及控制部36及37，代替切換部34配置切換部38。

切換部38進行將第1資料及第2資料切換寫入共通區域140之控制。又，切換部38進而進行對共通區域140之寫入之處理。

選擇及控制部36選擇自共通區域140讀出之資料中之第1資料並輸出至人工智慧處理電路20。又，選擇及控制部36進而進行對第1記憶體區域120之寫入及讀出之處理。又，選擇及控制部36進而進行對切換資訊保持區域150寫入及讀出切換資訊之處理。另，選擇及控制部36基於切換資訊進行選擇。

選擇及控制部37選擇自共通區域140讀出之資料中之第2資料並輸出至人工智慧處理電路20。又，選擇及控制部37進而進行對第2記憶體區域130之寫入及讀出之處理。另，選擇及控制部37基於切換資訊進行選擇。

進行第1資料之寫入之選擇及控制部36可進行圖2之步驟S100之寫入處理。又，進行第2資料之寫入之選擇及控制部37可進行圖3之步驟S110之寫入處理。

圖16之人工智慧功能晶片8於磁阻效應記憶體100之每個區域配置記憶體控制部，但該圖之人工智慧功能晶片8係採用按資料之種類設置控制電路之構成者。又，由於在更新學習資料時寫入切換資訊，故可採用由選擇及控制部36進行切換之控制之構成。另，亦可採用具備複數個共通區域140之構成。

由於除此以外之人工智慧功能晶片8之構成與本揭示之第2實施形態中之人工智慧功能晶片8之構成同樣，故省略說明。

如此，本揭示之第5實施形態之人工智慧功能晶片8將共通區域140配置於磁阻效應記憶體100並保持第1資料及第2資料之任一者。藉此，可調整磁阻效應記憶體100中之第1資料及第2資料之保持區域之比例。

(6.第6實施形態) 上述第5實施形態之人工智慧功能晶片8於磁阻效應記憶體100配置第1記憶體區域120、第2記憶體區域130及共通區域140而保持有第1資料及第2資料。對此，本揭示之第6實施形態之人工智慧功能晶片8與上述第5實施形態之不同點在於，於磁阻效應記憶體100進而保持資料之錯誤檢測訂正之冗餘資料。

[人工智慧功能晶片之構成] 圖19係顯示本揭示之第6實施形態之人工智慧功能晶片之構成例之圖。該圖與圖16同樣，為表示人工智慧功能晶片8之構成例之方塊圖。該圖之人工智慧功能晶片8與圖16之人工智慧功能晶片8之不同點在於，進而具備錯誤檢測訂正部50及51。

錯誤檢測訂正部50係進行第1資料之錯誤訂正碼ECC(Error detection and Correction Code：錯誤檢測與修正碼)化及解碼者。錯誤檢測訂正部51係進行第2資料之錯誤訂正碼ECC化及解碼者。另，錯誤檢測訂正部50與錯誤檢測訂正部51具備之可訂正位元數可不同。例如，對第2資料之錯誤訂正之訂正位元數可少於對第1資料之錯誤訂正之訂正位元數。

於該圖之第1記憶體區域120，配置冗餘區域。該冗餘區域係保持藉由錯誤檢測訂正部50產生之冗餘資料之區域。又，於該圖之第2記憶體區域130，亦配置冗餘區域。該冗餘區域係保持藉由錯誤檢測訂正部51而產生之冗餘資料之區域。另，於錯誤檢測訂正部50與錯誤檢測訂正部51具備之可訂正位元數不同之情形時，亦有冗餘區域之大小不同之情形。

[人工智慧功能晶片之其他構成] 圖20係顯示本揭示之第6實施形態之人工智慧功能晶片之其他構成例之圖。該圖與圖19同樣，為表示人工智慧功能晶片8之構成例之方塊圖。該圖之人工智慧功能晶片8與圖19之人工智慧功能晶片8之不同點在於，省略錯誤檢測訂正部51。

由於除此以外之人工智慧功能晶片8之構成與本揭示之第5實施形態中之人工智慧功能晶片8之構成同樣，故省略說明。

如此，本揭示之第6實施形態之人工智慧功能晶片8可具備錯誤檢測訂正部50及51而減少磁阻效應記憶體100中之寫入資料之錯誤。

(7.第7實施形態) 上述第5實施形態之人工智慧功能晶片8對第1資料及第2資料個別地配置記憶體控制部42及44。對此，本揭示之第7實施形態之人工智慧功能晶片8與上述第5實施形態之不同點在於，共通地進行第1資料及第2資料之存取。

[人工智慧功能晶片之構成] 圖21係顯示本揭示之第7實施形態之人工智慧功能晶片之構成例之圖。該圖與圖16同樣，為表示人工智慧功能晶片8之構成例之方塊圖。該圖之人工智慧功能晶片8與圖16之人工智慧功能晶片8之不同點在於，省略記憶體控制部41至44、選擇部32及33、切換部34及切換控制部31。又，該圖之人工智慧功能晶片8與圖16之人工智慧功能晶片8之不同點在於，具備第1資料保持控制部53、第2資料保持控制部54、第2選擇部55及56以及位址判定部52。又，該圖之磁阻效應記憶體100代替切換資訊保持區域150而配置位址資訊保持區域160。

該圖之人工智慧處理電路20於存取磁阻效應記憶體100時輸出位址。

位址資訊保持區域160係保持位址資訊之區域。該位址資訊係保持於第1記憶體區域120、第2記憶體區域130及共通區域140之第1資料及第2資料之位址之資訊。

位址判定部52係基於位址資訊，判定人工智慧處理電路20輸出之位址是否為第1記憶體區域120、第2記憶體區域130及共通區域140之第1資料及第2資料者。該位址判定部52基於判定結果產生切換信號，並輸出至第2選擇部55及56。又，位址判定部52對上述位址資訊保持區域160進行位址資訊之寫入。又，位址判定部52進而進行自位址資訊保持區域160讀出位址資訊。另，位址判定部52係申請專利範圍記載之第2切換控制部之一例。

第1資料保持控制部53係進行將來自人工智慧處理電路20之資料作為第1資料寫入之控制者。該第1資料保持控制部53進行圖2之步驟S100之寫入處理。又，第1資料保持控制部53進而進行自磁阻效應記憶體100讀出第1資料。

第2資料保持控制部54係進行將來自人工智慧處理電路20之資料作為第2資料寫入之控制者。該第2資料保持控制部54進行圖3之步驟S110之寫入處理。又，第2資料保持控制部54進而進行自磁阻效應記憶體100讀出第2資料。

第2選擇部55係基於切換信號選擇第1資料保持控制部53及第2資料保持控制部54，且將讀出資料輸出至人工智慧處理電路20者。

第2選擇部56係基於切換信號選擇第1資料保持控制部53及第2資料保持控制部54，且將寫入資料輸出至磁阻效應記憶體100者。

[位址判定處理] 圖22係顯示本揭示之第7實施形態之位址判定處理之處理順序之一例之圖。該圖係表示位址判定部52中之判定處理之一例之流程圖。首先，位址判定部52基於位址資訊判斷來自人工智慧處理電路20之位址是否為第1資料之位址(步驟S161)。其結果，於第1資料之位址之情形時(步驟S161，是)，進行切換為第1資料之處理(步驟S162)，並輸出切換信號。另一方面，於並非第1資料之位址之情形時(步驟S161，否)，進行切換為第2資料之處理(步驟S163)，並輸出切換信號。

由於除此以外之人工智慧功能晶片8之構成與本揭示之第5實施形態中之人工智慧功能晶片8之構成同樣，故省略說明。

如此，本揭示之第7實施形態之人工智慧功能晶片8可省略記憶體控制部41等，而可將人工智慧功能晶片8之構成簡化。

(8.第8實施形態) 上述第7實施形態之人工智慧功能晶片8藉由第1資料保持控制部53及第2資料保持控制部54而進行第1資料及第2資料之存取。對此，本揭示之第7實施形態之人工智慧功能晶片8與上述第7實施形態之不同點在於，匯總第1資料保持控制部53及第2資料保持控制部54。

[人工智慧功能晶片之構成] 圖23係顯示本揭示之第8實施形態之人工智慧功能晶片之構成例之圖。該圖與圖21同樣，為表示人工智慧功能晶片8之構成例之方塊圖。該圖之人工智慧功能晶片8與圖21之人工智慧功能晶片8之不同點在於，代替第1資料保持控制部53、第2資料保持控制部54以及第2選擇部55及56配置記憶體控制部57。

記憶體控制部57係將第1資料及第2資料之控制順序匯總進行之控制部。

[寫入處理] 圖24係顯示本揭示之第8實施形態之寫入處理之處理順序之一例之圖。首先，記憶體控制部57基於位址資訊進行區域之切換(步驟S171)。接著，記憶體控制部57進行初始讀出(步驟S172)。接著，記憶體控制部57判斷步驟S172中讀出之資料與寫入資料是否一致(步驟S173)。其結果，於一致之情形時(步驟S173，是)，結束寫入處理。

另一方面，於不一致之情形時(步驟S173，否)，記憶體控制部57進行寫入(步驟S174)。接著，記憶體控制部57判斷寫入資料是否為第2資料(步驟S175)。這可基於步驟S171中切換之區域而進行。其結果，於第2資料之寫入之情形時(步驟S175，是)，結束處理。另一方面，並非第2資料之寫入之情形時(步驟S175，否)，記憶體控制部57進行驗證讀出(步驟S176)。其後，記憶體控制部57移至步驟S173之處理。

[人工智慧功能晶片之其他構成] 圖25係顯示本揭示之第8實施形態之人工智慧功能晶片之其他構成例之圖。該圖與圖23同樣，為表示人工智慧功能晶片8之構成例之方塊圖。該圖之人工智慧功能晶片8與圖23之人工智慧功能晶片8之不同點在於，省略位址判定部52。

該圖之人工智慧處理電路20自位址資訊保持區域160讀出位址資訊並予以保持。該圖之人工智慧處理電路20基於保持之位址資訊控制記憶體控制部57。

由於除此以外之人工智慧功能晶片8之構成與本揭示之第7實施形態中之人工智慧功能晶片8之構成同樣，故省略說明。

如此，本揭示之第8實施形態之人工智慧功能晶片8可將人工智慧功能晶片8之構成進一步簡化。

另，本說明書所記載之效果僅為例示而非限定者，亦可為其他效果。

另，本技術亦可採取如下構成。 (1) 一種電子機器，其具有： 磁阻效應記憶體，其保持進行長期保持用之寫入之第1資料及進行短期保持用之寫入之第2資料； 記憶體控制部，其對上述磁阻效應記憶體，進行上述第1資料及上述第2資料之寫入與上述第1資料之驗證；及 處理部，其進行基於上述第1資料及上述第2資料之處理。 (2) 如上述(1)記載之電子機器，其中 上述長期保持用之寫入為伴隨驗證之寫入，上述短期保持用之寫入為不伴隨驗證之寫入。 (3) 如上述(1)記載之電子機器，其中 上述第2資料為圖像信號； 上述第1資料為上述圖像信號之處理之設定值； 上述處理部基於上述第1資料進行上述第2資料之處理。 (4) 如上述(3)記載之電子機器，其中 上述磁阻效應記憶體進而保持處理上述第2資料之程式。 (5) 如上述(1)記載之電子機器，其中 上述第1資料為人工智慧處理電路中之機械學習結果； 上述第2資料為機械學習時之暫時保管資料； 上述處理部使用上述第2資料進行上述機械學習並產生上述第1資料。 (6) 如上述(1)記載之電子機器，其中 上述第2資料為基頻處理之處理結果； 上述第1資料為上述基頻處理之設定值； 上述處理部基於上述第1資料進行上述基頻處理而產生上述第2資料。 (7) 如上述(1)記載之電子機器，其中 上述第1資料為程式； 上述第2資料為運算資料； 上述處理部藉由上述第1資料處理上述第2資料。 (8) 如上述(1)記載之電子機器，其中 上述磁阻效應記憶體具備保持上述第1資料之區域即第1記憶體區域及保持上述第2資料之區域即第2記憶體區域。 (9) 如上述(8)記載之電子機器，其中 上述磁阻效應記憶體進而具備保持上述第1資料及上述第2資料之任一者之區域即共通區域。 (10) 如上述(9)記載之電子機器，其中 上述磁阻效應記憶體進而具備保持將上述共通區域切換為保持上述第1資料及保持上述第2資料之任一者之切換資訊之切換資訊保持區域。 (11) 如上述(10)記載之電子機器，其進而具有： 切換控制部，其基於上述切換資訊，控制對上述共通區域之寫入；及 選擇部，其基於上述切換資訊，選擇自上述共通區域讀出之資料。 (12) 如上述(11)記載之電子機器，其進而具有： 第1錯誤檢測訂正部，其進行上述第1資料之錯誤檢測訂正處理；且 上述第1記憶體區域進而具備保持藉由上述第1錯誤檢測訂正部產生之錯誤訂正碼之冗餘資料之冗餘區域。 (13) 如上述(12)記載之電子機器，其進而具有： 第2錯誤檢測訂正部，其進行上述第2資料之錯誤檢測訂正處理；且 上述第2記憶體區域進而具備保持藉由上述第2錯誤檢測訂正部產生之錯誤訂正碼之冗餘資料之冗餘區域。 (14) 如上述(9)記載之電子機器，其中 上述磁阻效應記憶體進而具備對保持於上述共通區域之上述第1資料及上述第2資料之位址之資訊即位址資訊進行保持之位址資訊保持區域。 (15) 如上述(14)記載之電子機器，其進而具有： 第2切換控制部，其基於上述位址資訊，將上述共通區域切換為保持上述第1資料及保持上述第2資料之任一者。

1:圖像處理裝置 2:ADC 3:控制部 4:解調部 5:基頻處理晶片 6:CPU 7:微控制器 8:人工智慧功能晶片 9:攝像元件 10:處理部 11:訊框記憶體控制部 12:圖像處理部 13:圖像資料控制部 14:介面部 15,17:資料控制部 16:解碼部 20:人工智慧處理電路 21:處理部 22:處理部 23:CPU核心 30:ALU 31:切換控制部 32,33:選擇部 34,38:切換部 36,37:選擇及控制部 41~44,57:記憶體控制部 50,51:錯誤檢測訂正部 52:位址判定部 53:第1資料保持控制部 54:第2資料保持控制部 55,56:第2選擇部 100:磁阻效應記憶體 101,102:磁阻效應記憶體 111:1次快取區域 112:2次快取區域 120:第1記憶體區域 130:第2記憶體區域 140:共通區域 150:切換資訊保持區域 160:位址資訊保持區域 201,202:SRAM 203:快閃記憶體 S100~S104:步驟 S110~S113:步驟 S130~S135:步驟 S141:步驟 S151~S154:步驟 S161~S163:步驟 S171~S176:步驟

圖1係顯示本揭示之第1實施形態之圖像處理裝置之構成例之圖。 圖2係顯示本揭示之第1實施形態之寫入處理之處理順序之一例之圖。 圖3係顯示本揭示之第1實施形態之寫入處理之處理順序之一例之圖。 圖4係顯示本揭示之第1實施形態之圖像處理裝置之其他構成例之圖。 圖5係顯示本揭示之第1實施形態之寫入處理之處理順序之其他例之圖。 圖6係顯示本揭示之第1實施形態之圖像處理裝置之其他構成例之圖。 圖7係顯示本揭示之第1實施形態之變化例之圖像處理裝置之構成例之圖。 圖8係顯示本揭示之第1實施形態之變化例之圖像處理裝置之構成例之圖。 圖9係顯示本揭示之第2實施形態之人工智慧功能晶片之構成例之圖。 圖10係顯示本揭示之第2實施形態之人工智慧功能晶片之其他構成例之圖。 圖11係顯示本揭示之第2實施形態之變化例之人工智慧功能晶片之構成例之圖。 圖12係顯示本揭示之第2實施形態之變化例之人工智慧功能晶片之構成例之圖。 圖13係顯示本揭示之第3實施形態之微控制器之構成例之圖。 圖14係顯示本揭示之第3實施形態之CPU(Central Processing Unit：中央處理單元)之構成例之圖。 圖15係顯示本揭示之第4實施形態之基頻處理晶片之構成例之圖。 圖16係顯示本揭示之第5實施形態之人工智慧功能晶片之構成例之圖。 圖17A係顯示本揭示之第5實施形態之啟動處理之處理順序之一例之圖。 圖17B係顯示本揭示之第5實施形態之學習資料更新處理之處理順序之一例之圖。 圖18係顯示本揭示之第5實施形態之人工智慧功能晶片之其他構成例之圖。 圖19係顯示本揭示之第6實施形態之人工智慧功能晶片之構成例之圖。 圖20係顯示本揭示之第6實施形態之人工智慧功能晶片之其他構成例之圖。 圖21係顯示本揭示之第7實施形態之人工智慧功能晶片之構成例之圖。 圖22係顯示本揭示之第7實施形態之位址判定處理之處理順序之一例之圖。 圖23係顯示本揭示之第8實施形態之人工智慧功能晶片之構成例之圖。 圖24係顯示本揭示之第8實施形態之寫入處理之處理順序之一例之圖。 圖25係顯示本揭示之第8實施形態之人工智慧功能晶片之其他構成例之圖。

1:圖像處理裝置

2:ADC

9:攝像元件

10:處理部

11:訊框記憶體控制部

12:圖像處理部

13:圖像資料控制部

14:介面部

41~44:記憶體控制部

100:磁阻效應記憶體

Claims (15)

1. 一種電子機器，其具有： 磁阻效應記憶體，其保持進行長期保持用之寫入之第1資料及進行短期保持用之寫入之第2資料； 記憶體控制部，其對上述磁阻效應記憶體，進行上述第1資料及上述第2資料之寫入與上述第1資料之驗證；及 處理部，其進行基於上述第1資料及上述第2資料之處理。
2. 如請求項1之電子機器，其中 上述長期保持用之寫入為伴隨驗證之寫入，上述短期保持用之寫入為不伴隨驗證之寫入。
3. 如請求項1之電子機器，其中 上述第2資料為圖像信號； 上述第1資料為上述圖像信號之處理之設定值； 上述處理部基於上述第1資料進行上述第2資料之處理。
4. 如請求項3之電子機器，其中 上述磁阻效應記憶體進而保持處理上述第2資料之程式。
5. 如請求項1之電子機器，其中 上述第1資料為人工智慧處理電路中之機械學習結果； 上述第2資料為機械學習時之暫時保管資料； 上述處理部使用上述第2資料進行上述機械學習並產生上述第1資料。
6. 如請求項1之電子機器，其中 上述第2資料為基頻處理之處理結果； 上述第1資料為上述基頻處理之設定值； 上述處理部基於上述第1資料進行上述基頻處理而產生上述第2資料。
7. 如請求項1之電子機器，其中 上述第1資料為程式； 上述第2資料為運算資料； 上述處理部藉由上述第1資料處理上述第2資料。
8. 如請求項1之電子機器，其中 上述磁阻效應記憶體具備保持上述第1資料之區域即第1記憶體區域及保持上述第2資料之區域即第2記憶體區域。
9. 如請求項8之電子機器，其中 上述磁阻效應記憶體進而具備保持上述第1資料及上述第2資料之任一者之區域即共通區域。
10. 如請求項9之電子機器，其中 上述磁阻效應記憶體進而具備保持將上述共通區域切換為保持上述第1資料及保持上述第2資料之任一者之切換資訊之切換資訊保持區域。
11. 如請求項10之電子機器，其進而具有： 切換控制部，其基於上述切換資訊，控制對上述共通區域之寫入；及 選擇部，其基於上述切換資訊，選擇自上述共通區域讀出之資料。
12. 如請求項11之電子機器，其進而具有： 第1錯誤檢測訂正部，其進行上述第1資料之錯誤檢測訂正處理；且 上述第1記憶體區域進而具備保持藉由上述第1錯誤檢測訂正部產生之錯誤訂正碼之冗餘資料之冗餘區域。
13. 如請求項12之電子機器，其進而具有： 第2錯誤檢測訂正部，其進行上述第2資料之錯誤檢測訂正處理；且 上述第2記憶體區域進而具備保持藉由上述第2錯誤檢測訂正部產生之錯誤訂正碼之冗餘資料之冗餘區域。
14. 如請求項9之電子機器，其中 上述磁阻效應記憶體進而具備對保持於上述共通區域之上述第1資料及上述第2資料之位址之資訊即位址資訊進行保持之位址資訊保持區域。
15. 如請求項14之電子機器，其進而具有： 第2切換控制部，其基於上述位址資訊，將上述共通區域切換為保持上述第1資料及保持上述第2資料之任一者。