TWI580806B - Production method of wafer - type thin film resistors - Google Patents

Production method of wafer - type thin film resistors Download PDF

Info

Publication number
TWI580806B
TWI580806B TW104117423A TW104117423A TWI580806B TW I580806 B TWI580806 B TW I580806B TW 104117423 A TW104117423 A TW 104117423A TW 104117423 A TW104117423 A TW 104117423A TW I580806 B TWI580806 B TW I580806B
Authority
TW
Taiwan
Prior art keywords
unit
substrate
forming
resistor
thin film
Prior art date
Application number
TW104117423A
Other languages
English (en)
Other versions
TW201641726A (zh
Inventor
Wan-Ping Wang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW104117423A priority Critical patent/TWI580806B/zh
Priority to US14/946,155 priority patent/US9991032B2/en
Publication of TW201641726A publication Critical patent/TW201641726A/zh
Application granted granted Critical
Publication of TWI580806B publication Critical patent/TWI580806B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/08Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006Thin film resistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05CAPPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C11/00Component parts, details or accessories not specifically provided for in groups B05C1/00 - B05C9/00
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/32Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/06Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

晶片式薄膜電阻的製造方法
本發明是有關於一種電阻的製造方法,特別是指一種晶片式薄膜電阻的製造方法。
電阻的功能在於降低電壓、限制電流,一般晶片式電阻分為厚膜電阻和晶片式薄膜電阻兩種,厚膜電阻的膜厚一般而言大於5μm,大多採用絲網印刷技術生產,而晶片式薄膜電阻的膜厚則是小於1μm,大多採用化學沉積或物理沉積之真空蒸鍍、磁控濺射及微影蝕刻等技術生產。
以微影蝕刻製程而言,是先在一基材上,沉積形成一層電阻層,接著,使用微影蝕刻製程形成一具有預定圖案的電阻層的晶片式薄膜電阻。然而,微影蝕刻製程使用的顯影液具有毒性,因此容易造成作業人員與環境的危害,而且設備及維護成本一般也較高。
目前較常使用的另一方式,則是利用網版印刷一具有預定圖案作為濺鍍的遮罩層,在沉積的過程中,直接於一絕緣基板沉積一具有一預定圖形的電阻層。然而,以此方式沉積形成該電阻層時,其電阻層容易因為該遮罩層之圖形及尺寸大小容易變形而造成品質不良,且該遮罩 層於濺鍍後須以化學或清洗方式予以移除,其廢液處理會增加環境之汙染。
因此,本發明之目的,即在提供一種晶片式薄膜電阻的製造方法。
於是,本發明晶片式薄膜電阻的製造方法,包含:一提供步驟,及一電阻單元形成步驟。
該提供步驟,提供一基板,該基板包括一第一表面,及一相反於該第一表面的第二表面。
該電阻單元形成步驟,準備一具有預定圖案的磁性遮罩,及一磁性固定件,將該磁性遮罩,及磁性固定件分別設置於該基板的第二表面,與第一表面,令該磁性遮罩透過該磁性固定件而吸附固定於該基板的第二表面,再透過該磁性遮罩於該基板的第二表面濺鍍形成一個電阻單元,該電阻單元包括一個電阻層,及二彼此間隔的正導體。
本發明之功效在於:利用具有預定圖案的該磁性遮罩配合該磁性固定件,使得在濺鍍沉積的過程中,能夠透過磁力作用,讓該磁性遮罩完全服貼於該基板,因此,在沉積的過程不致於產生位移,而可確保形成的該電阻單元的形狀、位置皆能符合其精確度。
11‧‧‧提供步驟
12‧‧‧電阻單元形成步驟
13‧‧‧第一切割步驟
14‧‧‧第二切割步驟
15‧‧‧端電極形成步驟
21‧‧‧基板
211‧‧‧第一表面
212‧‧‧第二表面
213‧‧‧側面
22‧‧‧基板單元
23‧‧‧背導體單元
231‧‧‧背導體
24‧‧‧電阻單元
241‧‧‧正導體
242‧‧‧電阻層
25‧‧‧保護層
26‧‧‧端電極
260‧‧‧外焊單元
261‧‧‧連接單元
262‧‧‧鎳金屬層
263‧‧‧錫金屬層
311‧‧‧第一磁性遮罩
312‧‧‧第二磁性遮罩
313‧‧‧第三磁性遮罩
314‧‧‧第四磁性遮罩
32‧‧‧磁性固定件
33‧‧‧治具
4‧‧‧塊體
40‧‧‧半成品
5‧‧‧晶片式薄膜電阻
61‧‧‧提供步驟
62‧‧‧背導體單元形成步驟
63‧‧‧電阻單元形成步驟
64‧‧‧第一切割步驟
65‧‧‧連接單元形成步驟
66‧‧‧第二切割步驟
67‧‧‧端電極形成步驟
7‧‧‧晶片式薄膜電阻
X‧‧‧第一切割線
Y‧‧‧第二切割線
本發明之其他的特徵及功效,將於參照圖式的 實施方式中清楚地呈現,其中:圖1是一流程圖,說明本發明晶片式薄膜電阻的製造方法的一第一實施例;圖2是一立體分解圖,說明該第一實施例的電阻單元中電阻層的形成步驟;圖3是一立體分解圖,說明該第一實施例的電阻單元中正導體的形成步驟;圖4是一立體圖,說明經一第一切割步驟後得到的塊體,及經一第二切割步驟後得到的半成品;圖5是一側視示意圖,說明該第一實施例製得的晶片式薄膜電阻;圖6是一流程圖,說明本發明晶片式薄膜電阻的製造方法的一第二實施例;圖7是一立體分解圖,說明該第二實施例的電阻單元中電阻層的形成步驟;圖8是一立體分解圖,說明該第二實施例的電阻單元中正導體的形成步驟;及圖9是一側視示意圖,說明該第二實施例製得的晶片式薄膜電阻。
在本發明被詳細描述之前,應當注意在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖1與圖2,本發明晶片式薄膜電阻的製造方法的一第一實施例,包含一提供步驟11、一電阻單元形 成步驟12、一第一切割步驟13、一第二切割步驟14,及一端電極形成步驟15。
該提供步驟11是提供一基板21,該基板包括一第一表面211、一相反於該第一表面211的第二表面212,及一與該第一表面211和該第二表面212連接的側面213。
自該基板21的第一表面211定義出多條第一切割線X及多條與所述第一切割線X垂直的第二切割線Y,其中,任兩兩相鄰的所述第一、第二切割線X、Y共同定義出一個基板單元22。具體地說,所述第一、第二切割線X、Y為分別以一相同間距分佈,而所述基板單元22是成棋盤狀相鄰分佈。
再參閱圖1至圖3,該電阻單元形成步驟12是於該第二表面212濺鍍形成多個電阻單元24,且每一個該電阻單元24包括一個電阻層242,及二彼此間隔的正導體241,其中,該電阻層242與該二正導體241電連接。
詳細地說,該電阻單元形成步驟12先設置一用以形成所述電阻層242的第一磁性遮罩311於所述基板單元22的第二表面212上,並透過一設置於該第一表面211的磁性固定件32將該第一磁性遮罩311吸附於該基板21,得到一第一暫時結構。緊接著,再利用一治具單元33將該第一暫時結構卡固,並以該第一磁性遮罩311為濺鍍遮罩,利用濺鍍方式,分別沿所述第一切割線X方向形成多個彼此間隔且覆蓋於所述基板單元22表面的電阻層242之後,分別移除該治具單元33及該第一磁性遮罩311。
接著,設置一用以形成所述正導體241的第二磁性遮罩312於所述電阻層242上,並透過一設置於該第一表面211的磁性固定件32將該第二磁性遮罩312吸附於該基板21,得到一第二暫時結構,緊接著,再利用一治具單元33將該第二暫時結構卡固,並以該第二磁性遮罩312為濺鍍遮罩,利用濺鍍方式,形成多個呈陣列排列且彼此間隔的正導體241(圖3中是以假想線表示經由該第二磁性遮罩312濺鍍後,所述正導體241預計形成之位置)之後,分別移除該治具單元33及該第二磁性遮罩312。
要補充說明的是,形成所述正導體241之後,可分別對該每一電阻層242以雷射切割的方式進行阻值修整,以獲得具有更加精確的電阻值的電阻層242,由於對電阻層進行阻值修整為本技術領域常用之技術方法,因此,不再多加說明。
配合參閱圖4,在該第一切割步驟13之前,會先於該電阻層242裸露出之表面形成一層保護層25,接著,才執行該第一切割步驟13,沿該第一分割線X切割得到多條如圖4所示的長條狀塊體4,隨後,執行該第二切割步驟14,沿所述第二切割線Y分割該塊體4得到多個具有該保護層25的半成品40。
接著進行該端電極形成步驟15,利用滾鍍方式,於該每一個半成品40的所述正導體241表面形成如圖5所示的一外焊單元260。該外焊單元260可視需求而為單層或多層結構,於圖5中的該外焊單元260是由一鎳金屬 層262及一錫金屬層263構成的雙層結構做說明;其中,該正導體241、該鎳金屬層262、及該錫金屬層263共同形成一端電極26,並與該基板21、該電阻層242及該保護層25共同構成該晶片式薄膜電阻5。
要說明的是,該保護層25是用以保護該電阻層242,以避免因製程上碰撞或汙染而造成該電阻層242的損壞,而該保護層25可以是在該電阻單元形成步驟12時形成,也可以是在該第一切割步驟13後,再於該每一個塊體4的部分裸露的該電阻層242上方形成該保護層25,之後再進行該第二切割步驟14,接著再進行該端電極形成步驟15,於所述正導體241表面,依序形成該鎳金屬層262、及錫金屬層263,同樣也可得到如圖5所示之晶片式薄膜電阻。此外,該保護層25的厚度不大於該端電極26的厚度,因此可以令製得後的該晶片式薄膜電阻24可利用該端電極26直接與一電路板(圖未示)電連接。
要補充說明的是,前述該第一、第二磁性遮罩311、312主要選用的材料為鐵、鈷、鎳等磁性材料;該磁性固定件32的材料為永久磁鐵或暫時磁鐵,且較佳地,該磁性固定件32的形狀配合該第一、二磁性遮罩311、312的形狀設置,會有較佳的磁性吸附力;而所述電阻層242的材料選自鎳鉻化合物、鎳鉻鋁矽化合物、鎳鉻矽化合物、鉻矽化合物、錳銅鎳化合物、錳銅錫化合物;所述正導體241的材料選自銀、銅、金或其合金;所述保護層25所使用的材料通常為環氧樹脂或壓克力樹脂。
前述該治具單元33可用螺鎖、嵌合等方式固定該第一、第二磁性遮罩311、312、該基板21,及該磁性固定件32。要說明的是,該治具單元33的目的是用以進一步讓該第一、第二磁性遮罩311、312、該基板21,及該磁性固定件32固定,使其不致移動,用以增加濺鍍上的準確度,因此,並非必要之製程工具,也可視製程而不使用該治具單元33。
該晶片式薄膜電阻5利用該第一、第二磁性遮罩311、312與該磁性固定件32的搭配,能夠輕易地形成形狀、位置皆精確的電阻單元24,並且製程簡易,容易實施。此外,該晶片式薄膜電阻5能夠以所述端電極直接與該電路板接觸,使得一電流能自該端電極的一側流經該電阻層242,再流經該端電極的另一側而形成一個導通的迴路。
要說明的是,前述該第一實施例是以單一製程同時製作多個晶片式薄膜電阻5為例做說明,當要製作單一個晶片式薄膜電阻5時,因為僅製作單一個電阻單元24,故,不須要執行該第一、第二切割步驟13、14。
參閱圖6至圖8,本發明晶片式薄膜電阻的製造方法的一第二實施例,包含一提供步驟61、一背導體單元形成步驟62、一電阻單元形成步驟63、一第一切割步驟64、一連接單元形成步驟65、一第二切割步驟66,及一端電極形成步驟67。
該提供步驟61與該第一實施例的提供步驟11 相同,是提供一個具有由多條第一、第二切割線X、Y共同定義出多個之基板單元22的基板21,由於所述基板單22的定義與該第一實施例相同,故不再多加說明。
該背導體單元形成步驟62是於該基板21的第一表面211形成多個與所述基板單元22對應的背導體單元23。其中,每一個背導體單元23具有兩個沿著該第二切割線Y方向彼此間隔的背導體231。
所述背導體231可以使用濺鍍、蒸鍍、網版印刷的方式形成,且所述背導體231使用導電性材料,如銀、銅或鎳鉻合金等所構成。
該電阻單元形成步驟63,是於所述基板單元22的表面形成多個電阻單元24。詳細而言,該電阻單元形成步驟63是先準備具有與所述背導體231圖案相對應之預定圖案且用以形成所述正導體241的一第三磁性遮罩313,將該第三磁性遮罩313及該磁性固定件32分別置放於該第二表面212及第一表面211,令該第三磁性遮罩313透過該磁性固定件32吸附固定於該基板21的第二表面212,得到一第三暫時結構,並利用該治具單元33將該第三暫時結構卡固固定,再以濺鍍的方式,透過該第三磁性遮罩313於該基板21的第二表面212形成多個電阻層242。
接著,配合參閱圖8與圖9,將該第三暫時結構移出該治具單元33,並移除該第一磁性遮罩313,改設置一用以形成所述電阻層242的第四磁性遮罩314於該第二表面212,並透過該磁性固定件32吸附於該基板21的第二 表面212,得到一第四暫時結構,緊接著,再利用該治具單元33將該第四暫時結構卡固,並以該第四磁性遮罩314為濺鍍遮罩,利用濺鍍方式於每一個基板單元22的第二表面212沉積的該電阻層242的上方,形成二相對於兩個背導體231的正導體241;接著,移除該治具單元33,及該第四磁性遮罩314與該磁性固定件32,然後,如圖9所示,在所述部分裸露的正導體241,及該電阻層242上方形成一層保護層25。前述該電阻層242與該正導體241的構成材料與該第一實施例相同,故不再多加贅述。
同樣地,前述該治具單元33可用螺鎖、嵌合等方式固定該第三、第四磁性遮罩313、314、該基板21,及該磁性固定件32。要說明的是,該治具單元33的目的是用以進一步讓該第三、第四磁性遮罩313、314、該基板21,及該磁性固定件32固定,使其不致移動,用以增加濺鍍上的準確度,因此,並非必要之製程工具,也可是製程而不使用該治具單元33。
接著,該第一切割步驟64,相同於該第一實施例的第一切割步驟13,是沿所述第一切割線X分割該基板21,得到多數個分別具有兩個長側面的長條狀的塊體4。由於此步驟與前述之第一切割步驟13(顯示於圖4)相同,不再另外繪示。
然後,進行該連接單元形成步驟65,以濺鍍、蒸鍍的方式於每一個塊體的長側面形成一連接單元261。於本實施例中,該連接單元261是以自該每一個塊體4的長 側面形成一層側導體為例做說明。其中,該連接單元261的材料是銀、銅或鎳鉻合金等導電材料。
接著,進行該第二切割步驟66,沿著所述第二切割線Y分割所述塊體4,得到多個半成品40。同樣的,由於此步驟與前述之第二切割步驟14(顯示於圖4)相同,不再另外繪示。最後進行該端電極形成步驟67,利用滾鍍方式,於該每一個半成品依序形成覆蓋該正導體241、背導體231及連接單元261的一外焊單元260製得該端電極26,即可得到多個如圖9所示的晶片式薄膜電阻7。於本實施例中,該外焊單元260是由一層鎳金屬層262與一層錫金屬層263共同構成,該端電極26是由所述正導體241、背導體231、連接單元261,及該外焊單元260(鎳金屬層262、錫金屬層263)共同構成。且藉由形成於該正導體241、背導體231及連接單元261表面的該外焊單元260(鎳金屬層262、錫金屬層263),可用以保護各導體層,且具有抗硫化、抗腐蝕性等功能。此外,該晶片式薄膜電阻7可使用靠近該兩個正導體241或該兩個背導體231的端電極26與外界的電路板(圖未示)電連接。當使用靠近所述正導體241的端電極26與電路板電連接時,會製作較厚的端電極26,而讓該保護層25的厚度不大於該端電極26的厚度,從而能順利的電連接於電路板上。於本實施例中,是以靠近所述背導體231的端電極26與電路板電連接,因此,該保護層25的厚度是可大於該端電極26的厚度。
值得說明的是,若在該電阻單元形成步驟63 中,改變該電阻層242與正導體241的形成順序,亦能製得該晶片式薄膜電阻7,只是該電阻層242與所述正導體241的連接方式變成該兩個正導體241位於該電阻層242的表面。
要說明的是,前述該第二實施例是以單一製程同時製作多個晶片式薄膜電阻7為例做說明,當要製作單一個晶片式薄膜電阻7時,因為僅製作單一個電阻單元,故,不須要執行該第一、第二切割步驟64、66。
綜上所述,本發明利用令該第一至第四磁性遮罩311、312、313、314透過該磁性固定件32而吸附固定於該基板21的第二表面212,因此能使得藉由該第一至第四磁性遮罩311、312、313、314濺鍍形成的圖案具有精確地形狀和位置,故確實能達成本發明之目的。
惟以上所述者,僅為本發明之實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
11‧‧‧提供步驟
12‧‧‧電阻單元形成步驟
13‧‧‧第一切割步驟
14‧‧‧第二切割步驟
15‧‧‧端電極形成步驟

Claims (7)

  1. 一種晶片式薄膜電阻的製造方法,包含:一提供步驟,提供一基板,該基板包括一第一表面,及一相反於該第一表面的第二表面;及一電阻單元形成步驟,準備一具有預定圖案的磁性遮罩,及一磁性固定件,將該磁性遮罩及該磁性固定件分別設置於該基板的第二表面與第一表面,令該磁性遮罩透過該磁性固定件而吸附固定於該基板的第二表面,再透過該磁性遮罩於該基板的第二表面濺鍍形成至少一個電阻單元,並於該電阻單元上形成一層保護層,該至少一個電阻單元包括一個電阻層,及二彼此間隔的正導體,其中,該電阻層與該二正導體電連接。
  2. 如請求項1所述晶片式薄膜電阻的製造方法,其中,該提供步驟中,還自該基板的第一表面定義出多條第一切割線及多條與所述第一切割線垂直的第二切割線,其中,任兩相鄰的所述第一、第二切割線共同定義出一個基板單元,該電阻單元形成步驟是於所述基板單元的第二表面形成多個電阻單元,該晶片式薄膜電阻的製造方法還包含一實施於該電阻單元形成步驟後的一第一切割步驟、一第二切割步驟,及一端電極形成步驟,該第一、第二切割步驟是分別沿所述第一、第二切割線分割該基板而得到多數個半成品,該端電極形成步驟是於該每一半成品形成一層覆蓋所述正導體的外焊單元,並與該正導體共同形成一端電極,而得到多個晶片晶片式薄 膜電阻。
  3. 如請求項1所述晶片式薄膜電阻的製造方法,其中,該提供步驟中,該至少一個電阻單元還包括一分別形成於該二正導體上的外焊單元,所述正導體與該外焊單元共同構成一端電極。
  4. 如請求項1所述晶片式薄膜電阻的製造方法,還包含:一背導體單元形成步驟,實施於該電阻單元形成步驟前,於該基板的第一表面形成至少一個背導體單元,其中,該每一個背導體單元具有兩個彼此間隔且與所述正導體相對應的背導體;一連接單元形成步驟,該基板還包括一與該第一表面和該第二表面連接的側面,該連接單元形成步驟是自該基板的側面形成讓兩兩相對的背導體及正導體電連接的一連接單元;及一端電極形成步驟,形成一層覆蓋該正導體、連接單元,及背導體的外焊單元,而製得該端電極。
  5. 如請求項4所述晶片式薄膜電阻的製造方法,其中,該提供步驟中,還自該基板的第一表面定義出多條第一切割線及多條與所述第一切割線垂直的第二切割線,其中,任兩相鄰的所述第一、第二切割線共同定義出一個基板單元,該背導體單元形成步驟是於該第一表面形成多個位於該每一個基板單元的背導體單元,其中,每一個背導體單元具有兩個沿該第二切割線,彼此間隔的背導體;該電阻單元形成步驟是於該基板的第二表面形成 多個位於該每一個基板單元的電阻單元,該每一個電阻單元包括一個電阻層,及二與所述背導體相對的正導體,且該晶片式薄膜電阻的製造方法,還包含一實施於該連接單元形成步驟前的一第一切割步驟,及一實施於該端電極形成步驟前的一第二切割步驟,該第一切割步驟是沿所述第一切割線分割該基板,得到多數個分別具有兩個長側面的長條狀的塊體,該連接單元形成步驟則是於每一個塊體的長側面形成讓兩兩相對的背導體及正導體電連接的該連接單元,第二切割步驟是沿著所述第二切割線分割所述塊體,得到多個半成品,該端電極形成步驟則是於每一個半成品形成一層覆蓋該正導體、連接單元及背導體的外焊單元,形成該端電極,而得到多個晶片式薄膜電阻。
  6. 如請求項1所述晶片式薄膜電阻的製造方法,其中,該電阻單元形成步驟還包括使用一治具單元,將該磁性遮罩、該基板,及該磁性固定件共同卡固於該治具單元。
  7. 如請求項1所述晶片式薄膜電阻的製造方法,其中,該電阻層的材料選自鎳鉻化合物、鎳鉻鋁化合物、錳鋁化合物。
TW104117423A 2015-05-29 2015-05-29 Production method of wafer - type thin film resistors TWI580806B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104117423A TWI580806B (zh) 2015-05-29 2015-05-29 Production method of wafer - type thin film resistors
US14/946,155 US9991032B2 (en) 2015-05-29 2015-11-19 Method for manufacturing thin film chip resistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104117423A TWI580806B (zh) 2015-05-29 2015-05-29 Production method of wafer - type thin film resistors

Publications (2)

Publication Number Publication Date
TW201641726A TW201641726A (zh) 2016-12-01
TWI580806B true TWI580806B (zh) 2017-05-01

Family

ID=57399085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117423A TWI580806B (zh) 2015-05-29 2015-05-29 Production method of wafer - type thin film resistors

Country Status (2)

Country Link
US (1) US9991032B2 (zh)
TW (1) TWI580806B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107980156B (zh) * 2016-12-29 2020-01-21 深圳市柔宇科技有限公司 柔性显示屏、柔性显示屏的弯折检测方法及装置
CN112071542B (zh) * 2020-08-20 2022-03-29 苏州达晶半导体有限公司 一种pptc表面电极制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503263A (en) * 2004-03-17 2005-01-16 Ta I Technology Co Ltd A thin film resistance manufacturing method
CN1797847A (zh) * 2004-12-28 2006-07-05 天迈企业股份有限公司 薄膜天线及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0674498B2 (ja) * 1990-05-08 1994-09-21 光村印刷株式会社 マスキング装置
JPH06314622A (ja) * 1993-04-30 1994-11-08 Murata Mfg Co Ltd チップ型回路部品及びその製造方法
JP3123343B2 (ja) * 1994-05-11 2001-01-09 富士電機株式会社 安定化電源装置とその製造方法
US7420786B2 (en) * 2004-03-03 2008-09-02 Kabushiki Kaisha Toshiba Arrangement of a magneto-resistance effect element having a surface contacting a side face of an electrode and magnetic memory using this arrangement
JP2007250924A (ja) * 2006-03-17 2007-09-27 Sony Corp インダクタ素子とその製造方法、並びにインダクタ素子を用いた半導体モジュール
JP4349531B2 (ja) * 2006-10-27 2009-10-21 Tdk株式会社 マスク装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503263A (en) * 2004-03-17 2005-01-16 Ta I Technology Co Ltd A thin film resistance manufacturing method
CN1797847A (zh) * 2004-12-28 2006-07-05 天迈企业股份有限公司 薄膜天线及其制造方法

Also Published As

Publication number Publication date
TW201641726A (zh) 2016-12-01
US9991032B2 (en) 2018-06-05
US20160351307A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
JP5474975B2 (ja) 金属ストリップ抵抗器とその製造方法
US9934891B1 (en) Resistor and method of manufacture
US10236398B2 (en) Method for manufacturing transparent electrode
JP2022166270A (ja) チップ抵抗器
CN112614645B (zh) 电感部件和电感部件的制造方法
WO2019087725A1 (ja) チップ抵抗器
JP2010165780A (ja) 薄膜抵抗素子の製造方法
TWI580806B (zh) Production method of wafer - type thin film resistors
JP2005109097A (ja) インダクタ及びその製造方法
JP2009158721A (ja) チップ抵抗器の製造方法およびチップ抵抗器
CN107230537B (zh) 金属箔片式电流检测电阻器及其制作工艺
JP7358847B2 (ja) 積層コイル部品の製造方法及び積層コイル部品
WO2014155841A1 (ja) 抵抗器の製造方法及び抵抗器
CN113130155B (zh) 电阻器组件
JP2010050469A (ja) 電流検出用抵抗器の製造方法
TWI433170B (zh) A method for producing a metal plate chip resistor of a low resistance
JP2010272713A (ja) 薄膜チップ抵抗器の製造方法
TWI406612B (zh) Passive components of the system of law
JP2000269012A (ja) 抵抗素子付きチップ型電子部品及びその製造方法
JP2004158764A (ja) チップ抵抗器の製造方法およびチップ抵抗器
JPH01189102A (ja) 回路部品の電極製造方法
JP3608569B2 (ja) 抵抗器の製造方法
US11990265B2 (en) Multilayer coil component
JP7270386B2 (ja) チップ状金属抵抗器及びその製造方法
US8373537B2 (en) Resistor having parallel structure and method of fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees