JP4349531B2 - マスク装置 - Google Patents

マスク装置 Download PDF

Info

Publication number
JP4349531B2
JP4349531B2 JP2006293245A JP2006293245A JP4349531B2 JP 4349531 B2 JP4349531 B2 JP 4349531B2 JP 2006293245 A JP2006293245 A JP 2006293245A JP 2006293245 A JP2006293245 A JP 2006293245A JP 4349531 B2 JP4349531 B2 JP 4349531B2
Authority
JP
Japan
Prior art keywords
mask
spacer
plate
cavity
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006293245A
Other languages
English (en)
Other versions
JP2008112761A (ja
Inventor
一 桑島
等 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006293245A priority Critical patent/JP4349531B2/ja
Priority to US11/925,249 priority patent/US8048228B2/en
Priority to CN200710167599.8A priority patent/CN101182625A/zh
Publication of JP2008112761A publication Critical patent/JP2008112761A/ja
Application granted granted Critical
Publication of JP4349531B2 publication Critical patent/JP4349531B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Description

本発明は、マスク装置に係り、特に、チップ状電子部品の外表面に端子電極等の外部構造体を形成するためのマスキング技術に関する。
チップコンデンサやチップインダクタ、チップ抵抗器などの各種の個別部品、あるいは複数の能動・受動素子を組み合わせた様々な電子デバイスなどの電子部品が今日提供されているが、これらいずれの電子部品にあっても、外部と電気的・機械的な接続を行い、配線基板への実装を可能とするために当該電子部品には端子電極が必要となる。
かかる端子電極は、例えば、スパッタ等の気相成膜法によって下地電極を形成し、この下地電極の上に電極の本体層となる主導体層をめっき成長させることにより形成することが出来る。下地電極を形成するには、電極を形成すべき部品表面に選択的に成膜を行うためにマスク装置が使用される。このマスク装置は、一般に、チップ状にダイシングした個々の電子部品を保持するマスク基体と、形成すべき電極形状に対応した成膜開口を備えたマスク板とを備えており、マスク基体のキャビティ内に加工面を上にしてチップ状の電子部品(以下、単に、チップと言うことがある)を収容し、キャビティ(マスク基体)の表面にマスク板を被せて成膜処理を行う。
また、気相成膜法によらず、導電性ペーストを塗布するペースト印刷法や、インクジェット法、転写法などの成膜方法も電極形成に広く利用されている。
さらに、外部接続用の端子電極に限らず、例えば当該チップに別の素子を搭載するための接続パッドや、チップ外表面に配される配線、更には導電体のみならず、例えば半導体や金属板により構成された導電性チップの外表面に配線を行うため選択的に設けられる絶縁膜など、チップの外表面には様々な膜状の構造物(外部構造体)が設けられることがある。
また、マスク装置を開示するものとして下記文献がある。
特開平4−13858号公報
ところで、チップの外表面に設けられる端子電極等の外部構造体は、チップの天面(表面)、底面(裏面)および周面(端面および側面)のうちの複数の面に亘って連続するように形成する必要がある場合が少なくない。例えば、チップの天面電極と底面電極とをチップの周面に配する電極を介して接続したり、チップの内部配線層から周面に電極を引き出してこれを天面や底面の電極に接続するような場合である。
従来、このような複数面に亘る電極を形成する場合には、各面毎の成膜処理が必要である。例えば、天面電極と底面電極とを接続する電極をチップの両端部に形成する場合(後述の図1参照)には、(1)天面、(2)底面、(3)一方の端面、および(4)他方の端面、というように4回の成膜処理が必要となる。また、同様の接続電極をチップの両端部と両側部(4周面部すべて)に形成する場合(後述の図8参照)には、(1)天面、(2)底面、(3)端面(短手面)の一方、(4)端面(短手面)の他方、(5)側面(長手面)の一方、および(6)側面(長手面)の他方、という計6回の成膜処理が必要である。
しかも、これら各面に対する成膜処理は、チップを特定の姿勢・向きで保持するマスク基体(スペーサ板)と、マスク基体の表面に固定される特定の(形成すべき電極に対応した)パターンマスクとが個別に必要であり、各面ごとにこれら特定のマスク基体とパターンマスクとを組み上げてチップを装填し直す作業は、煩雑で時間を要する。
一方、このような工程の煩雑さを回避するため、一度の成膜処理によって複数の面に(例えば側面と同時に天面および底面にも)成膜を行うことも不可能ではない。例えば、チップのエッジを丸める(面取りする)加工を予めチップに施しておくのである。チップの角(エッジ)が丸まっていることで、一つの面(例えば側面)に導電ペーストを塗布するときに、丸まったエッジに沿って他の面(例えば天面、底面)へもペーストが回り込むこととなり、当該他の面へも同時にペーストを塗布することが可能となる。
ところが、チップのエッジを精度良く均一に丸めることは実際には困難で、丸みのばらつきによって、あるいはペースト塗布時の圧力やペーストの粘度のばらつきによってエッジ部分を乗り越えて他面へ回り込むペーストの量を制御することは難しく、回り込みを利用して形成される他面の電極は、寸法精度が格段に劣ったものとなってしまう難がある。
他方、かかる成膜工程の煩雑さだけでなく、幾度にも亘り成膜工程を繰り返すことは、電極自体の品質、具体的には、機械的・電気的接合強度や、寸法・位置精度、電気特性(電位抵抗)の点からも好ましいことではない。
例えば、導電性ペーストを使用して電極を形成する場合、ペースト塗布後の乾燥工程も何度も繰り返されることとなるから、この間にペーストが未だ塗布されていない他の内部配線の露出面が酸化され、あるいは有機物等の不純物が付着して接合面が汚染されることにより接合部の内部抵抗が増大し、また電気的・機械的な接合強度が低下するおそれがある。スパッタ等の気相成膜法により下地電極を形成する場合にも、各外表面に対する成膜工程を順に時間をおいて行わなければならないことには変わりは無く、1つの面への処理から次の面への処理の間に、露出した接合面が劣化する同様の問題が生じ得る。
また、チップの天面・底面に続いて側面の下地電極を形成する場合には、チップのエッジ付近(天面・底面と側面との境界部/チップの角)では、側面電極が天面電極ないし底面電極を覆う形となるから、下地電極が当該エッジ部分で盛り上がり、この上に電極の本体層を例えば電解めっきにより形成する場合に、エッジ部分に電界が集中して電極膜が局所的に成長し、チップのエッジ部分に電極膜の突出部が出来て、電極の寸法誤差が生じるだけでなく、この突起部がハンドリング中に引っ掛けられて電極膜が剥離損傷を受けるなどのアクシデントが生じるおそれもある。
さらに、成膜時におけるチップの位置決め精度の問題もある。具体的には、成膜時に使用される上記マスク(成膜開口)やキャビティを備えるマスク基体は、単純に1枚の板材によって構成されることは少なく、複数枚の薄い金属板を重ねた構造が採られるのが通常である。その理由は、マスク板やマスク基体は、一般にステンレス板等の金属板により作製され、成膜開口やキャビティ開口はエッチングにより形成されるが、エッチングによる開口の形状精度は、板厚が厚いと十分な精度が得られず、板厚を薄くするほど良好な精度が得られるからである。
ところが、マスク板やマスク基体(これらを構成する金属板)が薄くなると、スパッタ等の成膜工程における熱でこれらは変形しやすくなり、繰返し使用するうちにマスク板やマスク基体を構成する各金属板が反ったり波打つなどしてそれらの間に隙間ができ、この隙間に電子部品が入り込んでキャビティ内に正確に電子部品を位置決めすることが出来ない事態が生じる。このため、形成される電極の位置や形状精度が低下してしまう。
また特に近年、電子機器の小型化とともにこれらの使用される電子部品の小型化・低背化の進展が著しく、電子部品に備えられる端子電極に対する精度要求(形状的な正確さ並びに形成位置の精度)が厳しくなる一方で、部品自体が極めて小さく薄くなる傾向にあり、今後も小型・低背化がさらに進むと考えられることから、このような従来のマスク装置における問題が一層顕在化するおそれがある。
一方、このようなマスクの間隙を無くすためにマスクを貫通する多数のネジを設け、これらでマスク全体を締め付けることによって上記のような金属板の反りやうねりを抑えることが従来から行われている。しかしながら、これら多数のネジを逐一着脱することは煩雑で作業性が悪く、生産性の点で好ましくない。
他方、上記特許文献1の発明では、このようなネジ留め作業を省くため、マスク装置に磁石を設けて問題の解決を図るものの、磁石を設けるスペースが必要となってマスク1枚あたりに設けられるキャビティ数(1回あたりの電子部品の処理個数)は減少せざるを得ず生産性が低下するうえ、磁石は比較的脆く欠けやすいから、何度も脱着を繰り返すうちに磁石の破片が製品(電子部品)内に混入し汚染源となるおそれもある。
さらに、この特許文献1の装置では、磁石22(マグネット保持板20b)と、これにより吸引される磁性体(スペーサ20dおよび上部マスク板20e)との間に非磁性体である下部マスク板20cが介在され距離が離れているから、磁石22のみによってはマスクやスペーサの変形(反り・うねり)に対する矯正力が十分であるとは言えない。
また、量産品である電子部品に対し上記のように電極を形成する場合には、生産性を高めるために1つのマスク装置(1回の端子成膜工程)について例えば数千個のキャビティを設けて同時に成膜処理されることもあるが、これら多数のキャビティの各々にチップを1つずつ、より短時間に効率よく収納してマスクに対して正確に(高確率に)位置決めすることも求められる。
したがって、本発明の第一の目的は、電子部品の外表面に設けられる外部構造体について、複数の面に同時に当該構造体を形成可能とすることにより製造工程数を減らす点にある。第二に、機械的・電気的に良好な接合状態を得ることにある。さらに第三に、マスク装置のキャビティ内に電子部品を容易に収容し、確実に位置決めしてより正確な位置・形状の電極を形成できるようにすることにある。
前記課題を解決し目的を達成するため、本発明に係るマスク装置は、枚以上のスペーサ板を含むと共に電子部品を収容可能なキャビティを有するマスク基体と、このマスク基体の上面および下面のいずれか一方または双方に配置され、前記電子部品の外表面に形成すべき外部構造体の形状に対応した形状の成膜開口を有し、この成膜開口を通じて前記電子部品の外表面に選択的に成膜を行い前記外部構造体を形成することを可能とするマスク板とを備えるマスク装置であって、前記キャビティは、内部に収容した前記電子部品の周囲を取り囲むことが出来るよう前記電子部品の成膜状態における高さ寸法と略同一の深さ寸法を有するとともに、その内面に前記成膜開口に連通する成膜溝を備え、これにより前記電子部品の成膜状態における上面および下面のいずれか一方または双方と同時に当該電子部品の成膜状態における周面にも前記外部構造体を形成可能とした。
本発明のマスク装置では、マスク基体のキャビティ内に加工対象(成膜対象)となるチップ(電子部品)を収容し、これにマスク板(パターンマスク)を被せて当該チップの表面(おもて面又は天面又は上面、裏面又は底面又は下面、周面又は側面・端面などチップの外面のすべてを含む。以下同様)に選択的に成膜を行い、電極を形成する。マスクには、形成すべき電極形状に対応する開口(成膜開口)を形成してあり、この成膜開口を通じて電極を構成する薄膜を形成する。成膜を行う具体的な方法としては、例えばスパッタ法、蒸着法または気相成長法(CVD法)等の気相成膜法(乾式成膜法)やインクジェット法、ペースト印刷法、転写法等によれば良い。
マスク基体は枚以上のスペーサ板を備え、当該スペーサ板によって形成されるキャビティの深さが、電子部品の成膜状態における高さ寸法と略同一の深さ寸法を有する。言い換えれば、本発明のマスク装置では、マスク基体を構成する枚以上のスペーサ板全体の厚さ(高さ)が、電子部品の成膜状態における高さに略一致するように2枚以上のスペーサ板を積層する。
尚、マスク板の成膜開口を通じて成膜を行うために電子部品は上記キャビティ内に収容されるが、上記「電子部品の成膜状態における高さ寸法」とは、このキャビティへの収容状態における電子部品の高さ寸法を意味する。すなわち、当該「電子部品の成膜状態における高さ寸法」は、必ずしも電子部品の実装状態における高さを言うものではなく、電子部品の長手方向の長さであったり、短手方向の長さ(幅)であったり、あるいは厚さを意味する場合がある。
キャビティの内面には、上記マスク板の成膜開口に連通する成膜溝を備える。電子部品の外表面に形成すべき外部構造体を構成する成膜材料は、マスク板の成膜開口を通じてチップの表面(マスク板に対向する面)にまず供給されるが、その後、成膜開口と連通する成膜溝内に侵入し、チップの周面(当該成膜溝が配置されているキャビティ内面に当接している面)にも供給される。これにより、マスク板の対向面だけでなく、チップの周面にも同時に外部構造体が形成されることとなる。成膜溝は、当該チップ周面に形成すべき外部構造体の形状に対応した形状としておけば良い。これによりチップ周面にも、前に述べたような成膜材料の回り込みを単に利用した場合と比較して、正確な位置、寸法および形状の外部構造体を形成することが出来る。
本発明において「外部構造体」とは、電子部品の外表面に形成される膜状の構造物を言う。典型的には、端子電極や接続電極(例えば外部接続電極、バンプ、ポストその他を含む)、配線、接続パッド(フリップチップボンディング用パッド、ワイヤーボンディング用パッド等)、ランド等の電極ないし導電体であるが、必ずしもこれらに限られず、絶縁膜のような他の機能膜も含まれる。例えば、前述のように半導体や金属板により構成された導電性チップの外表面に配線を行うため選択的に設けられる絶縁膜など、チップの外表面には、様々な膜状の構造物(外部構造体)が設けられることがあるが、本発明はこれらチップの外面に形成される構造物を含む。要は、パターンマスクを介して電子部品の外面に供給される成膜材料によって形成される構造体に対し本発明は広く適用が可能である。
また、本発明の特徴の一つは、チップの上下面(又は上下面のいずれか一方)と共に周面にも同時に外部構造体を形成できる点にあるが、この場合の「同時」とは、時間的な完全な同時性を意味するものではない。すなわち、成膜材料はチップのマスク板との対向面(上面又は下面)まず到達し膜成長し、周面の膜成長は上下面に比べて通常遅くなるが、このような状態も本発明に言う「同時」である。要は、当該電子部品をマスク装置から取り出すことなく、あるいはマスク装置を分解することなく、1回の成膜操作で「一緒に」という意味である。
さらに、「上下方向」ないし「垂直方向」とは、マスク板又はマスク基体の厚さ方向(マスク表面に対する法線方向)を、「水平方向」とは、マスク表面に平行な方向を意味する。
また、本発明に言う「電子部品」はその種類を問わず、個別部品(ディスクリート部品)またはチップ部品(例えばチップコンデンサ、チップインダクタ、チップ抵抗器、チップサーミスタ、チップバリスタ等)と、複数の電気素子(能動素子や受動素子)を組み合わせた電子デバイス(例えばフィルタやデュプレクサ、パワーアンプモジュール、高周波重畳モジュール、アイソレータ、センサ、アクチュエータ、コネクタその他の各種デバイス)との双方が含まれる。
外部構造体を形成する位置についても特に問わず、チップの表(おもて)面、裏面または周面(側面又は端面)のいずれであっても良く、これら面の内における外部構造体の形成位置や形状、数についても様々であって良く、後述の図面に示した例に限定されない。
さらに、後に述べる実施形態では、本発明に基づくマスク装置を使用して下地電極(例えばCr膜やCu膜等)を形成し、その上に主導体層(電極本体)をめっき成長させて端子電極を形成する電極構造を想定しているが、例えば主導体層や電極の表面に設けられることがある表面層(はんだ濡れ性を高める接合層(例えばSn膜等)やこれとCu等の主導体層との接合性を高める中間層(例えばNi膜等)など)を、あるいは電極のすべてを本発明のマスク装置を使用して形成するようにしても良い。
上記マスク装置では、マスク基体が、前記2枚以上のスペーサ板として、キャビティを形成するキャビティ形成部を有しかつ当該マスク基体の厚さ方向に積層される、第一スペーサ板および第二スペーサ板を少なくとも含み、これら2枚以上のスペーサ板のキャビティ形成部によって前記キャビティが形成されるとともに、これらキャビティ形成部の1つ以上が前記成膜溝を備え、第一スペーサ板および第二スペーサ板のうちのいずれか一方は、電子部品をキャビティ内で水平方向について位置決めするときに基準となりかつ互いに交叉して基準角部を形成する第一基準内面と第二基準内面とを前記キャビティ形成部が有し、かつ、マスク板との間で相対位置が固定された基準スペーサ板とされ、第一スペーサ板および第二スペーサ板のうちの他方は、水平方向に摺動可能に配置されてキャビティ内に収容した電子部品をキャビティ形成部で押し進めることによりキャビティ内で水平に移動させる片寄スペーサ板とされ、この片寄スペーサ板を、キャビティ中心部から前記基準角部に向う方向へ移動させることにより、電子部品を第一基準内面と第二基準内面とによって形成された基準角部に押し付け、電子部品をマスク板に対して位置決め可能とする
本発明はこのような装置構造を有することにより、チップの装填時には、キャビティの開口を比較的大きく広げてこの中にチップを容易に収納するとともに、キャビティへの収納後には、チップをマスク板に対して確実に位置決めして正確な成膜を行うことが可能となる。
具体的には、マスク基体を、キャビティを形成するキャビティ形成部を有しかつマスク基体の厚さ方向に積層される、第一スペーサ板および第二スペーサ板を少なくとも含む2枚以上のスペーサ板を含むものとする。そして、これら第一スペーサ板および第二スペーサ板のうちのいずれか一方(例えば第一スペーサ板)を基準スペーサ板とし、成膜開口を備えたマスク板と間で相対位置を固定する。この固定構造は特に問わない。例えば、マスク板と第一スペーサ板とを貫通する複数(少なくとも2本)のボルトや棒状部材(例えば位置決めピン)を設ければ、水平方向の相対移動を阻止することが出来る。
各スペーサ板は、キャビティを形成するキャビティ形成部を備えており、これらスペーサ板のうち基準スペーサ板(例えば第一スペーサ板)は、そのキャビティ形成部に、互いに交叉して基準角部を形成する第一基準内面と第二基準内面とを有する。これらの内面によって画成される基準角部は、マスク板(成膜開口)との位置基準となるもので、この基準角部に片寄スペーサ板(後に述べる)によってチップを押し付けることで成膜開口に対して当該チップが正確に配置されることとなる。なお、当該基準角部には、キャビティ形成部の全高に亘って延在する切欠溝を備えても良い。この切欠溝は、後に実施の形態で述べるように、チップの周面を当該基準角部に確実に押し付けてパターンマスクに対してチップを正確に位置決めするもので、スペーサの作製時に基準角部が丸みを帯びてしまったり、あるいはチップの位置決め時にチップの角が正確に形成されていなかったり混入物が付着するようなことがあっても、チップの角を当該切欠溝内に収容することにより、第一基準内面と第二基準内面とにチップの周面を確実に押し付けることが可能となる。
一方、第一スペーサ板および第二スペーサ板のうちの他方(例えば第二スペーサ板)は、片寄スペーサ板とする。この片寄スペーサ板は、マスク板および上記基準スペーサ板に対して相対摺動可能に重ね合わせてある。また、各スペーサ板のキャビティ形成部によって形成されるキャビティは、チップを受け入れるときの状態(片寄スペーサを未だ水平移動させていないチップ位置決め前の状態/以下、この片寄スペーサの位置を「第一水平位置」と言う)では、チップの水平断面より大きく、したがって当該キャビティ内にチップを容易に収容することが出来る。
尚、本発明に言う上記「チップの水平断面」とは、チップ(電子部品)がキャビティ内に収納される(差し込む)状態(姿勢)における水平断面を言う。言い換えれば、キャビティ内に収納されてマスク板と対向するチップの表面(上面または下面)に平行なチップ断面を言う。したがって、この水平断面は、マスク板と対向するチップの面に対応して、例えばチップの天面(おもて面)、底面(裏面)、側面または端面の各面に平行な断面となる場合がある。本発明では、この水平断面の大きさに対応して、チップの移動操作前(片寄スペーサ板によるチップの位置決め操作前)である前記第一水平位置におけるキャビティの開口サイズが当該水平断面より大きくなるように上記キャビティ形成部を配置する。
また、このキャビティ形成部によって形成される移動操作前のキャビティの大きさの上限として、当該移動操作前のキャビティの開口サイズは、当該開口内に挿入された状態でチップが水平方向に(キャビティの深さ方向に平行な軸周りに)回転することがない大きさとすることが望ましい。キャビティ内で片寄スペーサ板によってチップを移動するときに、チップが不用意に回転して位置ずれを起すことを防ぐためである。
かかるキャビティ形成部によって形成された開口内にチップを収容した後には、片寄スペーサ板を、キャビティ中心部から上記基準スペーサ板の基準角部に向う方向へ移動させる。これにより、キャビティ内のチップは当該片寄スペーサ板のキャビティ形成部に押されて基準スペーサ板の基準角部に向かって水平に移動し、最終的に基準角部に押し付けられてマスク板(成膜開口)に対して正確に位置決めされる。尚、この片寄スペーサの位置を以下、「第二水平位置」と言う。
マスク基体を構成するスペーサ板は、2枚に限られるものではなく、3枚以上あっても(第一スペーサ板および第二スペーサ板以外のスペーサ板を備えても)構わない。この場合、当該第一スペーサ板および第二スペーサ板以外に備えられるスペーサ板は、当該第一スペーサ板および第二スペーサ板と同様に、基準スペーサ板または片寄スペーサ板(後述する)とされるものであっても良いし、キャビティ形成部は有するが、基準スペーサ板および片寄スペーサ板のいずれともされないもの(例えば、単にキャビティの深さを上記電子部品の成膜状態における高さ寸法に合せるために積層されるスペーサ板など/後述の図2の中間スペーサ15,16のような)であっても良い。尚、基準スペーサ板および片寄スペーサ板のうちのいずれか一方または双方を2枚以上備える場合には、それらの積層順序は特に問わず、基準スペーサ板と片寄スペーサ板とを交互に積層しても良いし、いずれかのスペーサ板が連続して積層されていても良い。
キャビティの内面に備える前記成膜溝は、電子部品の成膜状態における周面に形成すべき外部構造体の長さに対応した深さを有することがある。成膜溝を利用してチップ周面に一定の長さの(当該周面の全長に亘ることなく途中までの長さを有する)外部構造体を形成する場合に、正確な長さ寸法の当該外部構造体を形成するためである。
一方、本発明では、マスク基体の上面および下面にマスク板を備え、成膜溝が、当該マスク基体の上面および下面に配した両マスク板の各成膜開口に連通してマスク基体を貫通する溝としても良い。このようなマスク(成膜溝)構造によれば、チップ周面の全高(垂直方向の全長)に亘る外部構造体(例えば当該収容状態におけるチップの上面の電極と下面の電極とを接続する電極)を形成することが可能となる。
また本発明のマスク装置では、第一スペーサ板および第二スペーサ板が共に、マスク基体の厚さ方向に重ねられる板状のスペーサ本体部と、当該スペーサ本体部を貫通する貫通開口とを備え、かつキャビティ形成部が前記貫通開口の形成領域内に張り出すように配置されることにより、前記貫通開口内にキャビティが形成されるようにする。このような本発明のマスク装置では、第一および第二スペーサ板の貫通開口内にチップを収納するキャビティが形成されることとなる。
さらにこのようなマスク装置では、第一スペーサ板および第二スペーサ板が共に、キャビティ形成部を2以上備え、これら2以上のキャビティ形成部が同一の前記貫通開口の形成領域内に張り出すように配置されることにより、前記貫通開口内に2以上のキャビティが形成されるようにする。
このように1つの貫通開口にキャビティが複数形成されるようにキャビティ形成部を設ければ、同一の貫通開口に属するキャビティに関し、隣接するキャビティ同士を接近させて配置することが可能となるから、1つの貫通開口に1つのキャビティを形成する場合と比べて、マスク装置全体としてキャビティ数を多く配設し、1回に処理できるチップの総数を増やすことが出来る。
また、このように貫通開口内にキャビティ形成部を設けるマスク構造においては、貫通開口の形成領域内に張り出してキャビティ内に収容された電子部品の周面に当接するキャビティ形成部の側面が、第一スペーサ板と第二スペーサ板とについて、略同一の高さ寸法を有し、かつ、略同一の高さ位置に配置されるようにすることが望ましい。
前述したように、第一スペーサ板と第二スペーサ板のうちの一方が基準スペーサ板となり、他方がチップを移動させる片寄スペーサ板となるが、上記のようにこれら両スペーサ板のキャビティ形成部の高さを揃えれば、同一の高さ位置でキャビティ形成部によってチップの周面が挟持されることとなるから、少なくとも基準スペーサ板と片寄スペーサ板を1組(各1枚ずつ)備えれば、キャビティ内におけるチップの移動時(位置決め操作時)に、また移動後の成膜時に、チップがキャビティ内で傾くようなことなく、安定してチップをキャビティ内に移動・保持することが可能となる。
一方、このように片寄スペーサ板によってチップを移動させる場合、特にチップが薄い場合には、チップがスペーサ板の間に潜り込み又は引っ掛かり、あるいは片寄スペーサ板がチップに乗り上げるなどして正確な位置決めが出来ない事態が生じる可能性もある。そこで、本発明のマスク装置ではさらに、マスク板およびスペーサ板を、少なくとも一部に磁石を備えた磁石板、または磁石によって吸引可能な磁性体を少なくとも一部に備えた磁性体板のいずれかにより形成しても良い。これにより、マスク装置を構成する各板を互いに強固に密着させ、全体として一体化して各板の反りやうねりをより確実に防ぎ、チップの潜り込みや位置ずれを防止することが出来る。
マスク板またはスペーサ板を構成する上記磁石板は、各板のそりやうねりをより確実に防ぐ点からは、当該板全体を磁石とする(板全体を磁石により構成する、あるいは板全体を磁化して磁石とする)ことが望ましいが、必ずしもこのような構造に限られず、一部に磁石を備えたものであっても良い。一部に磁石を備えるには、例えば、磁石を埋め込み、又は磁石を取り付け、あるいは当該板の一部を磁化するなどの方法によれば良い。
同様に、マスク板またはスペーサ板を構成する上記磁性体板は、各板のそりやうねりをより確実に防ぐ点からは、当該板全体を磁性体とする(板全体または少なくともその表裏面全体を磁性体により構成する)ことが望ましいが、必ずしもこのような構造に限られず、一部に磁性体を備えたものであっても良い。尚、マスク板またはスペーサ板についてそれらの一部に磁石ないし磁性体を備える場合には、当該マスク板またはスペーサ板内における磁石ないし磁性体の水平方向の位置(平面から見たときの位置)を各マスク板およびスペーサ板について略一致させれば、磁石によって磁性体を引き付け、各板を密着させることが出来る。
さらに、磁性体板と磁石板とが交互に積層されるようにマスク板とスペーサ板とを、磁石板または磁性体板のいずれかにより形成すれば、各板の密着性をより一層高めることが出来る。
また、上記磁石板に備える磁石、または磁石板全体を覆う被膜を備えても良い。このような被膜を設ければ、マスク装置各板の繰り返しの使用によって磁石が欠け、その欠片が製品(電子部品)に混入するような問題を回避することが出来る。
被膜は、例えばニッケル(Ni)又はクロム(Cr)などの磁性体材料からなる金属被膜により構成することが、マスク板とスペーサ板或いは各スペーサ板同士を磁力により密着させる点で好ましいが、必ずしもこれらの磁性体材料に限られるものではなく、他の金属材料あるいは金属以外の材料を使用した被膜とすることも可能である。
上記磁性体は、鉄を主体とする材料、例えばSUS430により構成することが出来る。
一方、上記磁石は、鉄を主体とする材料からなる永久磁石とすることが望ましいが、電磁石とすることも可能である。また、前記永久磁石は、サマリウム、コバルトおよびネオジウムのうちの一種類以上を含むものとしても良く、SUS430からなる板を磁化することにより構成することも出来る。
本発明によれば、電子部品の外表面に設けられる外部構造体について、複数の面に同時に当該構造体を形成して製造工程数を減らすことが出来る。また、当該外部構造体につき、機械的・電気的に良好な接合状態を実現することが出来る。さらに、マスク装置のキャビティ内に電子部品を容易に収容し、確実に位置決めしてより正確な位置・形状の電極を形成することが出来る。
本発明の他の目的、特徴および利点は、以下の本発明の実施の形態の説明により明らかにする。尚、本発明は下記の実施形態に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。また、各図中、同一の符号は、同一又は相当部分を示す。
〔第1実施形態〕
図1は、本発明の第一の実施形態に係るマスク装置を使用して端子電極を形成した電子部品(チップ)を示すものである。この図に示すように第一実施形態に係るマスク装置は、チップ1の天面1aから端面(短手方向の一対の側面)1e,1fおよび底面1bに亘り連続する端子電極2A,2Bをチップ1の両端部にそれぞれ同時に(1回の成膜工程で)スパッタにより形成することを可能とするものである。
図2は本実施形態に係るマスク装置を概念的に示す分解斜視図であり、図3は当該マスク装置に含まれる基準スペーサと片寄スペーサを拡大して示す斜視図、図4Aから図4Cはそれぞれ当該マスク装置のチップ装填時の状態を示す平面図、X‐X断面図およびY‐Y断面図、図5Aから図5Cはそれぞれ当該マスク装置の成膜時の状態を示す平面図、X‐X断面図およびY‐Y断面図、図6A及び図6Bは当該マスク装置の全体構成を説明する概念図である。
これらの図に示すように、第一実施形態に係るマスク装置11は、チップ1を収容しこれを保持するマスク基体12と、このマスク基体12の表裏面にそれぞれ配置するパターンマスク(マスク板)13,13aとを備えている。尚、パターンマスク13,13aの表面(上部パターンマスク13の上面ならびに下部パターンマスク13aの下面)には、これらパターンマスク13,13aを支持する補強板(図示せず)をそれぞれ設ける。
また、これら図2から図5は、本装置(パターンマスク13,13a、マスク基体12等)の一部(チップ2個分の収容部分/キャビティ2つ分)を拡大して概念的に示しているものであって(図8から図12に示す後述の第二実施形態についても同様)、本実施形態の装置11ではマスク基体12には多数のチップ1をそれぞれ1つずつ収納できるように多数(例えば数百から数千)のキャビティ25を形成し、またこれら各キャビティ25に対応してパターンマスク13,13aにも多数の成膜開口10を設けて一度に多数のチップ1に対し成膜処理を行うことが出来るようにしてある。
パターンマスク13,13aには、形成すべき電極2A,2Bの形状に対応した形状の開口10、より具体的には、キャビティ25への収納状態におけるチップ1の上面(端面1e,1f)の電極形成部分2aと、チップ1の周面(天面1aおよび底面1b)の電極部分2b,2cを形成するための成膜溝26に対応した開口(成膜開口)10を設けてあり、この成膜開口10を通じてスパッタにより電極膜2A,2Bを形成する。尚、成膜の方法は、スパッタに限られず、他の気相成膜法(例えば蒸着法やCVD法等)やインクジェット法、ペースト印刷法、転写法等を使用できることは既に述べたとおりである。また、当該成膜開口10を塞ぐことがないように前述の補強板(図示せず)にも開口を設けておく。
マスク基体12は、複数枚(この実施形態では2枚)の基準スペーサ14aと、複数枚(この実施形態では2枚)の片寄スペーサ14bと、複数枚(この実施形態では3枚)の中間スペーサ15,16とからなり、これらのスペーサ14〜16によりチップ1の周囲(両側面1b,1c、底面1bおよび天面1a)を取り囲めるようにしてある。また、各スペーサ14〜16を積層した高さ(マスク基体12の高さ)は、チップ1の長手方向の長さl(図1参照)に一致させてあり、キャビティ25(後述する)内にチップ1を立てた状態で収容し、上面のパターンマスク13を被せると上下両パターンマスク13,13aによって挟持されチップ1が垂直方向について固定される。
基準スペーサ14aと片寄スペーサ14bは、この実施形態では、これら1枚ずつを一組として(以下、このような基準スペーサ14aと片寄スペーサ14bとからなる組を「位置決めスペーサ対」又は単に「スペーサ対」と言う)、2組の位置決めスペーサ対14をマスク基体12の上端部と下端部とにそれぞれ配置し、これら2組のスペーサ対14によってチップ1をパターンマスク13,13aに対して位置決めする。各スペーサ対14を構成する基準スペーサ14aと片寄スペーサ14bとは、上下方向に隣接して積層される。
尚、当該スペーサ対14は、この実施形態では、1枚の基準スペーサ14aと1枚の片寄スペーサ14bとからなるものとしたが、当該スペーサ対14に含まれる基準スペーサ14a及び片寄スペーサ14bの枚数は特に問わず、基準スペーサ14aと片寄スペーサ14bのうちのいずれか一方又は双方が2枚以上であっても良い。また、スペーサ対14を1組とすることも、或いは3組以上設けることも可能である。
基準スペーサ14aは、当該マスク装置11を貫通する位置決めピン31(図6A,図6B参照)によって上記パターンマスク13,13aとの間で水平方向の相対位置が固定されるように設置してある。また、基準スペーサ14aと片寄スペーサ14bには、当該スペーサ14a,14bを貫通する貫通開口20を設けてあり、この貫通開口20の内側にキャビティ25を形成するためのキャビティ形成部21,22を設ける。キャビティ形成部21,22は、互いに直交する2つの内側面を有して略L字状の平面形状を持ち、貫通開口20の一側縁から開口内に水平に張り出している。
一方、上記基準スペーサ14aに隣接して積層される片寄スペーサ14bは、図6A及び図6Bに示すように例えば上記位置決めピン31に長孔32を介して係合させるようにすることにより、上記位置決めピン31をマスク基体12に貫通させ各スペーサ14〜16を積層した状態(パターンマスク13,13aと基準スペーサ14aが水平方向に関し相対的に固定された状態)でも水平方向に移動させることが出来るように設置してある。
この片寄スペーサ14bの移動方向をさらに具体的に述べれば、後述の片寄スペーサ14bのキャビティ形成部22の両内側面によって形成される角部を、基準スペーサ14aの基準角部28へ近づける方向(キャビティ25の対角線方向)である。言い換えれば、基準スペーサ14aのキャビティ形成部21が備える2つの内側面23,24のうちの一方の内側面(第一の内側面)23と、この内側面に対向する片寄スペーサ14bのキャビティ形成部22が備える2つの内側面33,34のうちの一方の内側面(第一の内側面)33とが互いに近づき、かつ、基準スペーサ14aのキャビティ形成部21が備える2つの内側面23,24のうちの他方の内側面(第二の内側面)24と、この内側面24に対向する片寄スペーサ14bのキャビティ形成部22が備える2つの内側面33,34のうちの他方の内側面(第二の内側面)34とが互いに近づく方向へ片寄スペーサ14bは移動可能に設けてある。
また、片寄スペーサ14bも、基準スペーサ14aと同様の貫通開口20を有してこの貫通開口20内にキャビティ25を形成するキャビティ形成部22を備える。ただし、この片寄スペーサ14bのキャビティ形成部22は、貫通開口20の、上記基準スペーサ14aのキャビティ形成部21とは反対側の側縁から貫通開口20内へ水平に張り出し、基準スペーサ14aのキャビティ形成部21と対になって、略方形の水平断面形状を有するキャビティ25を形成できるように逆L字状の平面形状を有する。つまり、貫通開口20の内方へ向けて互いに対向するように張り出す一対のキャビティ形成部21,22(基準スペーサ14aに支持されたキャビティ形成部21と、片寄スペーサ14bに支持されたキャビティ形成部22)によって、チップ1を収容するキャビティ25を貫通開口20内に形成する。
1つの貫通開口20には、この実施形態では、2組の(2対の)キャビティ形成部21,22を設け、2つのキャビティ25を形成している。キャビティ25(キャビティ形成部21,22)の配設数は、この例のほかにも、1つの貫通開口あたり1つ(1組)とすることも出来るし、3組以上のキャビティ形成部21,22を設けて3つ以上のキャビティ25を備えるようにすることも可能である。尚、この場合、キャビティ25の配設数に対応して貫通開口20の大きさを適宜変更すれば良い(後述の第二実施形態についても同様)。
基準スペーサ14aのキャビティ形成部21と、片寄スペーサ14bのキャビティ形成部22とは、同一の厚さ(高さ)寸法を有する。また、上面側に配される基準スペーサ14aのキャビティ形成部21は、その上面は当該基準スペーサ14aの上面と面一となっており、したがって基準スペーサ14aの上面は全体として平坦であるが、貫通開口20内で下方へ突出し、その下面が、基準スペーサ14aの下面に配される片寄スペーサ14bの下面と面一となるよう構成してある。
一方、下面側に配される片寄スペーサ14bのキャビティ形成部22は、その下面は当該片寄スペーサ14bの下面と面一となっているが(したがって片寄スペーサ14bの下面は全体として平坦である)、貫通開口20内で上方へ突出し、その上面が、当該片寄スペーサ14bの上面に配される基準スペーサ14aの上面と面一となるよう構成してある。したがって、当該スペーサ対14に備えられる基準・片寄両スペーサ14a,14bのキャビティ形成部21,22は、同一の高さ位置に配置されることとなり、後述のようにキャビティ25内でチップ1を水平に移動させてキャビティ25内に保持するときに、チップ1の周囲を同一の高さから安定して挟持することが出来る。
尚、当該説明は、マスク基体12の上端側に設けるスペーサ対14(基準スペーサ14aを上側に、片寄スペーサを下側に配置してある)に関するものであり、マスク基体12の下端部側に設ける前記スペーサ対14については、これとは逆に、片寄スペーサ14bを上側に、基準スペーサ14aを下側に配置してあるから、上記説明において両スペーサの関係(キャビティ形成部21,22の上下への突出方向)が逆になる。ただし、上記スペーサ対と全く同一の機能を奏することは明らかである。
基準スペーサ14aのキャビティ形成部21は、上記のようにL字状の平面形状を有し、したがって互いに直交する2つの内側面23,24を有するが、これらの内側面23,24は、パターンマスク13,13a(成膜開口)に対してチップ1を位置決め(水平方向に関して)する基準面(第一基準内面および第二基準内面)となり、これら基準面23,24により形成される角部28は基準角部となるものである。これら基準面23,24および基準角部28とパターンマスク13,13aの成膜開口10との相対位置関係を上記位置決めピン31により固定するようにしておくことで、キャビティ25内でパターンマスク13,13aに対しチップ1を位置決め可能としている。
尚、この基準角部28には、キャビティ形成部21の全高に亘って延在する(上面から下面に至る)円筒状の切欠溝27を形成してある。このような切欠溝27を設ければ、スペーサの作製時に当該基準角部28が丸みを帯びて(なまって)しまったり、あるいはチップ1の位置決め時にチップ1の角が正確に形成されていなかったり混入物(ゴミ)が付着するようなことがあっても、チップ1の角を切欠溝27内に収容して、第一基準内面23と第二基準内面24とにチップ1の周面を確実に押し付けることが可能となるから、パターンマスク13,13aに対してチップ1を正確に位置決めすることが出来る。また、後述の片寄スペーサ14bのキャビティ形成部22についても、同様の理由から、2つの内側面33,34によって形成される角部に同様の切欠溝27を設けている。
さらに、基準スペーサ14aのキャビティ形成部21と、片寄スペーサ14bのキャビティ形成部22とは、片寄スペーサ14bを移動させたチップ1の位置決め状態においても、互いに当接することがないように両キャビティ形成部21,22の間に隙間Sを設けている(図5A参照)。このような隙間Sを設けておけば、例えばキャビティ形成部21,22の形成精度誤差やチップ1の外形にばらつきが生じた場合にも、チップ1の位置決め操作時にキャビティ形成部21,22同士が接触してチップ1の位置決めが妨げられるような事態が生じることを防ぎ、チップ1を基準スペーサ14aの上記基準内面23,24に確実に押し付けてパターンマスク13,13aに対して正確に位置決めすることが出来る。
基準スペーサ14aと片寄スペーサ14bとに備えた一対のキャビティ形成部21,22の内側面23,24,33,34には、互いに対向するように、成膜溝26をそれぞれ設ける。これらの成膜溝26は、成膜開口10を通じてマスク装置内に侵入したスパッタ材料を、キャビティ25内に収容したチップ1の周面(天面1a側及び底面1b側)に回り込ませて各周面1a,1bに端面1e,1fに連続する電極膜2A,2Bを形成するもので、上端(マスク基体下端のスペーサ対については下端/以下同様)が開放されてパターンマスク13(又は13a)の成膜開口10に連通する一方、キャビティ形成部21,22の高さ方向についてキャビティ形成部21,22の中間部まで(当該チップ天面1a及び底面1bの電極部分2b,2cの長さに対応した長さに亘り)延びて下端(マスク基体下端のスペーサ対については上端/以下同様)は閉塞されている(底がある)。
中間スペーサ15,16は、マスク基体上端の位置決めスペーサ対14と、マスク基体下端の位置決めスペーサ対14との間隙を埋め、チップ1の周囲を取り囲むために設けたもので、各中間スペーサ15,16は上記位置決めスペーサ対14(基準スペーサ14a及び片寄スペーサ14b)と共に、チップ1を収容するキャビティ25を形成するための貫通開口30,40を備えている。これら中間スペーサ15,16に設ける貫通開口30,40は、チップ1の装填ならびに位置決め操作を邪魔しない大きさの開口であれば、形状は特に問わない。具体的には、チップ装填時(片寄スペーサ14bの移動操作前)に上記スペーサ対14によって形成されるキャビティ開口より大きく、かつ、平面から見て当該スペーサ対14によるキャビティ開口がその内側に含まれるように配置された開口であれば良く、その形状も問わない。また、これら中間スペーサ15,16の何れか或いは総てに代えて、上記基準スペーサ14aや片寄スペーサ14bをマスク基体12の中間部に設けても良い。
〔チップの装填・位置決め操作〕
マスク装置11内にチップ1を装填するには、下面の補強板(図示せず)とパターンマスク13a、並びにマスク基体12(基準スペーサ14a、片寄スペーサ14b及び中間スペーサ15,16)を積み重ねて組み立てた状態でキャビティ25内にチップ1を入れ、その後、上面のパターンマスク13と補強板(図示せず)とを装着する。このとき、片寄スペーサ14bは、図4Aから図4C並びに図6Aに示すように、キャビティ25が大きく開口した前記第一水平位置にあり、キャビティ25に対してチップ1を容易に挿入することが出来る。
そして、キャビティ25にチップ1を装填した後には、図5Aから図5C並びに図6Bに示すように、片寄スペーサ14bのキャビティ形成部22が基準スペーサ14aのキャビティ形成部21に接近するように前記第二水平位置へと片寄スペーサ14bを水平移動させる(図4A〜4C,図6Aの矢印A参照)。すると、チップ1は片寄スペーサ14bの内側面33,34に押されてキャビティ25内で水平に移動し、基準スペーサ14aの両基準面23,24に当接して基準角部28にちょうど収まる。この位置決め完了状態でチップ1は、基準スペーサ14aのキャビティ形成部21と片寄スペーサ14bのキャビティ形成部22とに挟まれて水平方向の移動が阻止され、パターンマスク13,13aの成膜開口10に対して位置決めされた状態でキャビティ25内に水平方向に関し固定される。
またこの固定状態では、位置決めスペーサ対14(基準スペーサ14aのキャビティ形成部21と片寄スペーサ14bのキャビティ形成部22)が同一の高さ位置からチップ1を挟む形となると共に、チップ1の上下両端部に当該位置決めスペーサ対14をそれぞれ設けているから、傾くことなく安定してチップ1を水平方向に移動させ上下面のパターンマスク13,13aに対して保持することが出来る。
そして、チップ1の位置決めが完了した後には、上面のパターンマスク13と補強板とを被せれば、上下両パターンマスク13,13aの間にチップ1が挟持されて垂直方向に関してもチップ1がキャビティ25内に保持される。
尚、マスク装置11には、マスク装置全体(上下両パターンマスク13,13a、ならびに各スペーサ14〜16からなるマスク基体)を締め付けることが可能な複数本の貫通ボルト(図示せず)を設ける。上記のようにチップ1をキャビティ25内に装填し上面のパターンマスク13および補強板を被せた後に当該貫通ボルトでマスク装置全体を締め付けることで、パターンマスク13,13aと各スペーサ14〜16とを一体化し、パターンマスク13,13aに対してチップ1を確実に保持するためである。
尚、パターンマスク13,13aや各スペーサ14〜16とを固定する手段は、かかる貫通ボルト以外にも他の固定手段によることも可能である。また、上記貫通ボルトは、基準スペーサ14aをパターンマスク13,13aに位置決めする前記位置決めピン31を兼ねるものとすることも可能である。また、上記貫通ボルトならびに位置決めピン31の配設本数や位置は、特に問わない。
パターンマスク13,13aおよび各スペーサ14〜16は、磁石または金属磁性体により形成し、これらが略交互に積層されるようにしても良い。パターンマスク13,13aとスペーサ14との間、ならびに各スペーサ14〜16の間を磁力により密着させるためである。尚、磁力による密着力が強すぎる場合には、パターンマスク13,13a又はスペーサ14〜16に貫通孔を適宜設けることにより、あるいは板全体を磁石ないし磁性体により構成するのではなく、その一部に磁石ないし磁性体板を設けるようにすれば、磁力および磁力による吸着力をコントロールすることが出来る。
パターンマスク13,13aや各スペーサ14〜16を金属磁性体板とするには、これらを例えば鉄(Fe)を主体とした金属板(例えば各種のFe合金やSUS430等)により形成し、これに成膜開口10や貫通開口20、キャビティ形成部21,22をエッチング加工すれば良い(基準スペーサ14a及び片寄スペーサ14bの作製方法については後に述べる)。また、磁石板とするには、当該エッチング加工の後、これら金属磁性体をさらに磁化すれば良い。また、非磁性体板(例えば非磁性のステンレス板等)であっても、これに対して磁性体材料(例えばNi)をめっきすれば上記磁性体板として使用することができ、これを更に磁化すれば磁石板として用いることが出来る。また、これらパターンマスク13,13aや各スペーサ14〜16は、電鋳法や析出法により作製することも可能である。
また、上記パターンマスク13,13a、並びに各スペーサ14〜16を磁石板で構成した場合には、これを被膜により覆うようにしても良い。このような被膜を設ければ、マスク装置11の繰り返しの使用によって当該磁石板が欠け、その欠片がチップ1に付着したり形成する電極内に混入するような事態を防ぐことが出来る。この被膜としては、例えばNiあるいはCr膜を設ければ良い。
さらに、パターンマスク13,13aおよび各スペーサ14〜16の構成材料は、上記のほかにも、例えばCuにNiめっきを施した板や、Ni板、Ni板の表面にSUSを配した板、Ni板の表面に熱硬化性樹脂(例えばフッ素やポリイミド等)の表面層を形成した板など様々な材料を使用することが可能である。
また、本実施形態と同様の構成を有するマスク装置によれば、図7に示すように、チップ1の側面1c,1d(長手方向の一対の側面)側に同様の端子電極3A,3Bを形成することも可能である。すなわち、当該変形例に係る装置では、マスク基体全体の厚さがチップ1の端面1e,1fの幅寸法wに一致するように、基準スペーサ14aと片寄スペーサ14bと、必要に応じて中間スペーサとを積層すると共に、キャビティ25の開口サイズや、パターンマスク13,13aの成膜開口10、成膜溝26の形状・寸法を、チップ側面1c,1dを上下に配置した図7に示したチップ1の姿勢に対応したものとすれば良い。このような装置によれば、チップ1の天面1a、側面1c(又は1d)及び底面1bに亘り連続する電極3A,3Bをチップ1の両側面部に形成することが出来る。
〔第2実施形態〕
図8は、本発明の第二の実施形態に係るマスク装置を使用して端子電極を形成したチップを示すものである。この図に示すように第二実施形態に係るマスク装置は、チップ1の両端面部と両側面部とに、それぞれチップ1の天面1aから端面1e,1f又は側面1c,1d、並びに底面1bに亘り連続する端子電極2A,2B,3A,3Bを同時にスパッタ形成することを可能とするものである。
図9は第二実施形態に係るマスク装置を概念的に示す分解斜視図であり、図10Aから図10Cはそれぞれ当該マスク装置のチップ装填時の状態を示す平面図、X‐X断面図およびY‐Y断面図、図11Aから図11Cはそれぞれ当該マスク装置の成膜時の状態を示す平面図、X‐X断面図およびY‐Y断面図である。
これらの図に示すように、本実施形態に係るマスク装置51も前記第一実施形態の装置と同様に、チップ1を収容しこれを保持するマスク基体12と、このマスク基体12の表裏面にそれぞれ配置するパターンマスク53,53aとを備え、マスク基体12はパターンマスク53,53aに対して相対位置が固定された基準スペーサ14aと、チップ装填時の前記第一水平位置とパターンマスク53,53aに対してチップ1を位置決めした前記第二水平位置との間で水平移動が可能な片寄スペーサ14bとを有する。
ただし、本実施形態のマスク装置51では、チップ1を水平に(天面1aと底面1bとが上下に向くように)保持するから、当該チップ1の収容姿勢(高さ)に合わせてちょうどこれを保持してチップ1の周面(側面1c,1dと端面1e,1f)を取り囲むことが出来るようにマスク基体12を構成するスペーサの配設枚数を前記第一実施形態とは異なるものとしてある。具体的には、1組の位置決めスペーサ対14(1枚の基準スペーサ14aと1枚の片寄スペーサ14b)によりマスク基体12を構成している。
また、基準スペーサ14aと片寄スペーサ14bの各キャビティ形成部21,22に設ける成膜溝56は、形成すべき端子電極数(この例の場合4つ)に対応して、基準スペーサ14aのキャビティ形成部21の各内側面23,24に1つずつと、片寄スペーサ14bのキャビティ形成部22の各内側面33,34に1つずつで、1つのキャビティ25について合計4つ設けてある。
さらに、これらの成膜溝56は、上面のパターンマスク53が備える成膜開口50と、下面のパターンマスク53aが備える成膜開口50の双方に連通するように、キャビティ形成部21,22の上面から下面に掛けて(キャビティ形成部21,22の全高さに亘って)延在する貫通溝とする。マスク基体12の上下両面に配したパターンマスク53,53aの成膜開口50からそれぞれスパッタ材料を成膜溝56内に侵入させ、チップ天面1aの電極部分2b,3bとチップ底面1bの電極部分2c,3cとを繋ぐ端面電極2A,2Bおよび側面電極3A,3Bを形成するためである。
パターンマスク53,53a、基準スペーサ14a及び片寄スペーサ14bは、前記第一実施形態と同様に磁石板と磁性体板が交互に積層されるように、磁石板または磁性体板のいずれかにより形成しても良い。
マスク装置51へのチップ1の装填および位置決め操作は、前記第一実施形態と同様である。図10Aから図10Cに示すように、片寄スペーサ14bが第一水平位置にある状態で、キャビティ25へチップ1を装填して上面のパターンマスク53を被せた後、図11Aから図11Cに示すように片寄スペーサ14bを第二水平位置へスライドさせ、パターンマスク53,53aに対してチップ1を位置決めすれば良い。基準スペーサ14aのキャビティ形成部21が、チップ1の4つの周面(両端面1e,1fおよび両側面1c,1d)のうち、隣接する2つのチップ周面(一方の端面1e又は1fと一方の側面1c又は1d)に当接すると共に、片寄スペーサ14bのキャビティ形成部22が、隣接する他の2つのチップ周面(他方の端面1f又は1eと他方の側面1d又は1c)に当接してキャビティ25内にチップ1が保持される。
図12は第二実施形態の変形例に係るマスク装置を示すものであるが、同図に示すように基準スペーサ14a及び片寄スペーサ14bを薄く構成してこれらを2枚以上設けることも可能である。さらに、パターンマスク53の成膜開口50を変更することにより、図13に示すような、例えば端子電極2A,2B同士を接続する配線4を同時に形成するようなことも行うことが出来る。
さらに図15は、本発明に係る電子部品の一例を示す断面図である。同図に示すようにこの電子部品1は、ベース基板(電子部品本体)1Aの複数の外表面1a,1e(又は1f),1bに亘って連続し、かつ、特に電子部品本体1Aの角部Cにおいて界面を有さない電極201(第一層201aおよび第二層201b)を備えるものである。このような電極201を備える電子部品1は前記実施形態あるいは本発明に基づく同様のマスク装置を使用すれば容易に作製することが出来る。尚、図15に示した電子部品1は、チップ1の天面1a、端面1e,1fおよび底面1b(3つの外表面)に亘る電極201を備えるものであるが、当該界面の無い電極201は、隣接する2つの外表面に設けたものであっても良いし、4つ以上の外表面に亘り形成することも可能である。形成する外表面についても、この例のほかにも様々な面に亘って形成することが出来る。
さらに、図16Aから図16Cは本発明に基づくマスク装置を使用して外表面に電極を形成したチップを例示するものであるが、これらの図に示すように本発明に基づいて作製されたチップの電極(外部構造体)には、成膜溝を利用して成膜が行われるチップ周面の電極部分202aの側縁が、真っ直ぐ垂直に形成されずにテーパ状の側縁を備える場合がある。これは、スペーサ(成膜溝)を作製する場合に、成膜溝の溝幅が高さ方向について一定幅に(成膜溝の内面が垂直に切り立つように)ならず、成膜溝の形状がテーパ状になりやすいことによる。特にスペーサの厚さ寸法が大きい場合、またエッチング法により成膜溝を形成する場合にはこのような傾向が強くなり、したがって当該マスク装置を使用して形成された周面電極202aにも当該成膜溝のテーパ形状に対応したテーパ状の側縁が表れることとなる。尚、図16Aから図16Cにおいて、符号202b,202cはパターンマスクの成膜開口を通じて成膜が行われたチップ上下面の電極部分を示す。
また、このようなテーパ状の側縁は、スペーサの積層枚数やテーパ状の成膜溝の向き(上方に向け拡開しているか或いは下方に向け拡開しているか)等によって様々な形状パターンが表れる。例えば、マスク基体が1組のスペーサ対により構成される前記第二実施形態のように1つの成膜溝が、複数枚のスペーサに形成された成膜溝が垂直方向に繋げられた形態を採るのではなく、単純に1枚のスペーサに形成された(1本の)成膜溝のみによって形成されているような場合には、図16Aに示すように当該電極部分202aの全高さに亘り連続した(直線状の)テーパ縁となる。
また、スペーサの積層枚数やテーパ状の成膜溝の向き等によっては、図16Bから図16Cに示すようにその一部がテーパ状となったり、テーパの開き具合(角度)や方向が異なる複数のテーパ状側縁が上下方向に繋がった形状となるなど、これら図16Aから図16Cに示した例のほかにも様々なパターンのテーパ状側縁が見られることがある。また、周面電極部分がチップ周面の全高に亘らず途中まで延びているような電極(例えば図1の周面電極部分2b,2cのような)についても、成膜溝を通じて成膜が行われるチップ周面の電極部分には、同様の理由から、テーパ状の側縁が見られることがある。
〔スペーサの作製方法〕
本第二実施形態ならびに前記第一実施形態に係るスペーサ(基準スペーサ14a及び片寄スペーサ14b)は、例えば次のようにして作製することが出来る。
図14を参照して、まず、上記スペーサ14a,14bを電鋳する母型を作製するため、レジスト102を塗布したステンレス板101の表面に(同図(a))露光及び現像を行ってレジスト102によりキャビティ形成部21,22のパターンを作成した後(同図(b))、Cuをめっき成長させてステンレス板101の表面にCu膜103を形成する(同図(c))。次に、このCu膜103の上にレジスト104を塗布し露光・現像を行うことにより、貫通開口20のパターンを当該レジスト104でCu膜103の表面に形成する(同図(d))。
そして、これを母型として、スペーサ14a,14bを構成するNi105を析出させ、キャビティ形成部21,22を備えたスペーサ14a,14bを電鋳により形成する(同図(e))。レジスト104を除去し(同図(f))、母型101,103を剥離すれば、キャビティ形成部21(又は22)を備えたスペーサ14a(又は14b)が完成する(同図(g))。
〔マスク装置を用いた電子部品の製造〕
上記第一実施形態ならびに第二実施形態のマスク装置を使用してチップを製造する工程の一例を順に述べれば次のとおりである。
(1) 集合基板の各チップ形成領域に所定の機能素子を形成し、ダイシング(切断)により個々のチップとした後、これらを洗浄・乾燥し、第一又は第二実施形態のマスク装置のキャビティ内に装填し、パターンマスクに対してチップを位置決めする。
(2) マスク装置の上下両面から逆スパッタによって表面をクリーニングした後にスパッタ照射することにより、チップの上下両面側から成膜を行い、端子電極(下地電極)を形成した後、マスク装置からチップを取り出す。
尚、この成膜工程では、両面からスパッタを行うことが、工程数の減少ならびに上下面および周面に掛けて連続した電極膜を形成できる点で好ましいが、一方の面(例えば上面)からスパッタを行った後に他方の面(例えば下面)からスパッタを行うというように2回に分けて成膜処理を行うようにしても良い(例えば片面側からしかスパッタを行うことが出来ない装置を使用する場合等)。尚、この場合にも逆スパッタによって表面をクリーニングした後にスパッタ照射することが望ましい。
また、成膜溝26,56を通じスパッタ材料の回り込みを利用して形成されるチップ周面の電極部分は、パターンマスクの成膜開口10,50に対向配置されているチップ上下面の電極部分と比較して電極厚が薄くなる傾向にある。しかしながら、成膜厚(スパッタ時間・量)をチップ周面の電極部分が必要な厚さとなるように設定しておけば、問題なく電極を同時形成することが出来る。
(3) チップを洗浄し乾燥した後、端子電極の本体部分となる導体膜(例えばCu膜)を上記下地電極からバレルめっきによりめっき成長させて形成する。
(4)当該導体膜の表面に、はんだ濡れ性を向上させるために同じくバレルめっきにより電極表面層(例えばNi膜およびSn膜)を形成する。
(5)最後に、チップ1を洗浄し乾燥することにより当該電子部品を完成する。
本発明ないし上記実施形態による効果を纏めて述べれば、次のとおりである。
(1) 電極形成の工程数を削減することが出来るから、電子部品の生産性を向上させ、製造コストを低減することが出来る。
(2) チップの複数の面に亘る電極を同時成膜による連続的な膜で形成することが出来るから、電極の内部抵抗を小さくして当該電子部品の電気特性を向上させることが出来ると共に、接合部の密着強度を安定させ強化することも可能となる。
(3) チップをキャビティ内に容易に装填しパターンマスクに対して正確に位置決めすることができ、電極の形状・寸法精度を高めることが出来る。
(4) 配線と電極とを同時に形成することも可能となる。尚、前記実施形態では、1つの周面に対して1つの電極を形成しているが、パターンマスクの成膜開口とキャビティ形成部に備える成膜溝の数と形状を変えれば、端子電極の数や形状等を変更できることは明らかであり、例えば1つの周面に2つ以上電極を形成することも、あるいは各周面や天面、底面に異なる形状や数の電極を形成するようなことも可能である。
本発明の第一の実施形態に係るマスク装置を使用して端子電極を形成したチップ(電子部品)を示す斜視図である。 前記第一実施形態に係るマスク装置の一部(貫通開口1つ分の部分/以降の図面において同様)を概念的に示す分解斜視図である。 前記第一実施形態のマスク装置が備える基準スペーサと片寄スペーサを拡大して示す斜視図である。 前記第一実施形態に係るマスク装置(キャビティへのチップ装填時の状態)を概念的に示す平面図である。 図4AのX‐X断面図である。 図4AのY‐Y断面図である。 前記第一実施形態に係るマスク装置(成膜時の状態)を概念的に示す平面図である。 図5AのX‐X断面図である。 図5AのY‐Y断面図である。 前記第一実施形態に係るマスク装置(キャビティへのチップ装填時の状態)を示す平面図である。 前記第一実施形態に係るマスク装置(成膜時の状態)を示す平面図である。 本発明に係るマスク装置を使用して端子電極を形成した別のチップを示す斜視図である。 本発明の第二の実施形態に係るマスク装置を使用して端子電極を形成したチップを示す斜視図である。 前記第二実施形態に係るマスク装置を概念的に示す分解斜視図である。 前記第二実施形態に係るマスク装置(キャビティへのチップ装填時の状態)を概念的に示す平面図である。 図10AのX‐X断面図である。 図10AのY‐Y断面図である。 前記第二実施形態に係るマスク装置(成膜時の状態)を概念的に示す平面図である。 図11AのX‐X断面図である。 図11AのY‐Y断面図である。 前記第二実施形態に係るマスク装置の変形例を示す断面図である。 本発明に係るマスク装置を使用して端子電極を形成したさらに別のチップを示す斜視図である。 (a)から(g)は前記実施形態のマスク装置が備える基準スペーサおよび片寄スペーサの製造方法を概念的に順に示す工程図である。 本発明に係る電子部品の一例を示す断面図である。 本発明に基づくマスク装置を使用して外表面に電極を形成した電子部品の一例を示す斜視図である。 本発明に基づくマスク装置を使用して外表面に電極を形成した電子部品の別の一例を示す斜視図である。 本発明に基づくマスク装置を使用して外表面に電極を形成した電子部品の更に別の一例を示す斜視図である。
符号の説明
1 電子部品(チップ)
1a チップ天面
1b チップ底面
1c,1d チップ側面(長手方向の側面)
1e,1f チップ端面(短手方向の側面)
1A ベース基板(電子部品本体)
2A,2B,3A,3B 端子電極(下地電極)
4 配線
10,50 成膜開口
11,51 マスク装置
12 マスク基体
13,13a,53,53a パターンマスク
14 位置決めスペーサ対
14a 基準スペーサ
14b 片寄スペーサ
20,30,40 貫通開口
21,22 キャビティ形成部
23,24 内側面(基準面)
25 キャビティ
26,56 成膜溝
27 切欠溝
28 基準角部
31 位置決めピン
32 長孔
33,34 内側面
101 ステンレス板
102,104 レジスト
103 Cu膜
105 Ni
201 電極
201a,201b 電極層
202a チップ周面の電極部分
202b,202c チップ上下面の電極部分

Claims (8)

  1. 枚以上のスペーサ板を含むと共に電子部品を収容可能なキャビティを有するマスク基体と、
    このマスク基体の上面および下面のいずれか一方または双方に配置され、前記電子部品の外表面に形成すべき外部構造体の形状に対応した形状の成膜開口を有し、この成膜開口を通じて前記電子部品の外表面に選択的に成膜を行い前記外部構造体を形成することを可能とするマスク板と、
    を備えるマスク装置であって、
    前記キャビティは、
    内部に収容した前記電子部品の周囲を取り囲むことが出来るよう前記電子部品の成膜状態における高さ寸法と略同一の深さ寸法を有するとともに、
    その内面に前記成膜開口に連通する成膜溝を備え、これにより前記電子部品の成膜状態における上面および下面のいずれか一方または双方と同時に当該電子部品の成膜状態における周面にも前記外部構造体を形成可能とし
    前記マスク基体は、前記2枚以上のスペーサ板として、前記キャビティを形成するキャビティ形成部を有しかつ当該マスク基体の厚さ方向に積層される、第一スペーサ板および第二スペーサ板を少なくとも含み、
    これら2枚以上のスペーサ板のキャビティ形成部によって前記キャビティが形成されるとともに、これらキャビティ形成部の1つ以上が前記成膜溝を備え、
    前記第一スペーサ板および第二スペーサ板のうちのいずれか一方は、前記電子部品をキャビティ内で水平方向について位置決めするときに基準となりかつ互いに交叉して基準角部を形成する第一基準内面と第二基準内面とを前記キャビティ形成部が有し、かつ、前記マスク板との間で相対位置が固定された基準スペーサ板とされ、
    前記第一スペーサ板および第二スペーサ板のうちの他方は、水平方向に摺動可能に配置されて前記キャビティ内に収容した電子部品をキャビティ形成部で押し進めることによりキャビティ内で水平に移動させる片寄スペーサ板とされ、
    当該片寄スペーサ板を、キャビティ中心部から前記基準角部に向う方向へ移動させることにより、前記電子部品を前記第一基準内面と第二基準内面とによって形成された前記基準角部に押し付け、当該電子部品を前記マスク板に対して位置決め可能とし、
    前記第一スペーサ板および前記第二スペーサ板は共に、
    前記マスク基体の厚さ方向に重ねられる板状のスペーサ本体部と、
    当該スペーサ本体部を貫通する貫通開口と、
    を備え、かつ
    前記キャビティ形成部が前記貫通開口の形成領域内に張り出すように配置されることにより、前記貫通開口内に前記キャビティが形成され、さらに
    前記第一スペーサ板および前記第二スペーサ板は共に、
    前記キャビティ形成部を2以上備え、
    これら2以上のキャビティ形成部が同一の前記貫通開口の形成領域内に張り出すように配置されることにより、前記貫通開口内に2以上の前記キャビティが形成されている
    ことを特徴とするマスク装置。
  2. 前記キャビティ形成部の基準角部に、当該キャビティ形成部の全高に亘って延在する切欠溝を備えた
    請求項1に記載のマスク装置。
  3. 前記成膜溝は、前記電子部品の成膜状態における周面に形成すべき外部構造体の長さに対応した深さを有する
    請求項1または2に記載のマスク装置。
  4. 前記マスク基体の上面および下面に前記マスク板を備え、
    前記成膜溝は、当該マスク基体の上面および下面に配した両マスク板の各成膜開口に連通して前記マスク基体を貫通する溝である
    請求項1または2に記載のマスク装置。
  5. 前記貫通開口の形成領域内に張り出してキャビティ内に収容された電子部品の周面に当接する前記キャビティ形成部の側面が、前記第一スペーサ板と前記第二スペーサ板とについて、略同一の高さ寸法を有し、かつ、略同一の高さ位置に配置される
    請求項1から4のいずれか一項に記載のマスク装置。
  6. 前記マスク板および前記スペーサ板を、少なくとも一部に磁石を備えた磁石板、または磁石によって吸引可能な磁性体を少なくとも一部に備えた磁性体板のいずれかにより形成した
    請求項1からのいずれか一項に記載のマスク装置。
  7. 磁性体板と磁石板とが交互に積層されるように前記マスク板および前記スペーサ板を、磁石板または磁性体板のいずれかにより形成した
    請求項1からのいずれか一項に記載のマスク装置。
  8. 前記磁石を覆う被膜をさらに備えた
    請求項またはに記載のマスク装置。
JP2006293245A 2006-10-27 2006-10-27 マスク装置 Expired - Fee Related JP4349531B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006293245A JP4349531B2 (ja) 2006-10-27 2006-10-27 マスク装置
US11/925,249 US8048228B2 (en) 2006-10-27 2007-10-26 Masking apparatus and method of fabricating electronic component
CN200710167599.8A CN101182625A (zh) 2006-10-27 2007-10-29 掩模装置及电子器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293245A JP4349531B2 (ja) 2006-10-27 2006-10-27 マスク装置

Publications (2)

Publication Number Publication Date
JP2008112761A JP2008112761A (ja) 2008-05-15
JP4349531B2 true JP4349531B2 (ja) 2009-10-21

Family

ID=39360052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293245A Expired - Fee Related JP4349531B2 (ja) 2006-10-27 2006-10-27 マスク装置

Country Status (3)

Country Link
US (1) US8048228B2 (ja)
JP (1) JP4349531B2 (ja)
CN (1) CN101182625A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9001527B2 (en) * 2008-02-18 2015-04-07 Cyntec Co., Ltd. Electronic package structure
KR20130028165A (ko) * 2011-06-21 2013-03-19 삼성디스플레이 주식회사 마스크 유닛
KR20150106426A (ko) * 2013-01-08 2015-09-21 에이치제트오 인코포레이티드 전자 구성 요소에 대한 보호 코팅의 선택적 도포
KR101557942B1 (ko) * 2014-01-08 2015-10-12 주식회사 루멘스 발광 소자 패키지 및 발광 소자 패키지의 제조 방법
TWI580806B (zh) * 2015-05-29 2017-05-01 Production method of wafer - type thin film resistors
KR102494324B1 (ko) * 2016-07-27 2023-02-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN106591777B (zh) * 2017-01-05 2019-11-08 利亚德光电股份有限公司 Led显示屏的镀膜治具及镀膜方法
JP6875480B2 (ja) * 2019-09-27 2021-05-26 マクセルホールディングス株式会社 蒸着マスク及びその製造方法
US11715662B2 (en) * 2020-12-11 2023-08-01 Applied Materials, Inc. Actively clamped carrier assembly for processing tools
CN116162893A (zh) * 2023-02-17 2023-05-26 京东方科技集团股份有限公司 一种掩模板及蒸镀装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0674498B2 (ja) 1990-05-08 1994-09-21 光村印刷株式会社 マスキング装置
JP2891052B2 (ja) 1993-08-25 1999-05-17 株式会社村田製作所 電子部品の製造方法
JPH08124813A (ja) 1994-10-26 1996-05-17 Taiyo Yuden Co Ltd 端子電極用導電性ペーストの塗布方法
JPH09125244A (ja) * 1995-11-07 1997-05-13 Taiyo Yuden Co Ltd 成膜用治具及び成膜方法
JP3271507B2 (ja) * 1996-01-23 2002-04-02 株式会社村田製作所 電子部品の電極形成方法およびそれに用いられるマスキング装置
JP3613091B2 (ja) 1999-09-20 2005-01-26 株式会社村田製作所 電子部品の薄膜形成用治具
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6540839B1 (en) * 2000-03-31 2003-04-01 Seagate Technology Llc Apparatus and method to passivate magnets and magnetic materials

Also Published As

Publication number Publication date
US20080107873A1 (en) 2008-05-08
JP2008112761A (ja) 2008-05-15
CN101182625A (zh) 2008-05-21
US8048228B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP4349531B2 (ja) マスク装置
JP4600688B2 (ja) 電子部品の製造方法および電子部品
US7935891B2 (en) Wiring board manufacturing method
US10515754B2 (en) Coil component and method of manufacturing same
CN108288534B (zh) 电感部件
CN108695038B (zh) 电子部件
WO2010056479A2 (en) Flexible and stackable semiconductor die packages, systems using the same, and methods of making the same
US20080232075A1 (en) Electronic Component and Manufacturing the Same
US10181378B2 (en) Magnetic core inductor chip and method of making the same
US20020140135A1 (en) Multilayered ceramic substrate production method
US6085414A (en) Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom
WO2017090460A1 (ja) 基板装置、および基板装置の製造方法
CN112447391B (zh) 层叠线圈部件的制造方法以及层叠线圈部件
KR100671748B1 (ko) 스티프너를 이용한 박형 인쇄회로기판 및 그 제조방법
JP5426567B2 (ja) プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル
US11705276B2 (en) Method for manufacturing electronic-component
JP4407837B2 (ja) マスク装置および電子部品の製造方法
US20220344861A1 (en) Board-to-board (b2b) connector for improved performance and strength and method of making same
CN109950017B (zh) 电子部件以及电子部件的制造方法
JP4484543B2 (ja) 多数個取り配線基板
US20060205243A1 (en) Pitch converting connector and method of manufacture thereof
JP7438656B2 (ja) 集合基板
KR100993257B1 (ko) 콘덴서 내장형 기판 및 그의 제조 방법
JP2000195741A (ja) 積層セラミックコンデンサ
JP2006128299A (ja) 多数個取り配線基板および電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4349531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees