TWI406612B - Passive components of the system of law - Google Patents
Passive components of the system of law Download PDFInfo
- Publication number
- TWI406612B TWI406612B TW100105581A TW100105581A TWI406612B TW I406612 B TWI406612 B TW I406612B TW 100105581 A TW100105581 A TW 100105581A TW 100105581 A TW100105581 A TW 100105581A TW I406612 B TWI406612 B TW I406612B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- layer
- passive component
- conductive layer
- manufacturing
- Prior art date
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
本發明係有關於一種被動元件之製法,尤指一種被動元件之側面可導通上下表面之電極之製法。
目前平面式被動元件具有雙面電極與單面電極,雙面電極需製作側面導電層,以令上下表面之電極得以導通。請參閱第1A至1E圖,係為習知被動元件之側面導通之製法。
如第1A、1A’、1A”圖所示,堆疊複數條狀之基板1,各該基板1係由複數預製被動元件所構成,且單一基板1之上表面10a具有複數作動結構10,該作動結構10係由位於相對兩側之電極100與連接該相對兩側電極100之電阻層101所組成,該基板1之下表面10b僅具有電極100’,而無電阻層,如第1A”圖所示。請參閱第1B圖,架設金屬柵欄11於各該基板1之側面10c上,以外露各該基板1之部份側面10c;如第1C圖所示,形成金屬材12於該柵欄11之縫隙中,以令該金屬材12電性連接上、下表面10a、10b之電極100、100’;如第1D圖所示,移除該柵欄11;如第1E圖所示,將各該基板1進行切單製程,以形成具有例如四個作動結構10之被動元件1’。
然,習知被動元件1’之側面10c導通之方式需使用金屬柵欄11,使該柵欄11之縫隙需配合該被動元件1’之厚度,若該被動元件1’之尺寸縮小或放大,則需製作不同縫隙之金屬柵欄11,使得金屬材質之使用量提高,因而提高材料成本。
再者,隨著科技之進步,電子產品均朝向微小化作設計,而該金屬柵欄11之縫隙僅能縮小至一定尺寸,難以藉由模具製作出所需之細間距之導通路徑。
又,該金屬柵欄11之縫隙為陣列,無法滿足圖案化之需求,使該被動元件1’之側面10c導通路徑無法依需求作改變,因而限制該些電極100、100’之佈設位置。
因此,如何克服習知技術中之種種問題,實為業界急迫之需求。
鑑於上述習知技術之缺失,本發明係提供一種被動元件之製法,係包括:提供用於製作被動元件之基板,該基板具有上表面、下表面及相對之兩側面,且該基板之上表面具有至少一作動結構,該作動結構係由作動層及連接該作動層兩端之之第一電極所組成,而該基板之下表面具有複數第二電極;形成導電層於該基板之側面;形成阻層於該基板之側面之部分導電層上;移除外露出該阻層之導電層,俾維持該阻層覆蓋之導電層電性連接該基板之上、下表面之第一及第二電極;以及移除該阻層。
前述之製法中,該基板具有複數個作動結構,且該些作動結構係間隔排列,而各該第一及第二電極係形成於該基板之上、下表面邊緣。舉例而言,該作動層係為製備電阻、電感、或電容之材質,且基板上劃分或定義出複數個彼此間隔之被動元件,以供後續製程使用。通常,係選擇條狀基板,定義出複數個彼此間隔之被動元件後,基板的部份側面即為被動元件之側面。
又,前述之製法中,該阻層係為光阻層,且該阻層係覆蓋對應各該第一及第二電極之間的基板側面。
此外,前述之製法復包括於移除該阻層之後,進行切單製程,以形成具有至少一作動結構之被動元件。
前述之製法中,係以蝕刻方式移除外露出該阻層之導電層;該導電層係以濺鍍方式形成。
另外,前述之製法復包括於形成該阻層之前,堆疊複數個該基板。
由上可知,本發明之被動元件之製法,係藉由阻層形成圖案化之開口,使該開口可配合被動元件之尺寸縮小或放大,無需使用不同種類之阻層材料,有效達到降低材料成本之目的。
再者,因該阻層可形成所需之細間距之開口,故可依需求製作出所需之細間距之導通路徑。
又,藉由該圖案化之開口,可使該被動元件之側面導通路徑可依需求作改變,使該第一及第二電極之佈設位置不受限制。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。再者,以下配合第2A至2D圖與第2A’及2D’圖說明之實施形態中,所謂「上」、「下」、「左」、「右」、「前」、「後」僅係變於說明本發明之技術特徵的相對參考方向,並非用以限制本發明之實施形態與權利範圍,合先敘明。
請參閱第2A至2E圖與第2A’及2E’圖,係為本發明之被動元件2之製法。
如第2A及2A’圖所示,提供用於製作被動元件之基板3,且上下堆疊複數個基板3,各該基板3係由複數個尚未切單且彼此間隔排列之被動元件所構成之條狀件。
再者,該基板3具有上表面20a、下表面20b及相對之兩側面20c,於本實施例中,係以左、右面為說明;又,該基板3之上表面20a具有複數間隔排列之作動結構20,該作動結構20係由作動層201及連接該作動層201左、右兩端之第一電極200所組成,該第一電極200係位於該基板3左、右兩側邊緣,而該基板3之下表面20b僅具有複數第二電極200’,而無作動層。另外,後續製出之被動元件係可成為電阻、電感、或電容,其可依該作動層201之材質而定,而於此係以電阻材質為例。
如第2B圖所示,以如濺鍍之方式形成導電層22於該基板3之左、右兩側面20c之全部表面上。其中,形成該導電層22之材質係為鎳(Ni)、銅(Cu)、鉻(Cr)、或鋁(Al)等業界常用之材質,並無特別限制。再者,於其他實施態樣中,該導電層22可為銀膠。
如第2C圖所示,形成阻層21於該基板3之左、右兩側面20c之導電層22上,再形成複數開口210於該阻層21上,以外露出該基板3之部分側面20c之導電層22;於本實施例中,該阻層21係覆蓋對應各該第一電極200及第二電極200’之間的基板3側面20c上之導電層22,亦即該開口210不外露對應各該第一電極200之基板3側面20c上之導電層22。同樣地,亦可視需要以阻層21保護基板3上表面20a、下表面20b之作動結構20。
再者,該阻層21係為光阻層且可以印刷形成之,並藉由曝光或烘烤之方式使該阻層21固化鍵結,以形成該些開口210於該光阻層上。
如第2D圖所示,以蝕刻的方式移除外露出該阻層21之導電層22,使該阻層21所覆蓋之導電層22電性連接該基板3之上、下表面20a、20b之第一電極200及第二電極200’。
如第2E及2E’圖所示,移除該阻層21。接著,沿預定切割線L(如第2D圖所示)進行切單製程,以形成左、右兩側面20c上具有導電層22之被動元件2,且每一被動元件2具有至少一作動結構20,例如圖中之四個被動元件2,並藉由該導電層22電性導通每一被動元件2之上、下表面20a、20b之第一電極200與第二電極200’。
綜上所述,本發明之被動元件2之製法,係藉由阻層21形成開口210,使該開口210可配合被動元件2之尺寸縮小或放大,相較於習知技術之需製作不同縫隙之金屬柵欄,本發明之製法無需使用不同種類之阻層21材料,有效降低材料成本。
再者,本發明藉由阻層21,可形成所需之細間距之開口210,以依需求製作出所需之細間距之導通路徑。
又,使該被動元件2之側面20c導通路徑可依需求作改變,相較於習知技術之金屬柵欄之陣列縫隙,本發明之第一電極200與第二電極200’可依需求作佈設,其位置將不受限制。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
1、3...基板
1’、2...被動元件
10a、20a...上表面
10b、20b...下表面
10c、20c...側面
10,20...作動結構
100、100’...電極
101...電阻層
11...柵欄
12...金屬材
200...第一電極
200’...第二電極
201...作動層
21...阻層
210...開口
22...導電層
L...預定切割線
第1A至1E圖係為習知堆疊基板之製法之側視示意圖,其中,第1A’圖係為習知單一基板之上視示意圖,第1A”圖係為習知單一基板之立體示意圖,以及第1E圖係為習知被動元件之立體示意圖;
第2A至2E圖係為本發明之被動元件之側視示意圖,其中,第2A’圖係為單一基板之立體示意圖;以及
第2E’圖係為本發明之被動元件之立體示意圖。
3...基板
21...阻層
210...開口
20c...側面
Claims (12)
- 一種被動元件之製法,係包括:提供用於製作被動元件之基板,該基板具有上表面、下表面及相對之兩側面,且該基板之上表面具有至少一作動結構,該作動結構係由作動層及連接該作動層兩端之第一電極所組成,而該基板之下表面具有複數第二電極;形成導電層於該基板之側面;形成阻層於該基板之側面之部分導電層上;移除外露出該阻層之導電層,並維持該阻層覆蓋之導電層電性連接該基板之上、下表面之第一及第二電極;以及移除該阻層。
- 如申請專利範圍第1項所述之被動元件之製法,其中,該基板之上表面具有複數個作動結構,且該些作動結構係間隔排列。
- 如申請專利範圍第1或2項所述之被動元件之製法,其中,該阻層係覆蓋對應各該第一電極與第二電極之間的基板側面。
- 如申請專利範圍第2項所述之被動元件之製法,復包括於移除該阻層之後,進行切單製程,以形成具有複數作動結構之被動元件。
- 如申請專利範圍第1項所述之被動元件之製法,復包括於移除該阻層之後,進行切單製程,以形成被動元件, 且該被動元件具有至少一作動結構。
- 如申請專利範圍第5項所述之被動元件之製法,其中,各該第一與第二電極係形成於每一被動元件之上、下表面邊緣。
- 如申請專利範圍第1項所述之被動元件之製法,其中,該被動元件係為電阻、電感、或電容。
- 如申請專利範圍第1項所述之被動元件之製法,其中,該阻層具有開口,以外露出該基板之側面之部分導電層。
- 如申請專利範圍第1項所述之被動元件之製法,其中,該阻層係為光阻層。
- 如申請專利範圍第1項所述之被動元件之製法,其中,係以濺鍍方式形成該導電層。
- 如申請專利範圍第1項所述之被動元件之製法,其中,係以蝕刻方式移除外露出該阻層之導電層。
- 如申請專利範圍第1項所述之被動元件之製法,復包括於形成該阻層之前,堆疊複數個該基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100105581A TWI406612B (zh) | 2011-02-21 | 2011-02-21 | Passive components of the system of law |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100105581A TWI406612B (zh) | 2011-02-21 | 2011-02-21 | Passive components of the system of law |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201236525A TW201236525A (en) | 2012-09-01 |
TWI406612B true TWI406612B (zh) | 2013-08-21 |
Family
ID=47222848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100105581A TWI406612B (zh) | 2011-02-21 | 2011-02-21 | Passive components of the system of law |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI406612B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI242817B (en) * | 2004-11-15 | 2005-11-01 | Ta I Technology Co Ltd | Manufacturing method of multi-circuit component chip having trench electrode and finish product thereof |
TWI265532B (en) * | 2005-01-03 | 2006-11-01 | Yageo Corp | Method for making a passive device |
-
2011
- 2011-02-21 TW TW100105581A patent/TWI406612B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI242817B (en) * | 2004-11-15 | 2005-11-01 | Ta I Technology Co Ltd | Manufacturing method of multi-circuit component chip having trench electrode and finish product thereof |
TWI265532B (en) * | 2005-01-03 | 2006-11-01 | Yageo Corp | Method for making a passive device |
Also Published As
Publication number | Publication date |
---|---|
TW201236525A (en) | 2012-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10957478B2 (en) | Electronic component | |
TWI282261B (en) | Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board | |
JP2010165780A (ja) | 薄膜抵抗素子の製造方法 | |
WO2006011291A1 (ja) | 電子部品の製造方法および親基板および電子部品 | |
US10886063B2 (en) | Electronic-component manufacturing method | |
TW201306061A (zh) | 具有軟性材料層之微電阻元件及其製造方法 | |
JP2005109097A (ja) | インダクタ及びその製造方法 | |
US20160379749A1 (en) | Magnetic Core Inductor Chip and Method of Making the Same | |
CN113728732A (zh) | 从两侧铣削具有两个导电层的柔性箔 | |
TWI406612B (zh) | Passive components of the system of law | |
TWI580806B (zh) | Production method of wafer - type thin film resistors | |
JP5426567B2 (ja) | プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル | |
JP6084091B2 (ja) | チップ抵抗器の製造方法 | |
JP4542608B2 (ja) | 電流検出用抵抗器の製造方法 | |
TW201236058A (en) | Manufacturing method for passive devices | |
US20180019296A1 (en) | Passive Chip Device and Method of Making the Same | |
JP2014086714A (ja) | 配線基板及びその製造方法 | |
JPH01189102A (ja) | 回路部品の電極製造方法 | |
TWI406616B (zh) | Passive components and their methods | |
JP6053467B2 (ja) | 圧電素子の製造方法 | |
TWI437582B (zh) | 晶片電阻器之製造方法 | |
JP7211930B2 (ja) | 配線回路基板の製造方法 | |
JP7270386B2 (ja) | チップ状金属抵抗器及びその製造方法 | |
CN111149177B (zh) | 电感器及其制造方法 | |
JP7438656B2 (ja) | 集合基板 |