TWI579903B - 半導體摻雜方法 - Google Patents

半導體摻雜方法 Download PDF

Info

Publication number
TWI579903B
TWI579903B TW102101541A TW102101541A TWI579903B TW I579903 B TWI579903 B TW I579903B TW 102101541 A TW102101541 A TW 102101541A TW 102101541 A TW102101541 A TW 102101541A TW I579903 B TWI579903 B TW I579903B
Authority
TW
Taiwan
Prior art keywords
organic molecule
semiconductor
semiconductor structure
organic
functional group
Prior art date
Application number
TW102101541A
Other languages
English (en)
Other versions
TW201428827A (zh
Inventor
許舒涵
羅廣禮
朱俊霖
羅智鴻
Original Assignee
財團法人國家實驗研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人國家實驗研究院 filed Critical 財團法人國家實驗研究院
Priority to TW102101541A priority Critical patent/TWI579903B/zh
Publication of TW201428827A publication Critical patent/TW201428827A/zh
Application granted granted Critical
Publication of TWI579903B publication Critical patent/TWI579903B/zh

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

半導體摻雜方法
本發明是有關於一種半導體摻雜方法,且特別是有關於一種應用有機分子的半導體摻雜方法。
現今半導體製程正逐步邁入22奈米節點甚至以下,對於各種平面或立體元件主動作用區之超淺接面摻雜製程之要求亦逐漸提高,例如:控制摻雜區域之深度、摻雜物之濃度、摻雜物之活化等。傳統的離子布植法以降低植入能量的方式用以控制摻雜區域之接面深度或濃度已無法滿足製程之要求,且傳統的離子布植法在布植摻雜物之過程中會破壞元件主動作用區之半導體晶格結構進而產生缺陷區域,雖然經過後續的高溫退火製程可修補大部分之缺陷區域,然而此退火過程會同時使摻質擴散,使摻雜區域變大,且少部份剩餘之缺陷區域在縮小尺寸之元件主動作用區中仍會造成漏電流進而嚴重影響元件之電性表現。
目前,已有使用包含摻雜物之單一化合物分子層來對元件主動作用區進行摻雜(monolayer molecular doping)之方法,此種摻雜方法雖可避免破壞半導體結構,但是,其仍然無法有效控制摻雜區域之深度、摻雜物之濃度。因此,如何解決上述種種缺失,使摻雜方法達到22奈米節點以下之半導體製程要求,即是發展本發明之目的。
本發明的目的就是在提供一種半導體摻雜方法,其方法包含下列步驟。首先,提供基底,基底包含半導體結構。接著,在半導體結構上形成包含有複數個摻質之複數個有機分子,有機分子中至少包含第一有機分子及第二有機分子,其中第一有機分子結合於半導體結構上,第二有機分子結合於該第一有機分子上。以及,對有機分子進行加熱製程,使摻 質擴散進入半導體結構中而形成摻雜區域。
本發明的再一目的就是在提供一種半導體摻雜結構,其包含一基底、一半導體結構以及一摻雜區域。半導體結構,配置於基底上。摻雜區域,配置於半導體結構中,其中掺雜區域之底部與頂部間之一垂直距離不大於10奈米。
在本發明之一實施例中,形成上述有機分子之方法包含溶液沉積法、氣體沉積法或旋轉塗佈法。
在本發明之一實施例中,上述第一有機分子包含至少一第一官能基(functional group)及至少一之上述摻質,上述第一有機分子之上述第一官能基結合於上述半導體結構表面上。
在本發明之一實施例中,上述第一官能基結合於上述半導體結構表面上之結合方式包含共價鍵或非共價鍵間之交互作用力之結合。
在本發明之一實施例中,上述第一有機分子包含有至少一第二官能基,上述第二有機分子包含至少一第三官能基及至少一之上述摻質,上述第三官能基結合於上述第二官能基上。
在本發明之一實施例中,上述第三官能基結合於上述第二官能基上之結合方式包含共價鍵結合或非共價鍵間之交互作用力之結合。
在本發明之一實施例中,形成上述有機分子之材料包含聚陽離子(polycation)、聚陰離子(polyantion)或聚陽離子及聚陰離子之組合。
在本發明之一實施例中,上述聚陽離子包含聚乙烯亞胺鹽(polyethyleneimin,簡稱:PEI)、聚右旋賴胺酸(polyL-lysine簡稱PLL)、聚二烯丙基二甲基氯化銨(poly(diallyldimethylammonium),簡稱:PDDA)或聚丙烯胺鹽酸鹽(poly(allylamine hydrochloride),簡稱:PAH)。
在本發明之一實施例中,上述聚陰離子包含聚苯乙烯磺酸鹽(polystyrene sulfonate,簡稱:PSS)、聚丙烯酸(polyacrylic acid,簡稱:PAA)或聚乙烯硫酸鹽(poly(vinyl sulfate),簡稱:PVS)。
在本發明之一實施例中,上述摻雜區域之底部與頂部間之一垂直距離不大於10奈米。
在本發明之一實施例中,其方法更包含下列步驟:首先,於 上述半導體結構上移除覆蓋層而露出上述半導體結構中立體結構表面之半導體材料本身。接著,上述第一有機分子結合於上述立體結構表面上,上述第二有機分子結合於上述第一有機分子上。以及,使上述摻質擴散進入上述立體結構中而形成上述摻雜區域。
在本發明之一實施例中,其方法更包含下列步驟:首先,於上述半導體結構上形成上述有機分子前,使上述半導體結構表面形成氫基(-H)或氫氧基(-OH,例如是原生氧化層)。以及,使上述第一有機分子與上述氫基(-H)或上述氫氧基(-OH)反應而使上述第一有機分子結合於上述半導體結構上。
在本發明之一實施例中,其方法更包含下列步驟:首先,於上述半導體結構上形成上述有機分子後,於上述有機分子上形成保護層。 以及,於上述保護層上進行上述加熱製程,使上述摻質擴散進入上述半導體結構中而形成上述摻雜區域後,去除上述保護層。
在本發明之一實施例中,形成上述保護層之材料包含氧化物層或氮化物層。
本發明之半導體摻雜方法因採用在半導體結構上形成多層結構的有機分子,僅以一道加熱製程,即可在半導體結構中形成淺接面之摻雜區域,因此可達到降低製程成本、提高半導體元件電性表現等功效。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
11、21‧‧‧第一有機分子
12、22‧‧‧第二有機分子
13‧‧‧摻質
100、200‧‧‧基底本體
110、210‧‧‧半導體結構
110a、210a‧‧‧摻雜區域
211‧‧‧平面結構
212‧‧‧立體結構
220‧‧‧覆蓋層
230‧‧‧保護層
d1‧‧‧摻雜區域底部與頂部間之垂直距離
圖1A至圖1E為本發明之半導體掺雜方法,一較佳實施例部份步驟示意圖。
圖2A至圖2E為本發明之半導體掺雜方法,另一較佳實施例部份步驟示意圖。
圖1A至圖1E為本發明之半導體掺雜方法,其中一較佳實施例部份步驟示意圖。
請參見圖1A所示剖面圖,首先,提供一基底,基底包含基 底本體100及半導體結構110。半導體結構110的材料可為矽、鍺或其他化合物半導體,其表面可為{100}、{110}、{111}晶面(lattice plane),本發明對此不做限定。在本實例中,係選用矽基底,矽結構110表面上通常覆蓋一層自發性原生氧化層(圖未示),此為親水性的矽-氫氧鍵(Si-OH),可選擇利用親水性的矽-氫氧鍵(Si-OH),或選擇去除矽結構110表面自發性氧化層曝露出矽結構表面後形成疏水性的矽-氫鍵(Si-H),使矽結構表面上的氫鍵(-H)或氫氧鍵(-OH)與多種有機分子其中所包含的官能基產生反應。
請參見圖1B,於矽結構110上以溶液沉積法或氣體沉積法形成有機磷酸酯衍生物(Phosphate esters derivatives化學通式為P(=O)(OR)3)的第一有機分子11,第一有機分子11一端結合矽結構110上。詳細來說,第一有機分子11其中磷(P)上三個單鍵的氧(O)分別與烷基及兩個羧基(-COOH)結合,烷基的一端包含有第一官能基,例如是:羰基(-OH)或鹵素(-X),第一官能基(圖未示)可與矽結構表面上的氫(-H)反應而使第一有機分子11結合於矽結構110上。再請參見圖1C,於矽結構110上同樣以溶液沉積法或氣體沉積法形成另一有機磷酸酯衍生物的第二有機分子12,第二有機分子12其中烷基的一端具有胺基(-NH2)可與第一有機分子11中兩個羧基的羥基(-OH)反應而使第二有機分子12結合於第一有機分子11上。值得一提的是,結合於第一有機分子11上的第二有機分子12中兩個羧基的羥基(-OH)可再與其他的第二有機分子12的胺基(-NH2)再進行反應,因此,可在矽結構110上形成多層結構的有機分子,而有機分子中包含了複數個摻質元素。本發明之摻雜方法,因為可在半導體結構上形成多層結構的有機分子,不同的有機分子可包含不同的摻質元素,例如本實施例中所選用的有機磷酸酯衍生物,其包含了施體型(N-type)的磷(P),在其他實施例中,可選用同樣是施體型的砷(As)、銻(Sb)、或是受體型(P-type)的硼(B)、鋁(Al)或鎵(Ga)等,所以利用多層結構的有機分子即可以控制摻雜半導體的摻雜濃度或形式。
請參見圖1D,對圖1C中的多層結構的有機分子進行一加熱製程,因為加熱製程所提供的能量,部份摻質13脫離有機分子而附著於矽結構110上,在本實施例中,摻質13為磷離子(P)結合矽結構110上。再請參見圖1E,加熱製程所提供的能量使磷元素擴散進入矽結構110中而形成 摻雜區域110a。詳細來說,多數的有機分子在高溫下,因有機分子中各組成元素的電子吸收熱能產生振動,其組成元素間的鍵結因各元素的電子振動而受到破壞,摻質脫離有機分子的分子結構後,進一步吸收能量而進入半導體的晶格結構中,在本發明中,不需破壞半導體晶格結構,因此不會在半導體結構中產生缺陷區域,並可藉由摻質層數的多寡配合調整加熱活化製程的溫度與時間,即可調變摻雜濃度及控制摻質進入半導體結構之深度,並同時達到活化的效果。進行加熱活化製程之方法可選用爐管退火法、快速熱退火法、雷射退火法或微波退火法,在本實施例中,形成掺雜區域110a之底部與頂部間之垂直距離不大於10奈米。
圖2A至圖2E為本發明之半導體掺雜方法,其中另一較佳實施例部份步驟示意圖。
請參見圖2A所示剖面圖,基底包含基底本體200及半導體結構210,其中半導體結構210包含至少一平面結構211及至少一立體結構212。本發明之半導體掺雜方法利用多層結構的有機分子可均勻覆蓋半導體結構表面,因此不受半導體結構表面形狀的影響,可選擇性在基底上平面的、立體的或部分的半導體結構中形成摻雜區域,例如:在鰭式閘極場效應電晶體(Fin-FET)中平面的源/汲極區及/或立體的通道區形成摻雜區域。再請參見圖2B,形成覆蓋層220包覆立體結構212表面而露出平面結構211表面,其中覆蓋層220可以是立體元件的閘極絕緣層或閘極結構層。在本實施例中,所選用形成覆蓋層220的材料不會與後續形成的各種有機分子產生作用,因此可選擇在平面結構211形成摻雜區域,在其他的實施例中,可選擇在基底上的平面半導體結構形成覆蓋層而露出立體半導體結構,進而在立體半導體結構中形成摻雜區域,在此不再贅述。
請參見圖2C所示剖面圖,於半導體結構210上形成包含有複數個摻質的第一有機分子21及22第二有機分子,因為第一有機分子21及第二有機分子不會與覆蓋層220產生作用,第一有機分子21結合於平面結構211上,第二有機分子22結合於第一有機分子21上,並且還可在第二有機分子上進一步形成更多層結構的有機分子。在此說明的是,圖中繪示第一有機分子21及第二有機分子22的符號僅是為了例示說明,並非代表實 際的有機分子結構式,在本發明中,亦可選用包含聚陽離子(polycation)、聚陰離子(polyantion)或聚陽離子及聚陰離子所組合之有機高分子,以旋轉塗佈法於半導體結構上形成多層結構的有機高分子,其中聚陽離子可以是:聚乙烯亞胺鹽(polyethyleneimin簡稱PEI)、聚右旋賴胺酸(polyL-lysine簡稱PLL)、聚二烯丙基二甲基氯化銨(poly(diallyldimethylammonium),簡稱:PDDA)或聚丙烯胺鹽酸鹽(poly(allylamine hydrochloride),簡稱:PAH)等;聚陰離子可以是:聚苯乙烯磺酸鹽(polystyrene sulfonate簡稱PSS)、聚丙烯酸(polyacrylic acid,簡稱:PAA)或聚乙烯硫酸鹽(poly(vinyl sulfate),簡稱:PVS)等。要言之,第一有機分子21與平面結構211間交互作用的結合方式可為共價鍵或非共價鍵間之交互作用力之結合,其中非共價鍵可包含離子鍵、氫鍵或凡德瓦力結合(van der Waal force),第二有機分子22與第一有機分子21間交互作用的結合方式同樣可為共價鍵或非共價鍵間之交互作用力之結合,其中非共價鍵可包含離子鍵、氫鍵或凡德瓦力,因此,可因應不同的半導體結構材料以及依據半導體結構表面的化學性質,例如是疏水性或親水性表面,而選用不同的有機分子材料來進行摻雜。
請參見圖2D所示剖面圖,為了避免平面結構211上的有機分子中的摻質,在後續進行加熱製程中產生蒸散作用造成摻質濃度的損失,可選擇性的在半導體結構210上形成保護層230用以防止摻質濃度的損失,其中形成保護層230之材料可選用能承受高溫的氧化物層或氮化物層。最後,請參見圖2E,於保護層230上進行加熱製程,使有機分子中的摻質元素擴散進入平面結構211後,去除保護層、剩餘的有機分子結構及覆蓋層後,形成摻雜區域210a。
綜上所述,本發明之半導體摻雜方法,僅需利用溶液沉積、氣體沉積或旋轉塗佈的方式,不需破壞半導體晶格結構,不受半導體結構外形深寬比的限制,先在半導體結構上形成多層結構的有機分子,再以一道加熱製程,即可在半導體結構中形成摻雜區域,並且可利用調整多層結構有機分子的結構層數量、選用包含不同摻質的有機分子、在半導體結構中不同的區域形成摻雜區域等方法,更可控制摻雜區域的濃度、形式及深度。因此,實施本發明之技術方案,除了能達到降低製程成本、提高半導 體元件電性表現等功效,更能符合22奈米節點以下淺接面布植的製程要求。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視本案之申請專利範圍所界定者為準。
11‧‧‧第一有機分子
12‧‧‧第二有機分子
100‧‧‧基底本體
110‧‧‧半導體結構

Claims (10)

  1. 一種半導體摻雜方法,其方法包含下列步驟:提供一基底,該基底包含一半導體結構;於該半導體結構上形成包含有複數個摻質之複數個有機分子,該等有機分子至少包含一第一有機分子及一第二有機分子,其中該第一有機分子結合於該半導體結構上,該第二有機分子結合於該第一有機分子上;以及對該等有機分子進行一加熱製程,使該等摻質擴散進入該半導體結構中而形成一摻雜區域。
  2. 如申請專利範圍第1項所述之半導體摻雜方法,其中該第一有機分子包含至少一第一官能基(functional group)及至少一該摻質,該第一有機分子之該第一官能基結合於該半導體結構表面上。
  3. 如申請專利範圍第2項所述之半導體摻雜方法,其中該第一官能基結合於該半導體結構表面上之結合方式包含共價鍵或非共價鍵間之交互作用力之結合。
  4. 如申請專利範圍第2項所述之半導體摻雜方法,其中該第一有機分子包含有至少一第二官能基,該第二有機分子包含至少一第三官能基及至少一離子態之該摻質,該第三官能基結合於該第二官能基上。
  5. 如申請專利範圍第4項所述之半導體摻雜方法,其中該第三官能基結合於該第二官能基上之結合方式包含共價鍵或非共價鍵間之交互作用力之結合。
  6. 如申請專利範圍第1項所述之半導體摻雜方法,其中形成該等有機分子之材料包含聚陽離子(polycation)、聚陰離子(polyantion)或聚陽離子及聚陰離子之組合。
  7. 如申請專利範圍第1項所述之半導體摻雜方法,其中該掺雜區域之底部與頂部間之一垂直距離不大於10奈米。
  8. 如申請專利範圍第1項所述之半導體摻雜方法,其方法更包含下列步驟:於該半導體結構表面形成一覆蓋層而露出該半導體結構中一立體結構表面;該第一有機分子結合於該立體結構表面上,該第二有機分子結合於該第一有機分子上;以及 使該等摻質擴散進入該立體結構中而形成該摻雜區域。
  9. 如申請專利範圍第1項所述之半導體摻雜方法,其方法更包含下列步驟:於該半導體結構上形成該等有機分子前,使該半導體結構表面形成一氫基(-H)或一氫氧基(-OH);以及使該第一有機分子與該氫基(-H)或該氫氧基(-OH)反應而使該第一有機分子結合於該半導體結構上。
  10. 如申請專利範圍第1項所述之半導體摻雜方法,其方法更包含下列步驟:該半導體結構上形成該等有機分子後,於該等有機分子上形成一保護層;以及於該保護層上進行該加熱製程,使該等摻質擴散進入該半導體結構中而形成該摻雜區域後,去除該保護層。
TW102101541A 2013-01-15 2013-01-15 半導體摻雜方法 TWI579903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102101541A TWI579903B (zh) 2013-01-15 2013-01-15 半導體摻雜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102101541A TWI579903B (zh) 2013-01-15 2013-01-15 半導體摻雜方法

Publications (2)

Publication Number Publication Date
TW201428827A TW201428827A (zh) 2014-07-16
TWI579903B true TWI579903B (zh) 2017-04-21

Family

ID=51726167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102101541A TWI579903B (zh) 2013-01-15 2013-01-15 半導體摻雜方法

Country Status (1)

Country Link
TW (1) TWI579903B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200626005A (en) * 2004-07-08 2006-07-16 Junji Kido Organic devices, organic electroluminescent devices and organic solar cells
TW200814384A (en) * 2006-07-19 2008-03-16 Koninkl Philips Electronics Nv Highly doped electro-optically active organic diode with short protection layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200626005A (en) * 2004-07-08 2006-07-16 Junji Kido Organic devices, organic electroluminescent devices and organic solar cells
TW200814384A (en) * 2006-07-19 2008-03-16 Koninkl Philips Electronics Nv Highly doped electro-optically active organic diode with short protection layer

Also Published As

Publication number Publication date
TW201428827A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
TWI721033B (zh) 對基底進行摻雜與對半導體裝置進行摻雜的方法以及對基底進行摻雜的系統
CN104205293B (zh) 半导体装置的制造方法
TWI509711B (zh) 超淺接面的製造方法
JP2009004736A5 (zh)
CN103560142A (zh) 半导体层叠体、半导体装置,以及它们的制造方法
JP2018503976A5 (zh)
TW201545233A (zh) 製造具有絕緣層之積體電路的方法
JP5910965B2 (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
US9947538B2 (en) Semiconductor device manufacturing method including heat treatment
TWI579903B (zh) 半導體摻雜方法
JP2009272453A5 (zh)
JP6533443B2 (ja) 半導体基板の製造方法
JP2009027027A (ja) 半導体装置の製造方法
WO2013145412A1 (ja) 半導体装置及びその製造方法
JP2006093658A (ja) 半導体装置及びその製造方法
CN104934325B (zh) 一种半导体器件的掺杂方法
JP2007194337A5 (zh)
JP2010040571A5 (zh)
JP2008282877A (ja) 太陽電池の製造方法
JP2012178546A5 (zh)
JP2010021416A5 (zh)
JP6099304B2 (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法
CN105633087B (zh) 半导体元件及其制造方法
CN107180761A (zh) 半导体结构的形成方法
CN104332404A (zh) Cmos工艺制造双极型晶体管的方法及双极型晶体管

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees