TWI571921B - ICP plasma processing chamber and its gas injection device, silicon hole etching method - Google Patents

ICP plasma processing chamber and its gas injection device, silicon hole etching method Download PDF

Info

Publication number
TWI571921B
TWI571921B TW103142804A TW103142804A TWI571921B TW I571921 B TWI571921 B TW I571921B TW 103142804 A TW103142804 A TW 103142804A TW 103142804 A TW103142804 A TW 103142804A TW I571921 B TWI571921 B TW I571921B
Authority
TW
Taiwan
Prior art keywords
gas
etching
chamber
plasma processing
injection device
Prior art date
Application number
TW103142804A
Other languages
English (en)
Other versions
TW201530633A (zh
Inventor
hong-qing Wang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of TW201530633A publication Critical patent/TW201530633A/zh
Application granted granted Critical
Publication of TWI571921B publication Critical patent/TWI571921B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

ICP等離子體處理腔室及其氣體注入裝置,矽通孔刻蝕方法
本發明涉及半導體製造領域,尤其涉及一種ICP等離子體處理腔室及其氣體注入裝置,矽通孔刻蝕方法。
半導體製造技術領域中,在MEMS(Micro-Electro-Mechanical Systems,微機電系統)和3D封裝技術等領域,通常需要對矽等材料進行深通孔刻蝕。例如,在體矽刻蝕技術中,深矽通孔(Through-Silicon-Via,TSV)的深度達到幾百微米、其深寬比甚至遠大於10,通常採用深反應離子刻蝕方法來刻蝕體矽形成。
現有技術中,TSV的深反應離子刻蝕通常Bosch工藝進行。如第1圖所示,其中,襯底矽為待刻蝕層,其上做掩膜層以形成圖形,掩膜層通常為SiO2或者Si3N4,主要在刻蝕過程起掩膜作用。具體深反應離子刻蝕方法包括以下步驟:(1)刻蝕步驟,通常用Ar、SF6的混合氣體進行等離子體刻蝕;(2)側壁沉積步驟,通常用Ar和C4F8的混合氣體在孔洞內側面形成氟碳聚合物層,其厚度一般在納米級,有時也稱作該聚合物層為鈍化層,(3)刻蝕步驟和側壁沉積步驟交替進行,直到深矽通孔刻蝕完成,在刻蝕步驟中,由於孔洞的內表面、尤其是在孔洞內側面沉積聚合物,垂直入射的等離子轟擊底部的聚合物,使得垂直方向的刻蝕繼續向下進行,而側壁的由於聚合物的保留所以刻蝕率很低,從而保證了整個孔洞刻蝕過 程的各向異性。
在現有技術中,刻蝕氣體和側壁沉積氣體通過統一的氣體注入口進入腔室內部,由於兩種氣體的重量不同,在兩種氣體交替重複通入腔室的過程中,會造成腔室內部壓力產生較大變化。
針對背景技術中的上述問題,本發明提出了一種ICP等離子體處理腔室及其氣體注入裝置,矽通孔刻蝕方法。
本發明第一方面提供了一種用於所述電感耦合型等離子處理腔室的氣體注入裝置,其中,所述電感耦合型等離子體處理腔室包括一柱狀腔室,所述氣體注入裝置是環狀的,其設置於所述電感耦合型等離子處理腔室腔室側壁週邊上方,所述氣體注入裝置包括上下兩層結構,在所述上下兩層結構之中分別設置有貫穿至腔室內部的第一氣體注入口和第二氣體注入口,以向腔室內部供應制程反應氣體。
進一步地,所述第一氣體注入口和第二氣體注入口分別向腔室內部供應第一反應氣體和第二反應氣體。
進一步地,所述第一反應氣體為刻蝕氣體,所述第二反應氣體為側壁沉積氣體。
進一步地,所述刻蝕氣體和側壁沉積氣體交替迴圈地通入腔室內部,其中,所述刻蝕氣體和所述側壁沉積氣體的執行時間是相同的。
進一步地,所述刻蝕氣體在每次側壁沉積氣體還在持續供應時通入腔室。
進一步地,所述刻蝕氣體為C4F8,側壁沉積氣體為SF6
本發明第二方面提供了一種所述電感耦合型等離子處理腔室,所述電感耦合型等離子體處理腔室包括一柱狀腔室,進一步地,所述電感耦合型等離子處理腔室包括本發明第一方面所述的氣體注入裝置,所述氣體注入裝置是環狀的,其設置於所述電感耦合型等離子處理腔室腔室側壁週邊上方。
本發明協力廠商面提供了一種在電感耦合型等離子體處理腔室中執行的矽通孔刻蝕方法,所述電感耦合型等離子處理腔室包括本發明第一方面所述的氣體注入裝置,其中,所述矽通孔刻蝕方法包括包括多次重複執行的制程迴圈步驟,所述制程迴圈步驟包括刻蝕步驟和側壁沉積步驟,執行刻蝕步驟時通入刻蝕氣體,執行側壁沉積步驟時通入側壁沉積氣體,所述刻蝕氣體和所述側壁沉積氣體的執行時間是相同的,所述刻蝕氣體在每次側壁沉積氣體還在持續供應時通入腔室。
進一步地,所述刻蝕氣體和側壁沉積氣體通入的重疊時間的取值範圍為小於200ms。
進一步地,所述刻蝕氣體為C4F8,側壁沉積氣體為SF6
本發明提供的ICP等離子體處理腔室及其氣體注入裝置,矽通孔刻蝕方法能夠在刻蝕和側壁沉積交替重複執行的過程中保持腔室內部壓力的穩定性,能夠穩定腔室內壓力,以及保證刻蝕圖形品質。
100‧‧‧電感耦合等離子體處理裝置
102‧‧‧金屬側壁
104‧‧‧絕緣頂板
106‧‧‧基座
108‧‧‧射頻電源
110‧‧‧射頻線圈
112‧‧‧氣體注入口
200‧‧‧電感耦合等離子體處理裝置
202‧‧‧金屬側壁
204‧‧‧絕緣頂板
206‧‧‧基座
208‧‧‧射頻電源
210‧‧‧射頻線圈
212‧‧‧氣體注入裝置
212a‧‧‧第一結構
212b‧‧‧第二結構
P‧‧‧等離子體製程區域
W‧‧‧基片
第1圖,為現有技術的電感耦合型等離子體處理腔室的結構示意圖。
第2圖,為現有技術的深通孔刻蝕的氣體通入時序圖以及腔室壓力波動圖。
第3圖,為根據本發明一個具體實施例的電感耦合型等離子體處理腔室的結構示意圖。
第4圖,為根據本發明一個具體實施例的電感耦合型等離子體處理腔室的氣體注入裝置的結構示意圖。
第5圖,為根據本發明一個具體實施例的深通孔刻蝕的氣體通入時序圖以及腔室壓力波動圖。
以下結合附圖,對本發明的具體實施方式進行說明。
要指出的是,“半導體工藝件”、“晶圓”和“基片”這些詞在隨後的說明中將被經常互換使用,在本發明中,它們都指在處理反應室內被加工的工藝件,工藝件不限於晶圓、襯底、基片、大面積平板基板等。為了方便說明,本文在實施方式說明和圖示中將主要以“基片”為例來作示例性說明。
如第1圖所示,電感耦合等離子體處理裝置100包括金屬側壁102和絕緣頂板104,構成一個氣密的真空封閉殼體,並且由抽真空泵(未示出)抽真空。所述絕緣頂板104僅作為示例,也可以採用其它的頂板樣式,比如穹頂形狀的,帶有絕緣材料視窗的金屬頂板等。基座106包括一靜電夾盤(未示出),所述靜電夾盤上放置著待處理的基片W。偏置功率被施加到所述靜電夾盤上,以產生對基片W的夾持力。射頻電源108的射頻功率被施加到位於絕緣頂板104上的射頻功率發射裝置上。其中,在本實施例中,所述射頻發射裝置包括射頻線圈110。處理氣體從氣源經過管線被供應到反應腔內,以點燃並維持等離子在基片W上方形成等離子體制 程區域P,從而對基片W進行加工。
具體地,反應氣體從氣體注入口112進入腔室。深反應離子刻蝕通常Bosch工藝時,需要刻蝕步驟和側壁沉積步驟交替重複地執行。按照現有技術的矽通孔刻蝕機制,刻蝕步驟和側壁沉積步驟的執行時間是相同的,在刻蝕步驟執行完畢以後開始執行側壁沉積步驟,同理側壁沉積步驟執行完畢之後立刻執行刻蝕步驟,如此重複迴圈地執行若干次。其中,刻蝕步驟中需要通入刻蝕氣體,而側壁沉積步驟需要通入側壁沉積氣體。刻蝕氣體和側壁沉積氣體都通過統一的氣體注入口112進入腔室,換言之,相當於氣體注入口112在單位時間裡可切換地通入刻蝕氣體和側壁沉積氣體。
第2圖是現有技術的深通孔刻蝕的氣體通入時序圖以及腔室壓力波動圖。如第2圖所示,Bosch工藝中通過刻蝕步驟和側壁沉積步驟兩步的快速切換來達到深孔刻蝕的目的。示例性地,刻蝕氣體是C4F8,側壁沉積氣體為SF6。如第2圖所示,這兩種氣體通常在1s或更短的時間內切換以獲得較好的工藝效果。由於刻蝕氣體和側壁沉積氣體的分子量不同,在等離子體狀態下的解離程度不同等原因,在刻蝕氣體和側壁沉積氣體進入腔室的瞬間會引起腔室壓力P1的變動。這種壓力的變化會導致工藝結果的不穩定,引起刻蝕形狀不夠均勻,側壁不夠光滑等問題。特別是由於刻蝕終點(endpoint)檢測是利用光在刻蝕結構中的反射測得的,由於腔室內壓力不同,將對光信號產生影響,從而導致終點偵測困難的問題。
第3圖是根據本發明一個具體實施例的電感耦合型等離子體處理腔室的結構示意圖。第1圖是現有技術的電感耦合型等離子體處理 腔室的結構示意圖,其中的電感耦合等離子體處理裝置(ICP,Inductive Coupled Plasma Chamber)200僅僅是示例性的,所述200實際上也可以包括更少或額外的部件,部件的排列也可以不同於第3圖中所示出。
如第3圖所示,電感耦合等離子體處理裝置200包括金屬側壁202和絕緣頂板204,構成一個氣密的真空封閉殼體,並且由抽真空泵(未示出)抽真空。所述絕緣頂板204僅作為示例,也可以採用其它的頂板樣式,比如穹頂形狀的,帶有絕緣材料視窗的金屬頂板等。基座206包括一靜電夾盤(未示出),所述靜電夾盤上放置著待處理的基片W。偏置功率被施加到所述靜電夾盤上,以產生對基片W的夾持力。射頻電源208的射頻功率被施加到位於絕緣頂板204上的射頻功率發射裝置上。其中,在本實施例中,所述射頻發射裝置包括射頻線圈210。處理氣體從氣源經過管線被供應到反應腔內,以點燃並維持等離子在基片W上方形成等離子體制程區域P,從而對基片W進行加工。
其中,第4圖是根據本發明一個具體實施例的電感耦合型等離子體處理腔室的氣體注入裝置的結構示意圖。結合第3圖和第4圖所示,所述氣體注入裝置212是中空環狀的,其設置於所述電感耦合型等離子處理腔室腔室200側壁202週邊上方,所述氣體注入裝置212包括上下兩層結構,分別為第一結構212a和第二結構212b。在第一結構212a中設置有貫穿至腔室內部的第一氣體注入口a,在第二結構212b中設置有貫穿至腔室內部的第二氣體注入口b,以向腔室內部供應制程反應氣體。
進一步地,所述第一氣體注入口和第二氣體注入口分別向腔室內部供應第一反應氣體和第二反應氣體。典型地,所述第一反應氣體為 刻蝕氣體,所述第二反應氣體為側壁沉積氣體。具體地,所述刻蝕氣體為C4F8,側壁沉積氣體為SF6。根據本發明的發明機制,利用Bosch工藝執行矽通孔刻蝕時,所述刻蝕氣體和側壁沉積氣體交替迴圈地通入腔室內部,其中,所述刻蝕氣體和所述側壁沉積氣體的執行時間是相同的。並且,所述刻蝕氣體在每次側壁沉積氣體還在持續供應時通入腔室。示例性地,利用氣體注入裝置212的第一結構212a上的第一氣體注入口a通入刻蝕氣體,利用氣體注入裝置212的第二結構212b上的第二氣體注入口b通入側壁沉積氣體。由於本發明通過單獨設置的第一結構212a上的第一氣體注入口a和第二結構212b上的第二氣體注入口b分別通入刻蝕氣體和側壁沉積氣體,能夠實現刻蝕氣體在每次側壁沉積氣體還在持續供應時通入腔室。
本發明第二方面提供了一種所述電感耦合型等離子處理腔室200,所述電感耦合型等離子體處理腔室200包括一柱狀腔室,其中,所述電感耦合型等離子處理腔室200包括本發明第一方面所述的氣體注入裝置212,所述氣體注入裝置212是環狀的,其設置於所述電感耦合型等離子處理腔室腔室200側壁202週邊上方。
本發明協力廠商面提供了一種在電感耦合型等離子體處理腔室200中執行的矽通孔刻蝕方法,所述電感耦合型等離子處理腔室200包括前文所述的氣體注入裝置212。其中。第5圖是根據本發明一個具體實施例的深通孔刻蝕的氣體通入時序圖以及腔室壓力波動圖,如圖所示,所述刻蝕氣體為C4F8,側壁沉積氣體為SF6。所述矽通孔刻蝕方法包括包括多次重複執行的制程迴圈步驟,所述制程迴圈步驟包括刻蝕步驟和側壁沉積步驟,執行刻蝕步驟時通入刻蝕氣體,執行側壁沉積步驟時通入側壁沉積 氣體,所述刻蝕氣體和所述側壁沉積氣體的執行時間是相同的,所述刻蝕氣體在每次側壁沉積氣體還在持續供應時通入腔室。如第5圖所示,本發明使得腔室壓力P2的浮動保持在預定範圍內,腔室壓力P2達到相對穩定。
進一步地,所述刻蝕氣體和側壁沉積氣體通入的重疊時間的取值範圍為小於200ms,例如150ms、125ms、99ms、50ms、20ms、10ms、8ms、2ms等。
本發明通過將刻蝕和側壁沉積的進氣通道分立,兩種氣體的進氣時序可以通過獨立的控制單元控制,既可以實現同步控制也可以實現準確的差時控制。在差時控制方式下,通過精確地控制兩種氣體進入腔體的時間來補償腔體中氣體的壓力,從而獲得穩定的腔體壓力,這種條件下更容易獲得穩定優良的工藝結果,也有利於工藝過程的終點偵測。
儘管本發明的內容已經通過上述優選實施例作了詳細介紹,但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後,對於本發明的多種修改和替代都將是顯而易見的。因此,本發明的保護範圍應由所附的權利要求來限定。此外,不應將權利要求中的任何附圖標記視為限制所涉及的權利要求;“包括”一詞不排除其它權利要求或說明書中未列出的裝置或步驟;“第一”、“第二”等詞語僅用來表示名稱,而並不表示任何特定的順序。
200‧‧‧電感耦合等離子體處理裝置
202‧‧‧金屬側壁
204‧‧‧絕緣頂板
206‧‧‧基座
208‧‧‧射頻電源
210‧‧‧射頻線圈
212‧‧‧氣體注入裝置
212a‧‧‧第一結構
212b‧‧‧第二結構
P‧‧‧等離子體製程區域
W‧‧‧基片

Claims (9)

  1. 一種用於所述電感耦合型等離子處理腔室的氣體注入裝置,其中,所述電感耦合型等離子體處理腔室包括一柱狀腔室,其特徵在於,所述氣體注入裝置是環狀的,其設置於所述電感耦合型等離子處理腔室腔室側壁週邊上方,所述氣體注入裝置包括上下兩層結構,在所述上下兩層結構之中分別設置有貫穿至腔室內部的第一氣體注入口和第二氣體注入口,以向腔室內部供應制程反應氣體,所述第一氣體注入口和第二氣體注入口分別向腔室內部供應第一反應氣體和第二反應氣體,所述第一反應氣體和第二反應氣體交替迴圈地通入腔室內部,且所述第一反應氣體和所述第二反應氣體通入的持續時間均小於1秒。
  2. 如申請專利範圍第1項所述之氣體注入裝置,其特徵在於:所述第一反應氣體為刻蝕氣體,所述第二反應氣體為側壁沉積氣體。
  3. 如申請專利範圍第2項所述之氣體注入裝置,其特徵在於:所述刻蝕氣體和側壁沉積氣體交替迴圈地通入腔室內部,其中,所述刻蝕氣體和所述側壁沉積氣體的執行時間是相同的。
  4. 如申請專利範圍第3項所述之氣體注入裝置,其特徵在於:所述刻蝕氣體在每次側壁沉積氣體還在持續供應時通入腔室。
  5. 如申請專利範圍第4項所述之氣體注入裝置,其特徵在於:所述刻蝕氣體為C4F8,側壁沉積氣體為SF6
  6. 一種所述電感耦合型等離子處理腔室,所述電感耦合型等離子體處理腔室包括一柱狀腔室,其特徵在於:所述電感耦合型等離子處理腔室包括 權利要求1至5任一項所述的氣體注入裝置,所述氣體注入裝置是環狀的,其設置於所述電感耦合型等離子處理腔室腔室側壁週邊上方。
  7. 一種在電感耦合型等離子體處理腔室中執行的矽通孔刻蝕方法,所述電感耦合型等離子處理腔室包括權利要求1至5任一項所述的氣體注入裝置,其特徵在於:所述矽通孔刻蝕方法包括包括多次重複執行的制程迴圈步驟,所述制程迴圈步驟包括刻蝕步驟和側壁沉積步驟,執行刻蝕步驟時通入刻蝕氣體,執行側壁沉積步驟時通入側壁沉積氣體,所述刻蝕氣體和所述側壁沉積氣體的執行時間是相同的,所述刻蝕氣體在每次側壁沉積氣體還在持續供應時通入腔室。
  8. 如申請專利範圍第7項所述之矽通孔刻蝕方法,其特徵在於:所述刻蝕氣體和側壁沉積氣體通入的重疊時間的取值範圍為小於200ms。
  9. 如申請專利範圍第7項所述之矽通孔刻蝕方法,其特徵在於:所述刻蝕氣體為C4F8,側壁沉積氣體為SF6
TW103142804A 2013-12-31 2014-12-09 ICP plasma processing chamber and its gas injection device, silicon hole etching method TWI571921B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310751344.1A CN104752191A (zh) 2013-12-31 2013-12-31 Icp等离子体处理腔室及其气体注入装置,硅通孔刻蚀方法

Publications (2)

Publication Number Publication Date
TW201530633A TW201530633A (zh) 2015-08-01
TWI571921B true TWI571921B (zh) 2017-02-21

Family

ID=53591704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103142804A TWI571921B (zh) 2013-12-31 2014-12-09 ICP plasma processing chamber and its gas injection device, silicon hole etching method

Country Status (2)

Country Link
CN (1) CN104752191A (zh)
TW (1) TWI571921B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195525B (zh) * 2017-05-16 2018-09-25 中国电子科技集团公司第四十八研究所 一种电感耦合等离子体刻蚀设备
CN112086337B (zh) * 2019-06-14 2024-03-26 北京北方华创微电子装备有限公司 工艺腔室

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080289576A1 (en) * 2007-05-23 2008-11-27 Samsung Electronics Co., Ltd. Plasma based ion implantation system
TW201120953A (en) * 2009-12-11 2011-06-16 Advanced Micro Fab Equip Inc A through silicon via etching method.

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5329167B2 (ja) * 2007-11-21 2013-10-30 東京エレクトロン株式会社 誘導結合プラズマ処理装置、誘導結合プラズマ処理方法および記憶媒体
CN101988196B (zh) * 2009-08-07 2013-09-04 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
CN202616186U (zh) * 2012-03-23 2012-12-19 中微半导体设备(上海)有限公司 一种电感耦合式等离子体刻蚀室
CN103117203B (zh) * 2013-03-08 2016-08-10 中微半导体设备(上海)有限公司 一种等离子体刻蚀工艺的处理装置及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080289576A1 (en) * 2007-05-23 2008-11-27 Samsung Electronics Co., Ltd. Plasma based ion implantation system
TW201120953A (en) * 2009-12-11 2011-06-16 Advanced Micro Fab Equip Inc A through silicon via etching method.

Also Published As

Publication number Publication date
TW201530633A (zh) 2015-08-01
CN104752191A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US10672589B2 (en) Plasma processing apparatus and control method
KR101841315B1 (ko) 플라즈마 에칭 프로세스를 위한 급속하고 균일한 가스 스위칭
TWI444109B (zh) 電漿處理裝置及電漿處理方法
US7109123B2 (en) Silicon etching method
TWI603368B (zh) Plasma processing apparatus and plasma processing method
JP2006203210A (ja) 半導体プラズマ処理装置及び方法
WO2014092856A1 (en) Ultra-high speed anisotropic reactive ion etching
US11830704B2 (en) Plasma processing apparatus and control method
WO2010141257A2 (en) Method and apparatus for etching
TWI591720B (zh) 於快速氣體切換有用之電漿蝕刻室用腔室塡充物套組
JP4405588B2 (ja) プラズマドーピング装置及び方法並びに半導体装置の製造方法
TWI571921B (zh) ICP plasma processing chamber and its gas injection device, silicon hole etching method
JP2012049376A (ja) プラズマ処理装置およびプラズマ処理方法
KR20150115683A (ko) 에칭 방법
TW201403703A (zh) 刻蝕裝置及對應的刻蝕方法
TW201448033A (zh) 實現反應氣體快速切換的等離子體反應室及其方法
JP2015073081A (ja) プラズマエッチング方法
JP4997619B2 (ja) 誘導結合型プラズマ処理装置
JP4318581B2 (ja) 半導体装置の製造方法および製造装置
CN102945783A (zh) 气体输入装置和等离子体加工设备
TWI588939B (zh) A silicon through hole etching method
TW201442110A (zh) 一種在矽基底刻蝕通孔的方法
TW201419409A (zh) 改善矽穿孔工藝中刻蝕均勻性的方法
JP2006190845A (ja) シリコンエッチング方法及びエッチングシリコン体
JPH02308536A (ja) Ecrプラズマ装置とこれを用いた薄膜形成方法