TWI570763B - 蝕刻裝置 - Google Patents

蝕刻裝置 Download PDF

Info

Publication number
TWI570763B
TWI570763B TW103117007A TW103117007A TWI570763B TW I570763 B TWI570763 B TW I570763B TW 103117007 A TW103117007 A TW 103117007A TW 103117007 A TW103117007 A TW 103117007A TW I570763 B TWI570763 B TW I570763B
Authority
TW
Taiwan
Prior art keywords
electrode
substrate
tray
etching apparatus
chamber
Prior art date
Application number
TW103117007A
Other languages
English (en)
Other versions
TW201511068A (zh
Inventor
鈴木英和
柴垣真果
関口篤史
Original Assignee
佳能安內華股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 佳能安內華股份有限公司 filed Critical 佳能安內華股份有限公司
Publication of TW201511068A publication Critical patent/TW201511068A/zh
Application granted granted Critical
Publication of TWI570763B publication Critical patent/TWI570763B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H01J37/32385—Treating the edge of the workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

蝕刻裝置
本發明關於在對電極施加電壓時蝕刻基板的蝕刻裝置。
圖21是顯示日本專利公開No.10-20473中揭示的乾蝕刻裝置的示意性配置的視圖。圖22A是該乾蝕刻裝置的下電極結構的平面圖。圖22B是圖22A的截面圖。圖23顯示與傳統裝置相比較日本專利公開No.10-20473中揭示的第一實施例中的晶圓平面內的蝕刻速率分佈。電極811和812被配置於蝕刻腔室(etching chamber)810中以相互面對。上電極811接地。其上安裝作為目標基板的半導體晶圓813的下電極812經由匹配電路814與高頻電源供應815連接。
如圖23中的虛線所示，傳統的蝕刻裝置展示出大的蝕刻速率差E1，該蝕刻速率差E1是在具有最大值的中心部分與具有最小值的周邊部分之間的差值。基於這個原因，在日本專利公開No.10-20473中揭示的蝕刻裝置 中，如圖22A和圖22B所示，充當高頻衰減部件的盤狀石英板821被置於電極812的上中心表面部分上，半導體晶圓813被安裝在石英板821上，並且具有開口的石英板822被置於電極812的周邊部分上以與半導體晶圓813的正表面(obverse surface)幾乎齊平。如圖23中的實線所示，這降低中心部分處的蝕刻速率，藉此將蝕刻速率差設為E2(E2<E1)。
圖24是日本專利公開No.2007-109770中揭示的乾蝕刻裝置的示意性截面圖。托盤(tray)915容納複數個基板902。日本專利公開No.2007-109770中的乾蝕刻裝置旨在藉由以高的接觸程度在基板基座上固持基板來提高基板的冷卻效率，並在包含外周緣附近的部分的基板的正表面的整個區域上使得處理均勻。
圖24所示的乾蝕刻裝置901的托盤915包含在厚度方向上延伸通過(extend through)托盤的基板容納孔919A至919D，以及支撐基板902的下表面的外周緣部分的基板支撐部分921。電介質板923包含支撐托盤915的下表面的托盤支撐表面，以及從托盤915的下表面側插入到基板容納孔919A至919D中的基板安裝部分929A至929D。基板902被安裝於基板安裝部分929A至929D的基板安裝表面上，該基板安裝表面是基板安裝部分929A至929D的上端面。DC電壓施加機構943對靜電吸附電極940施加DC電壓。熱傳氣體供應機構945對基板902與基板安裝表面之間供應熱傳氣體。
蝕刻裝置所需要的性能之一是能夠均勻地加工蝕刻材料。為了提高生產率，已嘗試了增大基板的面積和/或在一次處理中處理複數個基板。即，已出現對可在大面積上均勻地執行蝕刻的蝕刻裝置的需求。
日本專利公開No.10-20473中揭示的乾蝕刻裝置可在蝕刻一個半導體晶圓時防止中心部分與周邊部分之間的蝕刻深度差。但是，日本專利公開No.10-20473沒有揭示當蝕刻被容納於一個托盤中的複數個基板時防止容納於托盤的中心部分中的基板與被容納於托盤的周邊部分中的基板之間的蝕刻深度差。
另一方面，日本專利公開No.2007-109770中揭示的乾蝕刻裝置可藉由憑藉靜電吸引在基板安裝表面上直接安裝基板，以在包含外周緣附近的部分的基板表面的整個區域上實現均勻的電漿(plasma)處理。但是，日本專利公開No.2007-109770沒有揭示當蝕刻容納於一個托盤中的複數個基板時防止容納於托盤的中心部分中的基板與容納於托盤的周邊部分中的基板之間的蝕刻深度差。在本發明人的知識範圍內，沒有可用於解決該問題的手段。
本發明提供有利於在蝕刻被容納於托盤中的複數個基板時減小托盤的徑向方向和/或基板的徑向方向中的蝕刻深度不均勻性的技術。
根據本發明的一個方面，蝕刻裝置包括：能 夠被抽空(evacuated)的腔室；第一電極，被設置在腔室中，並包含被配置成支撐托盤的托盤支撐部分，該托盤能固持複數個基板並將基板載入到腔室中及從腔室卸載基板；以及電壓施加單元，被配置成對第一電極施加電壓，其中，電介質板被附接於第一電極的正表面的面對基板的非目標表面的外緣部分的部分。
根據本發明的另一方面，蝕刻裝置包括：能夠被抽空的腔室；第一電極，被設置在腔室中，並包含被配置成支撐托盤的托盤支撐部分，該托盤能固持複數個基板並將基板載入到腔室中及從腔室卸載基板；以及電壓施加單元，被配置成對第一電極施加電壓，其中，電介質板沿第一電極的正表面的周緣部分被設置，以面對基板的非目標表面的周緣部分。
參照圖式，從以下對示例性實施例的描述，本發明的進一步的特徵將變得明顯。
1‧‧‧腔室
2‧‧‧第一電極
3‧‧‧電源供應
4‧‧‧托盤
41a‧‧‧基板容納孔
41b‧‧‧基板容納孔
41c‧‧‧基板容納孔
41d‧‧‧基板容納孔
41e‧‧‧基板容納孔
42a‧‧‧基板固持部分
42b‧‧‧基板固持部分
42c‧‧‧基板固持部分
42d‧‧‧基板固持部分
42e‧‧‧基板固持部分
5‧‧‧夾具
6‧‧‧排氣埠
7‧‧‧氣體供應機構
8‧‧‧基板
810‧‧‧蝕刻腔室
811‧‧‧電極
812‧‧‧電極
813‧‧‧半導體晶圓
814‧‧‧匹配電路
815‧‧‧高頻電源供應
821‧‧‧石英板
822‧‧‧石英板
9‧‧‧電介質板
9a‧‧‧電介質板
9b‧‧‧電介質板
9c‧‧‧電介質板
901‧‧‧乾蝕刻裝置
902‧‧‧基板
915‧‧‧托盤
919A‧‧‧基板容納孔
919B‧‧‧基板容納孔
919C‧‧‧基板容納孔
919D‧‧‧基板容納孔
921‧‧‧基板支撐部分
923‧‧‧電介質板
929A‧‧‧基板安裝部分
929B‧‧‧基板安裝部分
929C‧‧‧基板安裝部分
929D‧‧‧基板安裝部分
940‧‧‧靜電吸附電極
943‧‧‧DC電壓施加機構
945‧‧‧熱傳氣體供應機構
10‧‧‧匹配箱
11‧‧‧第二電極
12‧‧‧絕緣體
C‧‧‧靜電電容
Ca‧‧‧靜電電容
Cb‧‧‧靜電電容
Cga‧‧‧靜電電容
Cgb‧‧‧靜電電容
Csa‧‧‧靜電電容
Csb‧‧‧靜電電容
Ve‧‧‧電位
Vp‧‧‧電位
Vra‧‧‧電位
Vrb‧‧‧電位
Vga‧‧‧電位
圖1是根據本發明的第一蝕刻裝置的示意性截面圖。
圖2是顯示在第一蝕刻裝置中四個基板繞著托盤的中心以等角度間隔固持的狀態的平面圖。
圖3是根據本發明的第一電極的第二實施例的示意性截面圖。
圖4是顯示第二實施例中四個基板繞著托盤 的中心以等角度間隔固持的狀態的平面圖。
圖5A是第一電極的示意性截面圖。
圖5B顯示圖5A中的第一電極附近的靜電電容和電位的等效電路。
圖6是顯示四個基板繞著托盤的中心以等角度間隔固持的狀態的平面圖。
圖7是根據本發明的第一電極的第三實施例的示意性截面圖。
圖8是顯示第五實施例中第一基板固持在托盤中心和四個第二基板繞著托盤的中心以等角度間隔固持的平面圖。
圖9是根據本發明的第一電極的第四實施例的示意性截面圖。
圖10是顯示第六實施例中第一基板固持在托盤中心和三個第二基板繞著托盤的中心以等角度間隔固持的平面圖。
圖11是顯示第一基板固持在托盤中心和四個第二基板繞著托盤的中心以等角度間隔固持的平面圖。
圖12是根據本發明的第一電極的第五實施例的示意性截面圖。
圖13是顯示第五實施例中四個基板繞著托盤的中心以等角度間隔固持的平面圖。
圖14是根據本發明的第一電極的第六實施例 的示意性截面圖。
圖15是根據本發明的第一電極的第七實施例的示意性截面圖。
圖16是根據本發明的第一電極的第八實施例的示意性截面圖。
圖17是根據本發明的第一電極的第九實施例的示意性截面圖。
圖18是根據本發明的第一電極的第十實施例的示意性截面圖。
圖19是根據本發明的第一電極的第十一實施例的示意性截面圖。
圖20是根據本發明的第一電極的第十二實施例的示意性截面圖。
圖21是顯示根據相關技術(日本專利公開No.10-20473)的乾蝕刻裝置的示意性配置的視圖。
圖22A和圖22B顯示根據相關技術(日本專利公開No.10-20473)的乾蝕刻裝置的平面圖和截面圖。
圖23是顯示與傳統裝置相比較，根據相關技術(日本專利公開No.10-20473)的乾蝕刻裝置中的晶圓平面內的蝕刻速率分佈的平面圖和截面圖。
圖24是根據相關技術(日本專利公開No.2007-109770)的乾蝕刻裝置的示意性截面圖。
本發明人已基於以下的發現提出本發明。
將參照圖5A和圖5B描述本發明人的發現。圖5A是用於詳細解釋第一電極2的截面圖。基板8藉由被支撐於托盤4的邊緣上而被安裝於托盤4上。電極2包含夾具(clamp)5，夾具5固持其上安裝基板8的托盤4。夾具5固持藉由托盤傳送機構(未顯示)而被傳送到腔室中的托盤4。夾具5移動以將托盤4安裝在第一電極2上。
如圖5A所示，第一電極2的正表面(即，面對托盤4的表面)不是水平的，而基板8的反表面(reverse surface)是水平的。基於這個原因，第一電極2的下表面和基板8的反表面(上表面)之間的距離在第一電極2的徑向方向上改變。將參照圖5B描述圖5A中的a-a和b-b所示的部分之間的電路的差異。
在圖5B中，“A”和“B”顯示圖5A中的a-a和b-b所示的部分的等效電路。在從第一電極2到腔室中的電漿體的方向上，令Ve為第一電極2的電位，Vra和Vrb為基板8的反表面(上表面)上的電位，Vga和Vgb為基板8的正表面(下表面)上的電位，以及Vp為電漿的電位。Vra和Vrb分別表示圖5A中的a-a和b-b處的基板的反表面(上表面)上的電位。Vga和Vgb分別表示圖5A中的a-a和b-b處的基板8的正表面(下表面)上的電位。
另外，在從第一電極2到腔室中的電漿的方 向上，令Ca和Cb為第一電極2的正表面與基板8的反表面(上表面)之間的靜電電容，Cga和Cgb為基板8的靜電電容，以及Csa和Csb為基板8的正表面(下表面)與電漿之間的電漿殼層(plasma sheath)的靜電電容。Ca、Cga和Csa表示圖5A中的a-a處的靜電電容。Cb、Cgb和Csb表示圖5A中的b-b處的靜電電容。
將描述圖5B中的“A”和“B”中的靜電電容。基板8在徑向方向上具有相同的介電常數和相同的厚度，由此基板8的靜電電容Cga和Cgb彼此相等。與此相對照，雖然介電常數相同，但由於距離不同，因此第一電極2的正表面與基板8的反表面(上表面)之間的靜電電容被給定為Ca<Cb。
經由基板8的電漿與第一電極2之間的靜電電容C與Vp-Ve成反比，Vp-Ve是電漿電位Vp與第一電極2的電位Ve之間的差值。由於電漿電位Vp在電極的徑向方向上幾乎恒定，並且第一電極2是金屬，因此電位Ve在第一電極2的徑向方向上是恒定的。即，經由基板8的電漿與第一電極2之間的靜電電容C在圖5B中的“A”和“B”中幾乎維持相同。
入射基板8的離子的能量與Vp-Vga和Vp-Vgb對應，Vp-Vga和Vp-Vgb是電漿電位Vp與基板8的正表面(下表面)上的電位Vga和Vgb之間的差值。Vp-Vga和Vp-Vgb分別與基板8的正表面(下表面)上形成的電漿殼層的靜電電容Csa和Csb成反比。藉由從經由基 板8的電漿與第一電極2之間的靜電電容C的倒數1/C減去第一電極2與基板8的反表面(上表面)之間的靜電電容的倒數1/Ca或1/Cb和基板8的靜電電容的倒數1/Cga或1/Cgb，獲得靜電電容Csa和Csb的倒數1/Csa和1/Csb。即，1/Csa=1/C-1/Ca-1/Cga，並且1/Csb=1/C-1/Cb-1/Cgb。
如上所述，經由基板8的電漿與第一電極2之間的靜電電容C在圖5B中的“A”和“B”中固持幾乎相同，並且基板8的靜電電容Cga和Cgb彼此相等。另外，由於第一電極2的正表面與基板的反表面之間的靜電電容之間的大小關係被給定為Ca<Cb，因此電漿殼層的靜電電容Csa和Csb之間的大小關係被給定為1/Csa<1/Csb。即，由於圖5A中的b-b處的第一電極2的正表面與基板8的反表面(上表面)之間的距離比圖5A中的a-a處的該距離長，因此圖5B中的“A”和“B”中的入射基板8的離子的能量Vp-Vga和Vp-Vgb被給定為Vp-Vga<Vp-Vgb，Vp-Vga<Vp-Vgb。即，本發明人已發現，可以藉由在蝕刻安裝於托盤4上的基板8時藉由使第一電極2的正表面與基板8的反表面(上表面)之間的距離在電極的徑向方向上改變而改變第一電極2的徑向方向上的離子能量，來改善第一電極2的徑向方向上的蝕刻分佈的均勻性。
如上所述，本發明人已發現，當蝕刻安裝於托盤4上的基板8時，藉由使第一電極2的被施加高頻電 力的正表面與基板8的反表面(上表面)之間的距離在電極的徑向方向上改變，可以控制入射基板8的能量並改善第一電極2的徑向方向上的蝕刻分佈。
本發明是基於以上的發現，例如這樣的發現：在處理兩個基板的蝕刻裝置中，可以藉由設定第一電極2的正表面與基板8的反表面(上表面或面對第一電極2的表面)之間的距離以改變第一電極2的徑向方向上的該距離，來改善安裝於托盤周邊部分上的基板和安裝於托盤中心部分上的基板上的蝕刻分佈。
(第一實施例)
圖1是根據第一實施例的第一蝕刻裝置的示意性截面圖。如圖1所示，第一蝕刻裝置包括能夠抽空的腔室1和被施加電力的第一電極2作為主要構成元件。另外，蝕刻裝置包括用於對第一電極2施加蝕刻處理所需要的電力的電源3。在腔室1中，藉由絕緣體12(例如，諸如Teflon®的樹脂)安裝包含夾具5(由諸如氧化鋁的金屬化合物製成的部件)的第一電極2，該夾具5固持托盤4(例如，由諸如氧化鋁的金屬化合物製成的部件)，該托盤4固持基板8。絕緣體12是使腔室1與第一電極2電絕緣的部件。第一電極2包含能夠支撐托盤4的外周緣部分的托盤支撐部分。托盤4可固持複數個基板8，並且可被載入到腔室1中及從腔室1卸載。腔室1、第一電極2和絕緣體12構成能夠抽空的閉合空間。電源3(電壓施 加單元)對腔室1中的第一電極2施加電壓。
諸如真空泵的排氣(exhaust)裝置藉由傳導閥等(未顯示)與腔室1的排氣埠6連接。包含流量控制器(MFC)的氣體供應機構7與腔室1連接以供應處理氣體。氣體供應機構7將處理氣體以設定的流速供應到腔室1中。可以根據蝕刻材料單獨或混合使用各種類型的氣體作為處理氣體，例如，諸如氬(Ar)的稀有氣體用於不使用反應性氣體的濺射蝕刻，以及氟碳氣體、氯基氣體和氧用於使用反應性氣體的反應離子蝕刻(RIE)。雖然第二電極(下電極)11在圖1中被設置為面對第一電極2，但第二電極11不是必要的。
蝕刻裝置可包含匹配箱(matching box)10。如圖6所示，托盤4可用繞著托盤的中心沿圓周以等角度間隔配置在托盤4的基板固持部分固持至少兩個基板。圖6中的托盤4具有在基板8的厚度方向上延伸通過托盤4的複數個基板容納孔41a、41b、41c和41d，以及能夠固持基板8的整個周緣部分的基板固持部分42a、42b、42c和42d。基板固持部分42a、42b、42c和42d各自可被配置成能夠固持基板8的周緣部分的一部分。當用第一電極(上電極)2固持托盤4時，最好使用圖6所示的托盤4來穩定地固持基板8。當用第二電極11固持托盤4時，也最好使用圖6所示的托盤4。
如圖2所示，在圖1所示的第一蝕刻裝置中，電介質板9(例如，由諸如氧化鋁的陶瓷形成的部 件)被附接於第一電極2的正表面，以面對基板8的非目標表面(不面對第二電極11的表面，即上表面)的外緣部分的與托盤4的周邊部分(由圖2中的鏈線同心圓顯示的部分)對應的部分。在圖1中的乾蝕刻裝置中，基板固持部分42a、42b、42c和42d固持安裝於托盤4上的基板8的周緣部分。另外，托盤4包含固持托盤4的夾具5。因此，預測將在基板8的位於托盤4的周邊部分(由圖2中的鏈線同心圓顯示的部分)上的部分和基板8的剩餘部分上出現不均勻的蝕刻分佈。第一蝕刻裝置可藉由將電介質板9附接於面對在托盤4的周邊部分(由圖2中的鏈線同心圓顯示的部分)處的基板8的非目標表面(不面對第二電極11的表面)的外緣部分(由圖2中的陰影顯示的部分)的第一電極2的正表面，來改善托盤4的徑向方向上的蝕刻分佈的不均勻性。在圖1所示的第一蝕刻裝置中，第一電極2和第二電極11分別充當上電極和下電極。但是，僅僅要求使得第一電極2面對第二電極11。即，當第一電極2和第二電極11分別充當下電極和上電極時，該實施例也包含第一電極2和第二電極11被設置在腔室1的側壁上以相互面對的情況。
(第二實施例)
圖3是根據第二實施例的第一電極2的示意性截面圖。基本配置與第一蝕刻裝置中的基本配置相同。如圖6所示，托盤4繞著托盤4的中心以等角度間隔固持四個基 板。在第二實施例中，如圖4所示，可以藉由將電介質板9沿第一電極2的正表面的周緣部分附接以面對設置在托盤4的周邊部分上的四個基板的非目標表面的周緣部分，來改善各基板的徑向方向上的蝕刻分佈的不均勻性。在第二實施例中，第一電極2充當上電極(第二電極11(未顯示)充當下電極)。但是，當第一電極2充當下電極(第二電極11(未顯示)充當上電極)時，該實施例也包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
(第三實施例)
圖7是根據第三實施例的第一電極的示意性截面圖。圖7所示的第三實施例的基本配置與上述的圖1中的蝕刻裝置的基本配置相同。如圖11所示，托盤4在托盤4的中心固持第一基板，並且繞著托盤4的中心以等角度間隔固持至少四個第二基板。圖11所示的托盤4具有在基板8的厚度方向上延伸通過托盤4的複數個基板容納孔41a、41b、41c、41d和41e，以及能夠固持基板8的整個周緣部分的基板固持部分42a、42b、42c、42d和42e。基板固持部分42a、42b、42c、42d和42e各自可被設置為能夠固持基板8的周緣部分的一部分。當用第一電極2(上電極)固持托盤4時，最好使用圖11所示的托盤4來穩定地固持基板8。當用第二電極11固持托盤4時，也最好使用圖11所示的托盤4。在第三實施例中，第一 電極2充當上電極(第二電極11(未顯示)充當下電極)。但是，當第一電極2充當下電極(第二電極11(未顯示)充當上電極)時，該實施例也包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
如第三實施例中的圖8所示，電介質板9(例如，由諸如氧化鋁的陶瓷形成的部件)被附接於第一電極2的正表面，以面對基板8的非目標表面(不面對第二電極11的表面，即上表面)的外緣部分的與托盤4的周邊部分(由圖8中的鏈線同心圓顯示的部分)對應的部分。在第三實施例中，基板固持部分42a、42b、42c、42d和42e固持基板8的整個周緣部分。另外，托盤4包含固持托盤4的夾具5。因此，預測將在基板8的位於托盤4的周邊部分(由圖8中的鏈線同心圓顯示的部分)上的部分和基板8的剩餘部分上出現不均勻的蝕刻分佈。可以藉由將電介質板9附接於第一電極2的正表面以面對基板8的非目標表面(不面對第二電極11的表面，即上表面)的外緣部分的與托盤4的周邊部分(由圖8中的鏈線同心圓顯示的部分)對應的部分，來改善托盤的徑向方向上的蝕刻分佈的不均勻性。
(第四實施例)
圖9是根據第四實施例的第一電極的示意性截面圖。基本配置與第一蝕刻裝置中的基本配置相同。如圖11所示，托盤4在托盤4的中心固持第一基板，並且繞著托盤 4的中心以等角度間隔固持至少兩個第二基板。如圖10所示，在第四實施例中，電介質板9被附接到面對由托盤4固持的五個基板8的周緣部分附近的部分的部分。這使得可以改善各基板的徑向方向上的蝕刻分佈的不均勻性。在第四實施例中，第一電極2充當上電極(第二電極11(未顯示)充當下電極)。但是，當第一電極2充當下電極(第二電極11(未顯示)充當上電極)時，該實施例也包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
(第五實施例)
圖12是根據第五實施例的第一電極的示意性截面圖。基本配置與第一蝕刻裝置中的基本配置相同。在第五實施例中，電介質板9(例如，由諸如氧化鋁的陶瓷形成的部件)被附接於第一電極2的正表面，以面對基板8的非目標表面(不面對第二電極11的表面，即上表面)的與托盤4的周邊部分(由圖13中的鏈線顯示的兩個同心圓對中的外部同心圓對所顯示的部分)對應的部分。另外，額外電介質板9被附接於第一電極2的正表面，以面對固持於托盤4的中心側(由圖13中的鏈線顯示的兩個同心圓對中的內部同心圓對所顯示的部分)的基板8的非目標表面的端部(由圖13中的鏈線顯示的兩個同心圓對中的內部同心圓對的由陰影顯示的部分)。額外電介質板 9比電介質板9薄。這可改善托盤4的徑向方向和各基板8的徑向方向上的蝕刻分佈的不均勻性。在第五實施例中，第一電極2充當上電極(第二電極11(未顯示)充當下電極)。但是，當第一電極2充當下電極(第二電極11(未顯示)充當上電極)時，該實施例也包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
(第六實施例)
圖14是根據第六實施例的第一電極2的示意性截面圖。基本配置與第一蝕刻裝置中的基本配置相同。在第六實施例中，電介質板9(例如，由諸如氧化鋁的陶瓷形成的部件)被附接於第一電極2的正表面，以面對基板8的非目標表面(不面對第二電極11的表面)。另外，面對基板8的非目標表面的中心部分的電介質板9b比面對基板8的非目標表面的端部的電介質板9a和9c厚。這使得可以改善托盤4的徑向方向和各基板的徑向方向上的蝕刻分佈的不均勻性。在第六實施例中，第一電極2充當上電極(第二電極11充當下電極)。但是，當第一電極2充當下電極(第二電極11充當上電極)時，該實施例也包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
(第七實施例)
圖15是根據第七實施例的第一電極的示意性截面圖。基本配置與第一蝕刻裝置中的基本配置相同。在第七實施例中，從第一電極2的第一端部到第二端部逐步增大厚度的電介質板9a、9b和9c(例如，由諸如氧化鋁的陶瓷形成的部件)被附接於第一電極2的正表面，以面對基板8的非目標表面(不面對第二電極11的表面)。這使得可以改善托盤4的徑向方向和各基板的徑向方向上的蝕刻分佈的不均勻性。在第七實施例中，第一電極2充當上電極(第二電極11充當下電極)。但是，當第一電極2充當下電極(第二電極11充當上電極)時，該實施例也包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
(第八實施例)
圖16是根據第八實施例的第一電極的示意性截面圖。基本配置與第一蝕刻裝置中的基本配置相同。在第八實施例中，從第一電極2的第一端部到第二端部逐步減小厚度的電介質板9a、9b和9c(例如，由諸如氧化鋁的陶瓷形成的部件)被附接於第一電極2的正表面，以面對基板8的非目標表面(不面對第二電極11的表面)。這使得可以改善托盤4的徑向方向和各基板的徑向方向上的蝕刻分佈的不均勻性。在第八實施例中，第一電極2充當上電極(第二電極11充當下電極)。但是，當第一電極2充當下電極(第二電極11充當上電極)時，該實施例也 包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
(第九實施例)
圖17是根據第九實施例的第一電極的示意性截面圖。基本配置與第一蝕刻裝置中的基本配置相同。在第九實施例中，電介質板9(例如，由諸如氧化鋁的陶瓷形成的部件)被附接於第一電極2的正表面，以面對基板8的非目標表面(不面對第二電極11的表面)。另外，面對托盤4的中心部分的電介質板9b比面對托盤4的端部的電介質板9a薄。這使得可以改善托盤4的徑向方向和各基板的徑向方向上的蝕刻分佈的不均勻性。在第九實施例中，第一電極2充當上電極(第二電極11充當下電極)。但是，當第一電極2充當下電極(第二電極11充當上電極)時，該實施例也包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
(第十實施例)
圖18是根據第十實施例的第一電極的示意性截面圖。基本配置與第一蝕刻裝置中的基本配置相同。在第十實施例中，電介質板9(例如，由諸如氧化鋁的陶瓷形成的部件)被附接於第一電極2的正表面，以面對基板8的非目標表面(不面對第二電極11的表面)。面對托盤4的中心部分的電介質板9b比面對托盤4的端部的電介質 板9a厚。這使得可以改善托盤4的徑向方向和各基板的徑向方向上的蝕刻分佈的不均勻性。在第十實施例中，第一電極2充當上電極(第二電極11充當下電極)。但是，當第一電極2充當下電極(第二電極11充當上電極)時，該實施例也包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
(第十一實施例)
圖19是根據第十一實施例的第一電極的示意性截面圖。基本配置與第一蝕刻裝置中的基本配置相同。在第十一實施例中，電介質板9(例如，由諸如氧化鋁的陶瓷形成的部件)被附接於第一電極2的正表面，以面對基板8的非目標表面(不面對第二電極11的表面)。另外，各電介質板9從面對基板8的非目標表面的第一端部的部分9a到面對基板8的非目標表面的第二端部的部分9b連續增大厚度。這使得可以改善托盤4的徑向方向和各基板的徑向方向上的蝕刻分佈的不均勻性。在第十一實施例中，第一電極2充當上電極(第二電極11充當下電極)。但是，當第一電極2充當下電極(第二電極11充當上電極)時，該實施例也包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
(第十二實施例)
圖20是根據第十二實施例的第一電極的示意性截面 圖。基本配置與第一蝕刻裝置中的基本配置相同。在第十二實施例中，電介質板9(例如，由諸如氧化鋁的陶瓷形成的部件)被附接於第一電極2的正表面，以面對基板8的非目標表面(不面對第二電極11的表面)。另外，各電介質板9從面對基板8的非目標表面的第一端部的部分9a到面對基板8的非目標表面的第二端部的部分9b連續減小厚度。這使得可以改善托盤4的徑向方向和各基板的徑向方向上的蝕刻分佈的不均勻性。在第十二實施例中，第一電極2充當上電極(第二電極11充當下電極)。但是，當第一電極2充當下電極(第二電極11充當上電極)時，該實施例也包含第一電極2被設置在腔室1的側壁上以面對第二電極11的情況。
雖然已參照示例性實施例描述了本發明，但要理解，本發明不限於公開的示例性實施例。隨附的申請專利範圍要被賦予最廣的解釋，以包含所有這樣的修改以及均等的結構和功能。
1‧‧‧腔室
2‧‧‧第一電極
3‧‧‧電源供應
4‧‧‧托盤
5‧‧‧夾具
6‧‧‧排氣埠
7‧‧‧氣體供應機構
8‧‧‧基板
9‧‧‧電介質板
10‧‧‧匹配箱
11‧‧‧第二電極
12‧‧‧絕緣體

Claims (9)

  1. 一種蝕刻裝置，包括：腔室，可被抽空；第一電極，被設置在該腔室中，並包含托盤支撐部分，被建構成支撐托盤，該托盤能固持複數個基板並將該基板載入至該腔室中並從該腔室卸載該基板；電壓施加單元，被建構成對該第一電極施加電壓；以及電介質板，被附接於該第一電極的部分，其中該部分面對該托盤和該基板的上表面的外緣部分。
  2. 根據請求項1所述的蝕刻裝置，其中該複數個基板繞著該托盤的中心以等角度間隔而被安裝。
  3. 根據請求項1所述的蝕刻裝置，其中該複數個基板包含第一基板，被固持在該托盤的中心，以及至少兩個第二基板，繞著該托盤的中心以等角度間隔而被固持。
  4. 根據請求項1所述的蝕刻裝置，其中該電介質板被置於該托盤的周邊部分側。
  5. 根據請求項4所述的蝕刻裝置，其另包括額外電介質板，該額外電介質板被附接於該第一電極的該部分，其中該額外電介質板被置於該托盤的中心部分側，且該額外電介質板比該電介質板薄。
  6. 一種蝕刻裝置，包括：能夠被抽空的腔室；第一電極，被設置在該腔室中，並包含被配置為支撐 托盤的托盤支撐部分，該托盤能固持複數個基板並將該基板載入到該腔室中及從該腔室卸載該基板；電壓施加單元，被配置為對該第一電極施加電壓；以及電介質板，沿該第一電極的表面的周邊邊緣部分被設置，其中該表面面對該托盤以面對該基板的上表面的周邊邊緣部分。
  7. 根據請求項6的蝕刻裝置，其中，該複數個基板包含被固持在該托盤的中心的第一基板、以及繞著該托盤的中心以等角度間隔被固持的至少兩個第二基板，並且該電介質板被設置成面對該第二基板的上表面的周邊邊緣部分。
  8. 根據請求項1或6的蝕刻裝置，其中，該托盤被設有在該基板的厚度方向上貫穿該托盤的複數個基板容納孔。
  9. 根據請求項1或6的蝕刻裝置，還包括被設置為面對該第一電極的第二電極。
TW103117007A 2013-05-17 2014-05-14 蝕刻裝置 TWI570763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013104983 2013-05-17
JP2014080474A JP6348321B2 (ja) 2013-05-17 2014-04-09 エッチング装置

Publications (2)

Publication Number Publication Date
TW201511068A TW201511068A (zh) 2015-03-16
TWI570763B true TWI570763B (zh) 2017-02-11

Family

ID=51894829

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117007A TWI570763B (zh) 2013-05-17 2014-05-14 蝕刻裝置

Country Status (4)

Country Link
US (1) US11195700B2 (zh)
JP (1) JP6348321B2 (zh)
CN (1) CN104167379B (zh)
TW (1) TWI570763B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7447119B2 (ja) * 2018-12-17 2024-03-11 アプライド マテリアルズ インコーポレイテッド 光学装置製造のための電子ビーム装置
CN111415855B (zh) * 2020-04-08 2022-08-23 Tcl华星光电技术有限公司 蚀刻设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050665A (ja) * 1996-07-30 1998-02-20 Nec Kansai Ltd ドライエッチング装置
TW418461B (en) * 1997-03-07 2001-01-11 Tokyo Electron Ltd Plasma etching device
TWI281713B (en) * 2003-05-27 2007-05-21 Samsung Electronics Co Ltd Wafer edge etching apparatus and method
JP2010225775A (ja) * 2009-03-23 2010-10-07 Panasonic Corp プラズマ処理装置
JP2012234904A (ja) * 2011-04-28 2012-11-29 Panasonic Corp 静電チャックおよびこれを備えるドライエッチング装置
TWI396484B (zh) * 2010-11-05 2013-05-11 Zhen Ding Technology Co Ltd 蝕刻裝置及使用該蝕刻裝置蝕刻基板之方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342901A (en) * 1980-08-11 1982-08-03 Eaton Corporation Plasma etching electrode
EP0089382B1 (de) * 1982-03-18 1986-08-20 Ibm Deutschland Gmbh Plasmareaktor und seine Anwendung beim Ätzen und Beschichten von Substraten
JPS59175727A (ja) * 1983-03-26 1984-10-04 Toshiba Corp プラズマエツチング装置
US4843683A (en) 1988-09-30 1989-07-04 Shrimp Wacker, Inc. Shrimp peeling machine
JP2770753B2 (ja) 1994-09-16 1998-07-02 日本電気株式会社 プラズマ処理装置およびプラズマ処理方法
JP3393970B2 (ja) 1996-07-05 2003-04-07 株式会社東芝 露光用マスクの製造方法
US6165907A (en) 1996-05-20 2000-12-26 Kabushiki Kaisha Toshiba Plasma etching method and plasma etching apparatus
US6188564B1 (en) 1999-03-31 2001-02-13 Lam Research Corporation Method and apparatus for compensating non-uniform wafer processing in plasma processing chamber
JP2002246368A (ja) * 2001-02-14 2002-08-30 Anelva Corp ウェハー表面径方向均一プラズマを用いるウェハー処理システム
JP4472372B2 (ja) * 2003-02-03 2010-06-02 株式会社オクテック プラズマ処理装置及びプラズマ処理装置用の電極板
KR100585089B1 (ko) 2003-05-27 2006-05-30 삼성전자주식회사 웨이퍼 가장자리를 처리하기 위한 플라즈마 처리장치,플라즈마 처리장치용 절연판, 플라즈마 처리장치용하부전극, 웨이퍼 가장자리의 플라즈마 처리방법 및반도체소자의 제조방법
JP2005136165A (ja) * 2003-10-30 2005-05-26 Matsushita Electric Ind Co Ltd ドライエッチング装置
US7449220B2 (en) * 2004-04-30 2008-11-11 Oc Oerlikon Blazers Ag Method for manufacturing a plate-shaped workpiece
KR101153118B1 (ko) 2005-10-12 2012-06-07 파나소닉 주식회사 플라즈마 처리장치 및 플라즈마 처리방법
JP4361045B2 (ja) * 2005-10-12 2009-11-11 パナソニック株式会社 プラズマ処理装置及びプラズマ処理方法
US8157953B2 (en) 2006-03-29 2012-04-17 Tokyo Electron Limited Plasma processing apparatus
JP2008159097A (ja) 2006-12-20 2008-07-10 Hitachi Ltd 基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法
JP5029089B2 (ja) * 2007-03-26 2012-09-19 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
JP2009123934A (ja) * 2007-11-15 2009-06-04 Tokyo Electron Ltd プラズマ処理装置
KR101050463B1 (ko) * 2009-05-07 2011-07-20 삼성모바일디스플레이주식회사 플라즈마 처리 장치
JP5243465B2 (ja) * 2010-01-28 2013-07-24 パナソニック株式会社 プラズマ処理装置
US20120267049A1 (en) * 2011-04-25 2012-10-25 Craig Lyle Stevens Grounding assembly for vacuum processing apparatus
JP6285620B2 (ja) * 2011-08-26 2018-02-28 新光電気工業株式会社 静電チャック及び半導体・液晶製造装置
KR20130042695A (ko) 2011-10-19 2013-04-29 삼성전자주식회사 플라즈마 식각장치
WO2013112313A1 (en) * 2012-01-26 2013-08-01 Applied Materials, Inc. Thermal processing chamber with top substrate support assembly

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050665A (ja) * 1996-07-30 1998-02-20 Nec Kansai Ltd ドライエッチング装置
TW418461B (en) * 1997-03-07 2001-01-11 Tokyo Electron Ltd Plasma etching device
TWI281713B (en) * 2003-05-27 2007-05-21 Samsung Electronics Co Ltd Wafer edge etching apparatus and method
JP2010225775A (ja) * 2009-03-23 2010-10-07 Panasonic Corp プラズマ処理装置
TWI396484B (zh) * 2010-11-05 2013-05-11 Zhen Ding Technology Co Ltd 蝕刻裝置及使用該蝕刻裝置蝕刻基板之方法
JP2012234904A (ja) * 2011-04-28 2012-11-29 Panasonic Corp 静電チャックおよびこれを備えるドライエッチング装置

Also Published As

Publication number Publication date
US20140338836A1 (en) 2014-11-20
TW201511068A (zh) 2015-03-16
CN104167379B (zh) 2018-04-27
US11195700B2 (en) 2021-12-07
CN104167379A (zh) 2014-11-26
JP6348321B2 (ja) 2018-06-27
JP2014241394A (ja) 2014-12-25

Similar Documents

Publication Publication Date Title
JP6290275B2 (ja) 高度なｒｆ及び温度の均一性を備えた静電チャック
JP5702968B2 (ja) プラズマ処理装置及びプラズマ制御方法
TWI433232B (zh) An upper electrode, a plasma processing device, and a plasma processing method
CN206877967U (zh) 处理套件和等离子体腔室
TWI478203B (zh) A plasma processing device and its constituent parts
JP4928991B2 (ja) 基板処理装置
JP4082924B2 (ja) 静電吸着ホルダー及び基板処理装置
JP2008177493A (ja) 基板処理装置及びフォーカスリング
TWI772200B (zh) 溫度控制裝置及溫度控制方法
US8545672B2 (en) Plasma processing apparatus
TW201816829A (zh) 基板處理裝置及基板處理方法
TWI570763B (zh) 蝕刻裝置
TWI549221B (zh) Electrostatic fixture
JP2013201432A (ja) プラズマ処理装置用トレイ、プラズマ処理装置、及びプラズマ処理方法
JP6932070B2 (ja) フォーカスリング及び半導体製造装置
KR20200005398A (ko) 정전 척 및 그를 포함하는 플라즈마 처리 장치
JP5336968B2 (ja) プラズマ処理装置用電極及びプラズマ処理装置
WO2017195672A1 (ja) 静電チャック、および、プラズマ処理装置
JP5539436B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP4355159B2 (ja) 静電吸着ホルダー及び基板処理装置
JP4972327B2 (ja) プラズマ処理装置
JP4634581B2 (ja) スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置
JP5426647B2 (ja) 基板処理装置
JPH06112302A (ja) プラズマ処理装置及びその取扱方法
JP3819538B2 (ja) 静電チャック装置及び載置台