TWI566396B - 於晶格不匹配半導體基板上的無缺陷鬆弛覆蓋層 - Google Patents

於晶格不匹配半導體基板上的無缺陷鬆弛覆蓋層 Download PDF

Info

Publication number
TWI566396B
TWI566396B TW103136421A TW103136421A TWI566396B TW I566396 B TWI566396 B TW I566396B TW 103136421 A TW103136421 A TW 103136421A TW 103136421 A TW103136421 A TW 103136421A TW I566396 B TWI566396 B TW I566396B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
substrate
defect
filler
Prior art date
Application number
TW103136421A
Other languages
English (en)
Other versions
TW201539740A (zh
Inventor
黃海苟
黃 劉
金平 劉
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201539740A publication Critical patent/TW201539740A/zh
Application granted granted Critical
Publication of TWI566396B publication Critical patent/TWI566396B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

於晶格不匹配半導體基板上的無缺陷鬆弛覆蓋層
本發明大體有關於半導體結構及其製造。更特別的是，本發明係有關於一種半導體結構以及一種用以製作有半導體層在基板上的該半導體結構之方法，該層有約80%以上的應變鬆馳程度以及約100/cm2以下的貫穿差排密度(threading dislocation density)。
半導體基板上的應變鬆馳半導體材料，例如矽基板上的矽鍺，在電子及光電裝置有許多潛在應用。為了實際應用，最好該層具有高應變鬆馳程度，低貫穿差排密度，以及平滑的表面。此外，最好也最小化層厚，因為隨著層厚增加，生產成本也上升以及出現重大的技術問題，例如與材料關連的不良導熱性。根據實驗結果及理論模型，這些所欲特性常常自我矛盾。例如，實驗結果及理論模型指出矽鍺在矽基板上的應變鬆馳程度取決於矽鍺的層厚，該層愈厚，則應變鬆馳程度愈高。預料只有極薄的薄膜才有高應變鬆馳程度(約90%)，但是就成本而言，這 不實際。同樣，貫穿差排密度(TDD)顯示為矽鍺層厚的函數，從而TDD隨著矽鍺層厚增加而減少。結果，在矽基板上製造有適於裝置應用之高應變鬆馳程度及低TDD的薄矽鍺是件挑戰。
因此，有高應變鬆馳程度、低TDD及減少層厚之應變鬆馳半導體層需要具有成本效益、量產可行的製造技術。
在一方面，提供一種製造半導體結構的方法，可克服先前技術的缺點以及有額外優點。該方法包括：提供一起始半導體結構，該結構包括：一半導體基板，包含至少一第一半導體材料，以及在該基板上由至少一第二半導體材料組成的一第二層。該基板與該第二層間存在晶格不匹配(lattice mismatch)，以及至少一缺陷出現且可暴露於該第二層中。該方法更包括：暴露該至少一缺陷，填入(fill-in)該第二層中由該暴露步驟產生的任何空隙(void)，以及在該填入步驟後，用一半導體覆蓋層覆蓋該第二層。該覆蓋層有約80%以上的應變鬆馳程度以及約100/cm2以下的非零(non-zero)貫穿差排密度。
根據另一方面，提供一種半導體結構。該結構包含一半導體基板，係包含至少一第一半導體材料，在該基板上由至少一第二半導體材料組成的一第二層，以及在該第二層上的一半導體覆蓋層。該基板與該覆蓋層間存在晶格不匹配，以及該覆蓋層有約80%以上的應變鬆馳 程度以及約100/cm2以下的非零貫穿差排密度。
由以下本發明各種方面結合附圖的詳細說明可明白以上及其他的本發明之目標、特徵及優點。
102‧‧‧基板
104、112‧‧‧層
106‧‧‧缺陷
108、120‧‧‧表面
110‧‧‧空隙
114‧‧‧已填空隙
115‧‧‧平坦化表面
116‧‧‧半導體材料層
118‧‧‧小凹痕
122‧‧‧無缺陷表面
第1圖係根據本發明之一或更多方面的起始半導體結構的一範例的橫截面圖，它在基板上方的半導體層中有一或更多可暴露缺陷。
第2圖係根據本發明之一或更多方面圖示第1圖結構於暴露缺陷(或數個)之後的一範例。
第3圖係根據本發明之一或更多方面圖示第2圖結構在沉積一層填料材料於暴露缺陷(或數個)上面後的一範例。
第4圖係根據本發明之一或更多方面圖示第3圖結構於移除在經填入暴露缺陷(或數個)上面之填料層及平坦化後的一範例。
第5圖係根據本發明之一或更多方面圖示第4圖結構於建立半導體材料之覆蓋層後的一範例。
第6圖係根據本發明之一或更多方面圖示第5圖結構於覆蓋層平坦化後的一範例。
以下用圖示於附圖的非限定性範例更詳細地解釋本發明的數個方面及其一些特徵、優點及細節。省略習知材料、製造工具、加工技術等等的描述以免不必要的模糊本發明的細節。不過，應瞭解，儘管詳細說明及特 定範例指出本發明的數個方面，然而它們皆僅供圖解說明而不是用來限制。熟諳此藝者顯然由本揭示內容可明白在本發明概念的精神及/或範疇內有各種取代、修改、附加及/或配置。
可應用如用於本專利說明書及申請專利範圍中的近似語以修飾允許改變而不導致相關基本功能改變的任何數量表示法。因此，用一用語或數個用語修飾的數值，例如"大約"不受限於指定的確切數值。在某些情況下，該近似語可對應至用於測量該數值之儀器的精確度。
用於本文的術語是只為了要描述特定實施例而非旨在限制本發明。如本文所使用的，英文單數形式"a"、"an"和"the"也旨在包括複數形式，除非上下文中另有明確指示。更應該理解，用語"包括(comprise)"(以及任何形式的包括，例如"comprises"及"comprising")、"具有(have)"(以及任何形式的具有，例如"has"及"having")、"包含(include)"(以及任何形式的包含，例如"includes"及"including")以及"含有(contain)"(以及任何形式的含有，例如"contains"及"containing")都是開放的連繫動詞。結果，"包括"、"具有"、"包含"、"含有"一或更多步驟或元件的方法或裝置係擁有該一或更多步驟或元件，但是不限於只有該一或更多步驟或元件。同樣，"包括"、"具有"、"包含"、"含有"一或更多特徵的方法步驟或裝置元件係擁有該一或更多特徵，但是不限於只有該一或更多特徵。此外，用某一方式組態而成的裝置或結構至少是用該方式組態，但是也可用未表 列的方式來組態。
如本文所使用的，在使用用語"連接(connect)"提及兩個實體元件時意指這兩個實體元件直接連接。不過，用語"耦合(couple)"可意指直接連接或通過一或更多中間元件的連接。
如本文所使用的，用語"可能"及"也許"表示在一組情況內可能發生；擁有指定性質、特性或功能；及/或限定另一動詞，其係藉由表達與受限動詞關連的能力、性能或可能性中之一或更多。因此，使用"可能"及"也許"指出一修飾用語明顯適合、能夠或適用於被指涉性能、功能或用法，同時考慮到在有些情況下，該修飾用語有時可能不適合、能夠或適用。例如，在有些情況下，可預期一事件或性能，同時在其他情況下，該事件或性能不會發生，因此用"可能"及"也許"反映這種區別。
以下參考為求容易了解而不按照比例繪製的附圖，附圖中相同或類似的組件用相同的元件符號表示。
第1圖係起始半導體結構的一範例的橫截面圖，它在基板表面上或附近的半導體層中有一或更多缺陷。該起始結構包括由第一半導體材料組成的基板102以及由第二半導體材料組成的層104。該基板的半導體材料可包含任何適當半導體材料，例如，矽(Si)、砷化鎵(GaAs)或磷化銦(InP)。此外，該基板可為塊狀基板(例如，晶圓)。該第二半導體材料層包含一或更多半導體材料以及與該基板晶格不匹配。可能第二半導體材料的範例大體包括來自 元素週期表之III-V族的一或更多半導體材料，例如，矽鍺(SiGe)、鍺(Ge)、砷化銦鎵(InGaAs)、碲化鎘(CdTe)、或碲化汞鎘(CdHgTe)。如第1圖所示，層104中存在一或更多缺陷，包括在第二半導體材料層之正面108的缺陷106。通常，該等缺陷在沿著該層或膜的深度分布，其密度通常由基底(亦即，與基板102的介面)至表面遞減。不過，就本發明的目的而言，只著眼在相關表面處或附近的缺陷而且在此被稱為"可暴露(exposable)"。如本文所使用的，用語"缺陷"或"數個缺陷"係指晶格結構中的一或更多差排(例如，貫穿差排)或不規則性。
第2圖係圖示第1圖結構在暴露缺陷(或數個)106之後的一範例。暴露缺陷(或數個)係指實際移除層104表面108在覆蓋該缺陷之區域中的材料，留下空隙110以及暴露該等缺陷。較佳地，最小化被移除的材料，同時仍暴露該缺陷。例如，可用乾蝕刻或對缺陷有選擇性的濕蝕刻實現缺陷暴露(亦即，移除層104中覆蓋給定缺陷的材料)。熟諳此藝者應瞭解，有缺陷區域的蝕刻明顯快於沒有缺陷的區域；因此，該蝕刻被視為對於缺陷有選擇性。在一範例中，該第二半導體材料包含矽鍺以及以乾式為較佳的選擇性蝕刻，而且可包括，例如，以高於約600℃的溫度，在氫氣氣氛中使用鹽酸。
第3圖係圖示第2圖結構在沉積一層填料材料於有暴露缺陷(或數個)之層上面的一範例。由填料材料組成的層112可包含，例如，氧化物或氮化物。在一範例 中，在基板102包含矽以及層104的材料包含矽鍺時，該填料材料可包含，例如，氧化物。實現該氧化物的沉積可使用，例如，化學氣相沉積(CVD)的形式，包括例如習知CVD及低壓CVD(LPCVD)。在任一情形下，熟諳此藝者應瞭解，都需要矽源及氧源。該矽源，例如，可為正矽酸乙酯(TEOS)或矽烷(SiH4)。氧源，例如，可為氧(O2)或一氧化氮(N2O)。此外，熟諳此藝者應瞭解，LPCVD使用低於大氣壓的壓力。在本範例的一變體中，氮化物用來作為填料材料。需要含矽源及含氮源。例如，矽源可為二氧化矽(SiO2)、二氯矽烷(H2SiCl2)，它也被稱為"DCS"，同時氮源，例如可為產生氮化矽(Si3N4)的氨(NH3)。
第4圖係圖示第3圖結構於移除在經填入缺陷(或數個)上面之填料層然後平坦化產生平坦化表面115之後的一範例。較佳地，移除在已填空隙114上面的無用填料材料，以及在同一個製程中完成兩者的平坦化，但是不需要如此。在一範例中，在基板包含矽時，層104的材料包含矽鍺，以及該填料材料包含氧化物，實現矽鍺表面及已填空隙的氧化物移除及平坦化可用化學機械研磨(CMP)技術，例如，使用基於鈰氧(亦即，鈰(IV)氧化物(CeO2))的泥漿以及在層104上停止。在一較佳變體中，使用鈰(III)氧化物，它在溫度壓力的標準條件下更穩定。
第5圖係圖示第4圖結構在產生額外半導體材料116於層104上、覆蓋平坦化表面(115，第5圖)之後的一範例。在一範例中，產生該額外材料可藉由成長磊晶 半導體材料於該表面上。例如，在該磊晶材料包含矽鍺時，成長磊晶矽鍺，例如，可用CVD製程，例如，LPCVD。矽源，例如，可為矽烷(SiH4)或DCS，以及鍺源，例如，可為鍺烷(GeH4)或二鍺烷(Ge2H6)。對於除矽鍺以外的磊晶材料，分子束磊晶成長(MBE)或金屬有機CVD(MOCVD)為較佳製程。熟諳此藝者應瞭解，MBE使用有緩慢沉積速率以及無載送氣體的高度真空以沉積單晶，以及MOCVD使用金屬有機前驅物。應注意，如果在移除及平坦化期間失去任何填料材料，在已填空隙上面可能有小凹痕(indentation)118。
額外材料116的厚度將取決於許多因素，包括所用額外材料的類型，施加，所欲缺陷密度及成本。在額外材料為磊晶矽鍺的範例中，該額外材料可厚約500奈米至約800奈米。一般而言，該厚度應能實現約80%以上之應變鬆馳以及約100/cm2以下之非零貫穿差排密度的目標。
第6圖係圖示第5圖結構在平坦化半導體材料層116之後的一範例。在一範例中，為了移除任何凹痕(例如，凹痕118)，實現表面120(參考第5圖)的平坦化可利用使用泥漿磨料大小約20奈米至約30奈米之超高純度膠態矽土泥漿以及約2埃/秒至約3埃/秒之相對低移除速率的CMP形式。最終結果是無缺陷表面122備妥進一步加工，或者視需要，重覆缺陷暴露、填入及添加覆蓋層的循環直到實現所欲缺陷程度。此外，如隨後會更加詳細地描述的，平坦化層116有約80%以上的應變鬆馳程度以及約 100/cm2以下的非零貫穿差排密度。
以上所揭示的是製作無缺陷鬆馳半導體層在半導體基板上之所得結構的方法。如本文所使用的，用語"鬆馳"係指應變鬆馳。熟諳此藝者應瞭解，在施加至基板時，層104(第1圖)的晶格大小與其自然狀態相比有改變(例如，變大)，以便與大小不同的基板晶格(例如，較大)共形。晶格大小變成與自然狀態不同會產生應變。
已予揭示的該方法包括：提供一起始半導體結構，該結構包含由至少一第一半導體材料組成的一半導體基板，以及在該基板上由至少一第二半導體材料組成的一第二層。該基板與該第二層間存在晶格不匹配，以及可暴露缺陷(或數個)存在於該第二層中。該方法更包括：暴露該至少一缺陷，填入該第二層中由該暴露步驟產生的任何空隙，以及在該填入步驟後，用一半導體覆蓋層覆蓋該第二層。該覆蓋層有約80%以上的應變鬆馳程度以及約100/cm2以下的貫穿差排密度。熟諳此藝者應瞭解，"貫穿差排密度"係指晶格結構中的一或更多差排(例如，貫穿差排)或不規則性。
在一範例中，該基板的半導體材料可包含矽、砷化鎵或磷化銦。在另一範例中，該半導體基板可包含一塊狀半導體基板。
在一範例中，暴露該(等)缺陷的步驟包括：移除該第二層的材料，以及填入用填料材料(或數個)建立的任何空隙(或數個)。在一範例中，該(等)填料材料包括氧 化物。在一範例中，移除材料以暴露該(等)缺陷的步驟包括：用乾蝕刻法蝕刻該第二層，例如，在約10托耳低壓下約600至約800℃之H2(氫氣)中所攜載的HCl(鹽酸)。在一範例中，該填入步驟包括共形沉積由填料材料(或數個)組成的一填料層，以及蝕刻該填料層，在該第二層上停止。
在一範例中，該覆蓋步驟包括：成長磊晶半導體材料於該經填入第二層上。在一範例中，該磊晶半導體材料可包含來自元素週期表之III-V族的一或更多半導體材料，例如，矽及/或鍺(Si/Ge屬IV族，Ga-As屬三五族)。選定的特殊磊晶材料會取決於使用於第二層的半導體材料。如以上在說明第1圖時所述，該第二層大體包括來自元素週期表之III-V族的一或更多半導體材料，例如，矽鍺(SiGe)、鍺(Ge)、砷化銦鎵(InGaAs)、碲化鎘(CdTe)、或碲化汞鎘(CdHgTe)。選定的磊晶半導體材料例如應可最小化或避免由晶格大小差異引起的應變。例如，藉由確保磊晶材料有與該第二層材料大約相同(相同最理想)的面內晶格常數(in-plane lattice constant)，可實現此事。這有助於避免任何額外缺陷。
在矽鍺用作磊晶材料時，鍺在該矽鍺中的百分比可在約20%至約100%之範圍中。
與上述製造方法一起，本發明包括所得半導體結構。該結構包含由一或更多半導體材料組成的一半導體基板，以及在該基板上面的一半導體覆蓋層，該覆蓋層包含一或更多第二半導體材料。該基板與該覆蓋層間存 在晶格不匹配，以及該覆蓋層有約80%以上的應變鬆馳程度以及約100/cm2以下的非零貫穿差排密度。在一範例中，該半導體結構有小於約0.5微米的非零厚度。
在一範例中，該基板的該半導體材料包含矽、砷化鎵或磷化銦。在另一範例中，該半導體基板包含一塊狀半導體基板。
該半導體覆蓋層可包含來自元素週期表之III-V族的材料，及/或可包含一磊晶材料。在一範例中，該半導體覆蓋層包含矽鍺。在使用矽鍺時，鍺在該矽鍺中的百分比可在約20%至約100%之範圍中。
在另一範例中，該半導體覆蓋層包含砷化銦鎵、碲化鎘及碲化汞鎘中之一者。
儘管本文已描述及圖示本發明的數個方面，然而熟諳此藝者仍可做出替代方面以實現相同的目標。因此，希望隨附申請專利範圍可涵蓋落在本發明真正精神及範疇內的所有此類替代方面。
104‧‧‧層
116‧‧‧半導體材料層
122‧‧‧無缺陷表面

Claims (20)

  1. 一種製造半導體結構之方法，係包括：提供起始半導體結構，該結構包括：半導體基板，係包含至少一第一半導體材料；以及在該基板上至少一第二半導體材料的第二層，其中，該基板與該第二層間存在晶格不匹配，以及其中，至少一缺陷出現且可暴露於該第二層中；暴露該至少一缺陷；將至少一填料材料填入該第二層中由該暴露所產生的任何空隙；以及在該填入後，以半導體覆蓋層覆蓋該第二層與該至少一填料材料，其中，該半導體覆蓋層直接接觸該第二層與該至少一填料材料；其中，該覆蓋層具有約80%以上的應變鬆馳程度以及約100/cm2以下的非零貫穿差排密度。
  2. 如申請專利範圍第1項所述之方法，其中，該暴露包括：對該至少一缺陷選擇性地蝕刻該第二層。
  3. 如申請專利範圍第1項所述之方法，其中，該填入包括：共形沉積該至少一填料材料的填料層於具有經暴露之至少一缺陷的該第二層上；以及蝕刻該填料層並且在該第二層上停止。
  4. 如申請專利範圍第1項所述之方法，其中，該至少一填料材料包含氧化物。
  5. 如申請專利範圍第1項所述之方法，其中，該覆蓋包括： 在具有經暴露之至少一缺陷的該第二層上建立半導體覆蓋材料層；以及平坦化該覆蓋層。
  6. 如申請專利範圍第5項所述之方法，其中，該覆蓋材料包含半導體磊晶材料，以及其中，該建立包括成長該半導體磊晶材料。
  7. 如申請專利範圍第1項所述之方法，其中，該第二半導體材料包含來自元素週期表之III-V族的至少一半導體材料，以及其中，該覆蓋層包含具有面內晶格常數大約與該第二層相同的半導體磊晶材料。
  8. 如申請專利範圍第7項所述之方法，其中，來自元素週期表之III-V族的該至少一半導體材料包含鍺、矽鍺、砷化銦鎵、碲化鎘及碲化汞鎘中之一者。
  9. 如申請專利範圍第8項所述之方法，其中，該至少一半導體材料包含矽鍺，以及其中，鍺在該矽鍺中的百分比在約20%至約100%之範圍中。
  10. 如申請專利範圍第1項所述之方法，其中，該基板之該至少一第一半導體材料包含矽、砷化鎵及磷化銦中之一者。
  11. 如申請專利範圍第1項所述之方法，其中，該半導體基板包含塊狀半導體基板。
  12. 一種半導體結構，係包括：半導體基板，包含至少一第一半導體材料；在該基板上至少一第二半導體材料的第二層； 在該第二層之任何空隙中的至少一填料材料；以及在該第二層與該至少一填料材料上的半導體覆蓋層，其中，該半導體覆蓋層直接接觸該第二層與該至少一填料材料；其中，該基板與該覆蓋層間存在晶格不匹配，以及其中，該覆蓋層具有約80%以上的應變鬆馳程度以及約100/cm2以下的非零貫穿差排密度。
  13. 如申請專利範圍第12項所述之半導體結構，其中，該半導體覆蓋層包含具有面內晶格常數大約與該第二層相同的磊晶材料。
  14. 如申請專利範圍第12項所述之半導體結構，其中，該半導體覆蓋層包含來自元素週期表之III-V族的至少一半導體材料。
  15. 如申請專利範圍第14項所述之半導體結構，其中，該至少一半導體材料包含鍺、矽鍺、砷化銦鎵、碲化鎘及碲化汞鎘中之一者。
  16. 如申請專利範圍第15項所述之半導體結構，其中，該至少一半導體材料包含矽鍺。
  17. 如申請專利範圍第16項所述之半導體結構，其中，鍺在該矽鍺中的百分比在約20%至約100%之範圍中。
  18. 如申請專利範圍第12項所述之半導體結構，其中，該半導體結構具有小於約0.5微米的非零厚度。
  19. 如申請專利範圍第12項所述之半導體結構，其中，該基板之該至少一第一半導體材料包含矽、砷化鎵及磷化 銦中之一者。
  20. 如申請專利範圍第12項所述之半導體結構，其中，該半導體基板包含塊狀半導體基板。
TW103136421A 2014-04-14 2014-10-22 於晶格不匹配半導體基板上的無缺陷鬆弛覆蓋層 TWI566396B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/252,447 US9368342B2 (en) 2014-04-14 2014-04-14 Defect-free relaxed covering layer on semiconductor substrate with lattice mismatch

Publications (2)

Publication Number Publication Date
TW201539740A TW201539740A (zh) 2015-10-16
TWI566396B true TWI566396B (zh) 2017-01-11

Family

ID=54265749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136421A TWI566396B (zh) 2014-04-14 2014-10-22 於晶格不匹配半導體基板上的無缺陷鬆弛覆蓋層

Country Status (3)

Country Link
US (1) US9368342B2 (zh)
CN (1) CN104979164B (zh)
TW (1) TWI566396B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368342B2 (en) * 2014-04-14 2016-06-14 Globalfoundries Inc. Defect-free relaxed covering layer on semiconductor substrate with lattice mismatch
CN116936703A (zh) 2016-06-24 2023-10-24 克罗米斯有限公司 多晶陶瓷衬底及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150001A1 (en) * 2001-05-09 2004-08-05 Vitaly Shchukin Defect-free semiconductor templates for epitaxial growth
US20040242006A1 (en) * 2003-05-30 2004-12-02 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3970011B2 (ja) * 2001-12-11 2007-09-05 シャープ株式会社 半導体装置及びその製造方法
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
EP2267762A3 (en) * 2002-08-23 2012-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7064037B2 (en) 2004-01-12 2006-06-20 Chartered Semiconductor Manufacturing Ltd. Silicon-germanium virtual substrate and method of fabricating the same
US6995078B2 (en) 2004-01-23 2006-02-07 Chartered Semiconductor Manufacturing Ltd. Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch
CN101866831B (zh) * 2009-04-20 2012-03-21 国立中兴大学 低表面缺陷密度的外延基板及其制造方法
US20110221039A1 (en) * 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
US9048129B2 (en) * 2011-05-25 2015-06-02 Globalfoundries Singapore Pte. Ltd. Method for forming fully relaxed silicon germanium on silicon
US9368342B2 (en) * 2014-04-14 2016-06-14 Globalfoundries Inc. Defect-free relaxed covering layer on semiconductor substrate with lattice mismatch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150001A1 (en) * 2001-05-09 2004-08-05 Vitaly Shchukin Defect-free semiconductor templates for epitaxial growth
US20040242006A1 (en) * 2003-05-30 2004-12-02 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth

Also Published As

Publication number Publication date
US20150295047A1 (en) 2015-10-15
TW201539740A (zh) 2015-10-16
US9368342B2 (en) 2016-06-14
CN104979164A (zh) 2015-10-14
CN104979164B (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
TW202203473A (zh) 用於功率及rf應用的工程基板結構
US9379204B2 (en) Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
US9608160B1 (en) Polarization free gallium nitride-based photonic devices on nanopatterned silicon
Liang et al. Uniformity study of wafer-scale InP-to-silicon hybrid integration
CN104025282B (zh) 用于释放多个半导体器件层的外延剥离
WO2015160903A1 (en) Nitrogen-polar semipolar gan layers and devices on sapphire substrates
TWI709175B (zh) 絕緣體覆矽鍺結構
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
TWI805649B (zh) 應變平衡半導體結構及其製造方法
JP5254195B2 (ja) 基板上に単結晶半導体層を作製する方法
US9048173B2 (en) Dual phase gallium nitride material formation on (100) silicon
US10755925B2 (en) Post growth heteroepitaxial layer separation for defect reduction in heteroepitaxial films
TWI566396B (zh) 於晶格不匹配半導體基板上的無缺陷鬆弛覆蓋層
CN111668090B (zh) 一种半导体结构及其制造方法
TWI762501B (zh) 使用熱匹配基板的磊晶氮化鎵材料的生長
EP3809450A1 (fr) Procede d'hetero-integration d'un materiau semi-conducteur d'interet sur un substrat de silicium
US8222988B2 (en) Porous device for optical and electronic applications and method of fabricating the porous device
TW201729355A (zh) 製造混合式基材的方法
TW552699B (en) Structure and method for fabricating semiconductor structures with coplanar surfaces
EP3809452B1 (fr) Procédé d'épitaxie de seleniure de gallium (gase) sur un substrat de silicium d'orientation (111)
KR102156349B1 (ko) 표면 스트레스가 완화된 결정질의 탄화실리콘 박막 구조체 제조방법
TW201714206A (zh) 磊晶層的形成方法
JP2592832B2 (ja) 結晶の形成方法
JPH01723A (ja) ３−ｖ族化合物結晶物品およびその形成方法
KR20120063082A (ko) 웨이퍼 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees