TWI559454B - Memory elements and memory devices - Google Patents

Memory elements and memory devices Download PDF

Info

Publication number
TWI559454B
TWI559454B TW101136274A TW101136274A TWI559454B TW I559454 B TWI559454 B TW I559454B TW 101136274 A TW101136274 A TW 101136274A TW 101136274 A TW101136274 A TW 101136274A TW I559454 B TWI559454 B TW I559454B
Authority
TW
Taiwan
Prior art keywords
layer
magnetization
magnetic
memory
magnetic energy
Prior art date
Application number
TW101136274A
Other languages
English (en)
Other versions
TW201338099A (zh
Inventor
Yutaka Higo
Masanori Hosomi
Hiroyuki Ohmori
Kazuhiro Bessho
Tetsuya Asayama
Kazutaka Yamane
Hiroyuki Uchida
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201338099A publication Critical patent/TW201338099A/zh
Application granted granted Critical
Publication of TWI559454B publication Critical patent/TWI559454B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Description

記憶元件及記憶裝置
本技術係關於一種具有複數個磁性層，利用自旋扭矩磁化反轉進行記錄之記憶元件及記憶裝置。
隨著行動終端至大容量伺服器各種資訊機器之飛躍發展，構成該等資訊機器之記憶體或邏輯等元件中，亦追求高積體化、高速化、低消耗電力化等更高性能化。
尤其半導體不揮發性記憶體之進步顯著，其中作為大容量文件記憶體之快閃記憶體驅逐硬碟驅動器之勢頭不斷普及。
另一方面，關注向程式碼儲存用進而工作記憶體之擴展且應置換目前一般使用之NOR快閃記憶體、DRAM等之半導體不揮發性記憶體之開發不斷發展。例如可舉出FeRAM(Ferroelectric Random Access Memory：鐵電式隨機存取記憶體)、MRAM(Magnetic Random Access Memory：磁性隨機存取記憶體)、PCRAM(相變RAM)等。其中一部分已實現實用化。
該等不揮發性記憶體中，MRAM係藉由磁性體之磁化方向而進行資料記憶，故可實現高速覆寫且大致無限(1015次以上)之覆寫，且正在產業自動化或航空機等領域中使用。
MRAM因其高速動作與可靠性而期待今後向程式碼儲存或工作記憶體之擴展。
但MRAM於低消耗電力化或大容量化上存在問題。
此情況係起因於MRAM之記錄原理、即因自配線產生之電流磁場而使磁化反轉之類方式之本質性問題。
作為用以解決該問題之一個方法，正在研究不依賴電流磁場之記錄(即磁化反轉)方式，其中關於自旋扭矩磁化反轉之研究較為活躍(例如參照專利文獻1及專利文獻2)。
自旋扭矩磁化反轉之記憶元件係與MRAM相同，包括MTJ(Magnetic Tunnel Junction：磁穿隧接面)。
而且，通過固定於某一方向之磁性層之自旋極化電子係進入其他自由(方向未固定)磁性層時，利用對該磁性層賦予扭矩，若流動某一閾值以上之電流，則自由磁化層(記憶層)之磁化方向反轉。
0/1之覆寫係藉由改變流入記憶元件之電流之極性而進行。
用於自由磁化層之磁化方向反轉之電流之絕對值係0.1 μm左右之記憶元件為1 mA以下。並且該電流值係與記憶元件之體積成比例地減少，因此可按比例調整。
進而，又無需用以產生MRAM中所需之記錄用電流磁場之字元線，因此亦存在單元結構變簡單之優點。
以下，將利用自旋扭矩反轉之MRAM稱作STT-MRAM(Spin Transfer Torque-Magnetic Random Access Memory：自旋轉移扭矩-磁性隨機存取記憶體)。
作為保持著高速且覆寫次數幾近無限大之類MRAM之優點且可實現低消耗電力化或大容量化之不揮發性記憶體，對STT-MRAM抱有較大期待。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2003-17782號公報
[專利文獻2]美國專利第5695864號說明書
於STT-MRAM中，產生磁化反轉之自旋扭矩係其大小依存於磁化方向而變化。
一般之STT-MRAM記憶元件之結構中，存在自旋扭矩為零之磁化角度。
當初始狀態之磁化角度與該角度一致時，磁化反轉所需之時間變得極大。因此，亦可能存在寫入時間內磁化反轉未結束之情形。
若寫入時間內反轉未結束，則該寫入動作失敗(寫入錯誤)，從而無法進行正常之寫入動作。
本技術之課題係提供一種有效抑制錯誤之產生，從而可以短時間進行寫入動作之記憶元件及記憶裝置。
為解決上述問題，本技術係作為記憶元件，以如下方式構成。
即，本技術之記憶元件具有至少包含對應著資訊使磁化方向變化之記憶層、磁化方向固定之磁化固定層、配置於上述記憶層與上述磁化固定層之間之非磁性體之中間層之層結構，且藉由使電流在該層結構之積層方向上流動而使 上述記憶層之磁化方向變化，進行資訊之記錄。
繼而，上述磁化固定層係2個鐵磁性層介隔耦合層而積層，且上述鐵磁性層介隔上述耦合層而磁性耦合，上述鐵磁性層之磁化方向自與膜面垂直之方向傾斜。
又，本技術之記憶裝置係具備上述本技術之記憶元件，並且具備對上述記憶元件供給沿上述積層方向流動之電流之配線部、及對經由上述配線部之上述記憶元件進行上述電流之供給控制之電流供給控制部。
如上所述，本技術之記憶元件係構成上述磁化固定層之上述鐵磁性層之磁化方向自與膜面垂直之方向傾斜。由此，可有效抑制因上述記憶層及上述磁化固定層各自之磁化方向大致平行或反平行導致磁化反轉時間之發散。即，可在特定之有限時間內使記憶層之磁化方向反轉，進行資訊之寫入。
又，根據本技術之記憶裝置，積層方向之電流可通過上述配線部流入上述記憶元件，從而可利用上述記憶層之磁化反轉進行資訊之記錄。
根據本技術，可在特定時間內使記憶層之磁化方向反轉，進行資訊之寫入，因此，可減少寫入錯誤，從而可以更短時間進行寫入動作。
由於可減少寫入錯誤，故可提高寫入動作之可靠性。
又，由於可以更短時間進行寫入動作，故可實現動作之高速化。
因此，根據本技術，可實現寫入動作之可靠性高且高速進行動作之記憶元件及記憶裝置。
以下，按照如下順序說明本發明之實施形態。
<1.實施形態之記憶裝置之概要構成> <2.實施形態之記憶元件之概要> <3.第1實施形態(具體構成例1)> <4.第2實施形態(具體構成例2)> <5.模擬結果> <6.變形例> <1.實施形態之記憶裝置之概要構成>
首先，對記憶裝置之概要構成進行說明。
將記憶裝置之示意圖示於圖1、圖2及圖3。圖1係立體圖，圖2係剖面圖，圖3係平面圖。
如圖1所示，實施形態之記憶裝置係於相互正交之2種位址配線(例如字元線與位元線)之交點附近，配置可以磁化狀態保持資訊之STT-MRAM(Spin Transfer Torque-Magnetic Random Access Memory)之記憶元件3而成。
即，於矽基板等半導體基體10之藉由元件分離層2而分離之部分，分別形成有構成用以選擇各記憶元件3之選擇用電晶體之汲極區域8、源極區域7及閘極電極1。其中，閘極電極1兼作沿圖中前後方向延伸之一位址配線(字元線)。
汲極區域8係與圖1中左右之選擇用電晶體共通地形成，且於該汲極區域8連接有配線9。
繼而，在源極區域7與配置於上方之沿圖1中左右方向延伸之位元線6之間，配置有具有磁化方向因自旋扭矩磁化反轉而反轉之記憶層之記憶元件3。該記憶元件3係包含例如磁穿隧接面元件(MTJ元件)。
如圖2所示，記憶元件3具有2個磁性層12、14。該2層磁性層12、14中，使一磁性層成為磁化M12之方向固定之磁化固定層12，而另一磁性層成為磁化M14之方向變化之自由磁化層即記憶層14。
又，記憶元件3係分別介隔上下之接觸層4連接於位元線6與源極區域7。
藉此，可使上下方向(積層方向)之電流通過2種位址配線1、6流入記憶元件3中，且藉由自旋扭矩磁化反轉而使記憶層14之磁化M14之方向反轉。
如圖3所示，記憶裝置係於矩陣狀正交配置之各多個第1配線(字元線)1及第2配線(位元線)6之交點，配置記憶元件3而構成。
記憶元件3係其平面形狀呈圓形狀，且具有圖2所示之剖面結構。
又，記憶元件3係如圖2所示具有磁化固定層12與記憶層14。
繼而，記憶裝置之記憶體單元包括各記憶元件3。
此處，可知如此之記憶裝置必需以選擇電晶體之飽和電流以下之電流進行寫入，且電晶體之飽和電流隨著微細化而下降，因此，較佳為，改善自旋轉移之效率，減少流入 記憶元件3之電流，以使記憶裝置微細化。
又，為增大讀出信號，而必需確保較大之磁阻變化率，因此，採用如上所述之MTJ結構、即於2層磁性層12、14之間使中間層作為穿隧絕緣層(穿隧障壁層)之記憶元件3之構成較為有效。
如此使用穿隧絕緣層作為中間層之情形時，為防止穿隧絕緣層絕緣破壞，而於流入記憶元件3之電流量中產生限制。即，亦考慮到確保記憶元件3對於重複寫入之可靠性之觀點，較好抑制自旋扭矩磁化反轉所需之電流。再者，自旋扭矩磁化反轉所需之電流亦稱作反轉電流、記憶電流等。
又，實施形態之記憶裝置係不揮發記憶體裝置，故必需穩定記憶利用電流寫入之資訊。即，必需確保記憶層14對於磁化之熱起伏之穩定性(熱穩定性)。
若未確保記憶層14之熱穩定性，則存在經反轉之磁化方向因熱(動作環境中之溫度)而再次反轉之情形，導致保持錯誤。
本記憶裝置之記憶元件3(STT-MRAM)係與先前之MRAM相比，按比例調整方面較為有利，即可縮小體積，但若其他特性相同，則體積變小存在於使熱穩定性下降之方向。
於發展STT-MRAM之大容量化之情形時，記憶元件3之體積進而變小，因此熱穩定性之確保變成重要課題。
因此，於STT-MRAM之記憶元件3中，熱穩定性係極為重要之特性，即使減少體積亦必需以確保該熱穩定性之方式設計。
<2.實施形態之記憶元件之概要>
繼而，對實施形態之記憶元件3之概要進行說明。
首先，參照圖4之剖面圖，說明使磁化方向與膜面垂直之先前之STT-MRAM之記憶元件3'之概要構成。
再者，為便於隨後說明易於理解，而於本實施形態之記憶元件3中，磁化固定層12之磁化12之方向並非與膜面垂直之方向。參照該圖4進行之說明中，方便起見而使用「12」作為先前之記憶元件3'具備之磁化固定層之符號。
如圖4所示，記憶元件3'係於基底層11上依次積層有磁化M12之方向固定之磁化固定層(亦稱作參照層)12、中間層(非磁性層：穿隧絕緣層)13、磁化M14之方向可變之記憶層(自由磁化層)14、覆蓋層15。
其中，磁化固定層12藉由高保磁力等而將磁化M12之方向固定。該圖之說明中，磁化之方向固定為相對膜面垂直之方向。
於記憶元件3'中，藉由具有單軸各向異性之記憶層14之磁化(磁矩)M14之方向進行資訊之記憶。
對記憶元件3'之資訊寫入係藉由電流流入記憶元件3'之與各層之膜面垂直之方向(即各層之積層方向)，使記憶元件14中產生自旋扭矩磁化反轉而進行。
此處，對自旋扭矩磁化反轉進行簡單說明。
電子具有2種自旋角運動量。將其暫定義為朝上、朝下。
於非磁性體之情形時，於其內部，具有朝上之自旋角運動量之電子與具有朝下之自旋角運動量之電子兩者為相同 數量。相對於此，於鐵磁性體之情形時，其內部兩者之數量存在差值。
首先，對於如下情形進行考量：於介隔中間層13積層之2層鐵磁性體(磁化固定層12及記憶層14)中，相互之磁化M12、M14之方向處於反平行狀態，且使電子自磁化固定層12移動至記憶層14。
通過磁化固定層12之電子係自旋極化、即朝上與朝下之數量中產生差值。
若作為穿隧絕緣層之中間層13之厚度充分薄，則自旋極化緩和，且於變成一般之非磁性體之非極化(朝上與朝下為相同數量)狀態前，到達另一磁性體即記憶層(自由磁化層)14。
繼之，藉由2層鐵磁性體(磁化固定層12及記憶層14)之自旋極化度之符號變為相反，而降低系統之能量，因此，一部分電子反轉、即自旋角運動量之方向改變。此時，必需保存系統之全角運動量，因此，與改變方向之電子之角運動量變化之合計等價之反作用亦賦予記憶層14之磁化M14。
於電流量、即單位時間通過之電子數量較少之情形時，改變方向之電子總數亦較少，因此，記憶層14之磁化M14中產生之角運動量亦較小，但若電流增加，則可於單位時間內賦予較多之角運動量變化。
角運動量之時間變化為扭矩，且若扭矩超過某一閾值，則記憶層14之磁化M14開始進動運動，藉由記憶層14之單 軸各向異性而旋轉180度後達到穩定。即，產生自反平行狀態向平行狀態之反轉。
另一方面，2層鐵磁性體12、14相互之磁化M12、M14處於平行狀態時，若使電流相反地沿著自記憶層14向磁化固定層12傳輸電子之方向流動，則接著由磁化固定層12反射電子。
繼而，經反射而自旋方向反轉之電子進入記憶層14時賦予扭矩，使記憶層14之磁化M14之方向反轉，因此可使相互之磁化M12、M14向反平行狀態反轉。
但此時產生反轉所需之電流量變得多於自反平行狀態向平行狀態反轉之情形。
自平行狀態向反平行狀態之反轉係直觀性理解較為困難，但可認為由於磁化固定層12之磁化M12固定而無法反轉，且保存系統整體之角運動量，故記憶層14之磁化M14之方向反轉。
如此般，0/1資訊之記錄係藉由於自磁化固定層(參照層)12向記憶層14之方向或其相反方向上，流動對應於各自之極性之某一閾值以上之電流而進行。
資訊之讀出係與先前型之MRAM相同地利用磁阻效應進行。
即，與先前說明之資訊記錄之情形相同，使電流在與各層之膜面垂直之方向(各層之積層方向)上流動。繼而，利用按照記憶層14之磁化M14之方向相對於磁化固定層(參照層)12之磁化M12之方向為平行或反平行，記憶元件3'所示 之電阻進行變化之現象。
再者，作為穿隧絕緣層之中間層13中使用之材料既可為金屬亦可為絕緣體，但可獲得更高讀出信號(電阻之變化率)且以更低電流進行記錄係於中間層13使用絕緣體之情形。 將此時之元件稱作鐵磁性穿隧接面(Magnetic Tunnel Junction：MTJ)元件。
上述之自旋扭矩係因記憶層14之磁化M14與磁化固定層(參照層)12之磁化M12之角度而大小變化。
若將表示磁化M14之方向之單位向量設為m1，將表示磁化M12之方向之單位向量設為m2，則自旋扭矩之大小與m1×(m1×m2)成比例。此處，「×」係向量之外積。
通常，磁化固定層12之磁化M12係固定為記憶層14之易磁化軸方向。記憶層14之磁化M14存在朝向記憶層14自身之易磁化軸方向之傾向。此時，m1與m2成0度(平行)或180度(反平行)角。
圖4係例示m1與m2所成角度為0度之情形之磁化M12與磁化M14之方向。
如此般，於m1與m2所成角度為0度或180度之情形時，若按照上述自旋扭矩之式，則自旋扭矩完全不進行作用。
但現實中，記憶層14之磁化M14因熱起伏而圍繞易磁化軸無規地分佈，故與磁化固定層12之磁化M12所成角度自0度或180度分離時，自旋扭矩進行作用，從而可產生磁化反轉。
磁性體具有對應於其磁化方向之磁能。磁能最低之方向 為易磁化軸。
於無熱起伏之情形時，因使磁能變為最小之力(扭矩)，磁化朝向易磁化軸。
另一方面，磁化方向因熱起伏而自易磁化軸分離時之磁能與磁化處於易磁化軸方向時相比變大。將該差稱作激發能量E。繼而，磁化方向進而自易磁化軸分離，激發能量E超過某一閾值時，產生磁化反轉。
將該閾值稱作△。
上述△可視作用以使磁化反轉所需之能量。激發能量E及閾值△之單位為焦耳(J)，但以下作為除以熱能(波爾茲曼常數與絕對溫度之積)所得之無因次量進行處理。如此般，則將△視作表示磁化對於熱能之穩定性之指標，因此，亦將△稱作熱穩定性之指標。
若使用記憶層14之磁化M14之激發能量E及熱穩定性之指標△，則流入記憶層14之電流I與由此產生之自旋扭矩磁化反轉所需之時間(反轉時間)ts滿足下式。
此處，Ic0係產生自旋扭矩磁化反轉所需之閾值電流，η係電流I之自旋極化率，e係電子之電荷，Ms係磁化M14之飽和磁化，V係記憶層14之體積，μB係波爾磁子。
左邊係對應於注入於記憶層14中之自旋之個數。右邊係 對應於存在於記憶層14中之自旋之個數。其中，該個數係藉由對數項而按比例調整。再者，激發能量E係採用與使電流流動之時間點之磁化方向對應之值。
觀察上述「式1」可知，隨著激發能量E接近0，反轉時間ts無限大地發散。如上所述，磁化M14係於無熱起伏之情形時朝向E=0之易磁化軸，因此，反轉時間之發散成為問題。
此處，對存在熱起伏時之激發能量E進行說明。激發能量E係因熱起伏而成為有限值。於記憶層包括單一之鐵磁性層之情形時，激發能量E小於某一值X之概率由1-exp(-X)賦予。
此處，exp係指數函數。根據上述[式1]，將流動某一電流I時以反轉時間ts進行反轉所需之激發能量E之值設為X。如此般，僅以時間ts流動某一電流I時，不會以概率1-exp(-X)產生磁化反轉。即，寫入錯誤率變成1-exp(-X)。如此般，激發能量E與寫入錯誤率存在密切關係。
本技術係將磁化固定層構成為至少2個以上鐵磁性層介隔耦合層進行積層，以抑制如上之反轉時間之發散。鄰接之2個鐵磁性層係介隔插入於其間之耦合層而磁性耦合。
根據如此之本技術之構成，可藉由構成磁化固定層之鐵磁性層間之磁性耦合，而使磁化固定層之磁化方向自與膜面垂直之方向傾斜，從而可抑制記憶層及磁化固定層各自之磁化方向變成大致平行或反平行而進行磁化反轉所需之時間之發散。
藉此，可在特定之有限時間內使記憶層之磁化方向反 轉，從而進行資訊之寫入。
<3.第1實施形態(具體構成例1)>
以下，對本技術之具體實施形態進行說明。
作為實施形態，以具體構成例列舉第1構成例(第1實施形態)與第2構成例(第2實施形態)。
圖5係表示作為第1實施形態之記憶元件3之概要構成圖(剖面圖)。
再者，以下說明中，對與已說明部分相同之部分標註同一符號且省略說明。
圖5中，第1實施形態之記憶元件3於基底層11上依次積層有磁化固定層(參照層)12、中間層(非磁性層：穿隧絕緣層)13、磁化M14之方向可變之記憶層(自由磁化層)14、及覆蓋層15。
記憶層14係易磁化軸與膜面垂直之方向(此時圖中朝上)，記憶層14之磁化M14朝向與膜面垂直之方向。
至此為止，與圖4所示之記憶元件3'之構成相同。
再者，本實施形態之記憶元件3中，磁化固定層12包含積層有複數個鐵磁性層與耦合層之多層膜。具體而言，此時之磁化固定層12如圖所示由包括鐵磁性層12a、耦合層12b、鐵磁性層12c之3層結構構成。
於如此構成中，鐵磁性層12a之磁化M1與鐵磁性層12c之磁化M2介隔耦合層12b磁性耦合。耦合層12b中可使用Ta、Ru等非磁性金屬。
磁化固定層12與記憶層14間之中間層13可使用用以形成 穿隧絕緣膜之絕緣材料(各種氧化物等)、或於磁阻效應元件之磁性層之間使用之非磁性金屬。
若使用絕緣材料作為該中間層13之材料，則如上所述可獲得更高之讀出信號(電阻之變化率)且以更低電流進行記錄。
磁化固定層12及記憶層14可使用先前之STT-MRAM中使用之各種磁性材料。
例如，磁化固定層12及記憶層14可使用CoFe或CoFeB。
或者，可使用NiFe、TePt、CoPt、TbFeCo、GdFeCo、CoPd、MnBi、MnGa、PtMnSb、Co-Cr系材料等。又，可使用該等材料以外之磁性材料。
資訊之讀出係利用磁阻效應進行。
即，與前面說明之資訊之記錄之情形相同，使電流在與各層之膜面垂直之方向(各層之積層方向)上流動。繼而，利用因介隔中間層13鄰接之鐵磁性層12c之磁化M2與記憶層14之磁化M14之相對角度，記憶元件所示之電阻進行變化之現象。
進而詳細表示本例之磁化固定層12之構成者為圖6。
具體而言，圖6A係磁化固定層12之立體圖，圖6B係磁化固定層12之俯視圖。此處，為簡化而省略耦合層12b。
於本實施形態之記憶元件3中，磁化固定層12之形狀為圓柱狀。但亦可為橢圓或矩形等其他形狀。此處，為記述磁化M1及磁化M2之方向，而以如下方式定義角度θ1、θ2、Φ1、Φ2。
首先，圖6A之立體圖係表示於垂直方向貫通磁化固定層12之垂直軸aV。該垂直軸aV係與記憶層14之易磁化軸一致。將磁化M1與垂直軸aV所成角度設為θ1，且將磁化M2與垂直軸所成角度設為θ2。
又，圖6B之俯視圖係表示通過鐵磁性層12a、12c之中心之基準線aH。鐵磁性層12a、12c之剖面形狀為圓形，因此，基準線aH之方向任意選擇。將磁化M1及磁化M2投影於膜面時，將與基準線aH所成角度分別設為Φ1及Φ2。
如上所述，磁性體具有對應於磁化方向之磁能。為記述磁能而定義以下值。
即，將磁化M1朝向面內方向時(θ1=90度)之磁能減去朝向垂直方向時(θ1=0度)之磁能所得之能量差設為△1。
又，將磁化M2朝向面內方向時(θ2=90度)之磁能減去朝向垂直方向時(θ2=0度)之磁能所得之能量差設為△2。
再者，將磁化M1與磁化M2之磁性耦合能量之強度設為△ex。
△1、△2、△ex之單位為焦耳(J)，但與上述激發能量E及熱穩定性之指標△同樣地，作為除以熱能(波爾茲曼常數與絕對值之積)所得之無因次量進行處理。
先前之記憶元件3'中，磁化固定層12之磁化方向固定於記憶層14之易磁化軸方向(參照前面之圖4之磁化M12)。因此，磁化固定層12之磁化方向與記憶層14之磁化方向一致，導致反轉時間增大。
然而，經各種研究，最終可知根據圖5所示之本實施形態 之磁化固定層12之構成，磁化M1及磁化M2之角度可成為相對記憶層14之易磁化軸即垂直軸aV平行(0度)及反平行(180度)以外之角度。換言之，磁化M1、M2之方向可能成為傾斜方向。
此時，磁化固定層12之磁化M12與記憶層14之磁化M14之方向具有有限角度，因此自旋扭矩不會變成零，從而可期待抑制反轉時間之增大。
此處，對磁化方向傾斜之條件進行各種研究，最終獲知以下情況。
首先，考量磁化M1與磁化M2之磁性耦合能量之強度△ex為0之情形、即磁化M1與磁化M2分別獨立運動之情形。
根據定義，△1為正時，磁化M1之易磁化軸與膜面垂直，磁化M1朝向與膜面垂直之方向。相反地，△1為負時，磁化M1之易磁化軸變成膜面內，磁化M1朝向膜面內。此時，鐵磁性層12a相對於圍繞垂直軸之旋轉為各向同性，故Φ1值任意。
同樣地，△2為正時，磁化M2之易磁化軸與膜面垂直，磁化M2朝向與膜面垂直之方向。相反地，△2為負時，磁化M2之易磁化軸變成膜面內，磁化M2朝向膜面內。此時，鐵磁性層12c相對於圍繞垂直軸之旋轉為各向同性，故Φ2值任意。
繼而，考量磁化M1與磁化M2之磁性耦合能量之強度△ex為0以外且磁化M1與磁化M2分別耦合連動之本技術原本之情形。
根據定義，△ex為正時，假設磁化M1與磁化M2之方向平行。相反地，△ex為負時，假設磁化M1與磁化M2之方向反平行。亦將前者稱作鐵磁性耦合，而將後者稱作反鐵磁性耦合。
以下為簡化說明，而僅考慮△ex為正時，但相同理論在△ex為負時亦成立。
再者，△ex為正時，Φ1-Φ2=0，△ex為負時，Φ1-Φ2=180度。
若△1及△2均為正，則不取決於△ex之大小，磁化角度與垂直軸平行。因此，與圖4說明之具有磁化固定層12之記憶元件3'相同，無法避免反轉時間之增大。
另一方面，若△1及△2均為負，則不取決於△ex之大小，磁化角度變成膜面內。此時，無論Φ2取何值，鐵磁性層12c之磁化M2與記憶層14之磁化M14之相對角度均成為固定之90度，因此，不產生磁阻效應引起之電阻變化，無法讀出資訊，因此，無法用作構成STT-MRAM之記憶元件。
如上所述，於本技術之記憶元件中，△1與△2之符號必需不同。
如上所述，於△1與△2之符號不同之情形時，一鐵磁性層之磁化係其易磁化軸對膜面垂直，另一鐵磁性層之磁化係其易磁化軸位於膜面內。而且，可藉由通過△ex之耦合而使該等彼此方向競爭之2個磁化朝向傾斜方向傾斜。
但△ex存在上限。假設△ex保持無限大之大小，則磁化M1與磁化M2必需平行，根據△1與△2之大小關係，整體之易磁化軸成為相對膜面垂直或位於膜面內之任一者。即使△ex 未成為無限大，只要達到某個一定大小以上，亦會導致磁化M1與磁化M2平行。
因此，為求得△ex之上限，而對各△1、△2之組合，計算磁化M1與磁化M2達到平行之上限值△exmax。
圖7係表示其結果之一例。
於圖7中，將2固定為-40，且自0至100分配△1。白圓係由計算而求得之△ex之上限值。若△ex小於該值，則磁化M1與磁化M2可成為傾斜方向。△exmax之△1依存性於△1+△2小於0抑或是大於0方面不同。曲線C41係△1+△2小於0時之△exmax之△1依存性。另一方面，曲線C42係△1+△2大於0時之△exmax之△1依存性。
探索與該等曲線完美匹配之式後，可知曲線C41與曲線C42均可寫為△exmax=abs(2×△1×△2/(△1+△2))………[式2]
此處，abs係返回絕對值之函數。目前僅考慮△ex為正時，但相同式在△ex為負時亦成立。
結果，用於磁化M1與磁化M2成為傾斜方向之條件根據上述[式2]成為abs(△ex)<abs(2×△1×△2/(△1+△2))………[式3]
藉由以上，可知用於磁化M1與磁化M2成為傾斜方向之條件。若賦予滿足該條件之△1、△2、△ex，則可實現具有相對記憶層14之易磁化軸朝向傾斜方向傾斜之磁化之固定層12。
換言之，本實施形態之磁化固定層12係構成為△1與△2之 符號不同，且賦予滿足上述[式3]之條件之△1、△2、△ex。
根據上述說明之第1實施形態，構成記憶裝置之記憶體單元之各記憶元件3中，磁化固定層12成為鐵磁性層12a、耦合層12b、鐵磁性層12c之積層結構。
可藉由製成該積層結構，而使鐵磁性層12a之磁化M1及鐵磁性層12c之磁化M2成為相對與膜面內垂直之軸傾斜之方向。
藉此，可避免對於磁化M1及磁化M2之自旋扭矩不進行作用之現象。
即，可在特定之有限時間內使磁化M1與磁化M2之方向反轉，記錄資訊。
因此，根據本實施形態，可在特定時間內使記憶層之磁化方向反轉，進行資訊之寫入，因此，可減少寫入錯誤，從而可以更短時間進行寫入動作。
由於可減少寫入錯誤，故可提高寫入動作之可靠性。
又，可以更短時間進行寫入動作，因此可實現動作之高速化。
即，可實現寫入動作之可靠性高且高速進行動作之記憶元件及記憶裝置。
<4.第2實施形態(具體構成例2)>
繼而，對第2實施形態進行說明。
圖8係第2實施形態之記憶元件20之概要構成圖(剖面圖)。
第2實施形態之記憶元件20係與前面圖5所示之第1實施 形態之記憶元件3相比，不同之處在於將磁化固定層12變更為磁化固定層21。
該記憶元件20之磁化固定層21係以該順序積層有反鐵磁性層21p、鐵磁性層12a、耦合層12b、鐵磁性層12c之4層結構構成。
反鐵磁性層21p係用以使磁化固定層21之膜面內之磁化方向固定而設置。圖中之方向向量Mp係表示使磁化固定之方向者，且該方向位於膜面內。
如上所述，將磁化M1與磁化M2之磁性耦合能量之強度設為△ex。同樣地將磁化M1與反鐵磁性層21p之磁性耦合能量之強度設為△pin。亦對於該△pin，作為除以熱能(波爾茲曼常數與絕對溫度之乘積)所得之無因次量進行處理。
進而詳細表示磁化固定層21之構成者係圖9。圖9A係磁化固定層21之立體圖，圖9B係磁化固定層21之俯視圖。與前面圖6之情形相同，此處為簡化而省略耦合層12b。
與磁化固定層12相同，使磁化固定層21之形狀為圓柱狀。但亦可形成為橢圓或矩形等其他形狀。
此處，為記述磁化M1及磁化M2之方向，而以如下方式定義角度θ1、θ2、Φ1、Φ2。於圖9A之立體圖中，表示於垂直方向上貫通磁化固定層21之垂直軸aV。該垂直軸aV係與記憶層14之易磁化軸一致。將磁化M1與垂直軸aV所成角度設為θ1，且將磁化M2與垂直軸aV所成角度設為θ2。
又，於圖9A、圖9B中，表示通過鐵磁性層21a、22c之中心之基準線aH。基準線aH係以與方向向量Mp一致之方式選 擇。繼而，當將磁化M1及磁化M2投影於膜面時，將與基準線aH所成角度分別設為Φ1及Φ2。
於前面之第1實施形態中，磁化固定層12之磁化M1及磁化M2係將與垂直軸aV之角度θ1、θ2固定，但圍繞垂直軸aV之角度Φ1、Φ2並未固定。
此處，圖9A之立體圖所示之環狀點線係表示磁化M1及M2之軌跡。若磁化M1及磁化M2在該點線上，則可朝向任一方向。(其中，△ex為正時，滿足Φ1-Φ2=0，△ex為負時，滿足Φ1-Φ2=180度之條件)。
因此，第2實施形態中，藉由反鐵磁性層21p而將磁化固定層21之磁化M1及磁化M2圍繞垂直軸aV之角度Φ1、Φ2固定。
於圖9B中，圍繞垂直軸aV之角度Φ1、Φ2係以表示磁化之固定方向之方向向量Mp為基準。繼而，磁化M1係藉由反鐵磁性層21p固定為方向向量Mp之方向，故Φ1=0。磁化M2係介隔耦合層12b而與磁化M1磁性耦合，因此，△ex為正時Φ2=0，△ex為負時Φ2=180度。
如此般，第2實施形態之記憶元件20可將磁化固定層21之磁化M1及磁化M2之圍繞垂直軸aV之角度(膜面內之角度)固定為某一方向。
可藉由將磁化M1及磁化M2之圍繞垂直軸aV之角度固定，而使反轉電流之大小變小。即，可使自旋扭矩磁化反轉產生所需之閾值電流之值([式1]中之Ic0)變小。
<5.模擬結果>
進行可將由上述所說明之各實施形態之記憶元件(3及20)發揮之效果明確化之模擬。
圖10係表示某一電流中之激發能量E與反轉時間ts之關係者。橫軸係按照[式1]設為1n[(π/2)(△/E1/2)]。又，記憶層14之△設為60。
激發能量E係使用根據電流流入記憶元件中之時間點之磁化方向計算所得之值。磁化方向係因熱起伏而偏離平衡狀態，且表示激發能量E越大(就圖10而言為越向左側)該偏離越大。
於先前之記憶元件3'中，激發能量E與反轉時間ts之關係由前面之[式1]表示。曲線C1係表示關於先前之記憶元件3'之模擬結果者。當橫軸以激發能量E之對數按比例調整時，曲線C1大致成直線。繼而，可知激發能量E越大則以越短時間進行反轉。
目前，電流之供給時間設為20 ns。繼之，與曲線C1之交點設為點P3。此時之橫軸之值約為11.5。由此求得激發能量E，進而求得寫入錯誤率，約為1.5×10-8。
隨機存取記憶體中所要求之寫入次數為1015次左右，因此，該寫入錯誤率並非可忽視之值。於其他電流之供給時間中，點P3之位置發生變化，與之相應地寫入錯誤率亦發生變化。
如此般，先前之記憶元件3'中，寫入錯誤率因電流之供給時間而變化，電流之供給時間越短，寫入錯誤率越大。
另一方面，使用本技術之實施形態之記憶元件之情形之 激發能量E與反轉時間ts之關由曲線C2表示。
再者，對於該曲線C2，表示使用第2實施形態之記憶元件20之情形之計算例。此時，鐵磁性層12c之磁化M2之方向相較垂直軸傾斜5度。
參照該曲線C2，當與對於先前之記憶元件3'之曲線C1不同，激發能量E減少時，可確認反轉時間ts之增加在10 ns處停止。其原因在於激發能量E為0(圖10之橫軸中正之無限大)時，磁化M2之方向自記憶層14之磁化M14之方向(垂直軸)傾斜，故有限之自旋扭矩進行作用。
圖10之曲線C2所示之計算例中，若橫軸之值為大致5以上，則反轉時間ts固定為約10 ns。此情形表示於電流流動之時間點，無論記憶層14之磁化M14處於哪一方向，反轉時間ts均不超過10 ns。
如此般，作為實施形態之記憶元件係無論電流流動之時間點之磁化方向，均決定反轉時間ts之上限(圖10之計算例中為10 ns)。繼而，若使電流之供給時間為該上限值以上，則可不產生寫入錯誤地進行寫入。
由該點亦可知，根據實施形態之記憶元件，可不產生寫入錯誤且相較先前之記憶元件3'以短時間實現寫入動作。
再者，圖10中表示使用第2實施形態之記憶元件20之情形之模擬結果，但使用第1實施形態之記憶元件3之情形亦可獲得大致相同結果。
<6.變形例>
以上，對本技術之實施形態進行說明，但本技術不應限 於由上述所例示之具體例。
例如，至此為止之說明中，關於記憶元件3、20所具有之磁化固定層12之鐵磁性層、耦合層之積層結構，例示了應用鐵磁性層12a、耦合層12b、鐵磁性層12c之3層結構之情形，但亦可應用3層結構以外任意層數之積層結構。
又，至此為止之說明中，作為記憶元件整體之積層結構，設為自下層側依次至少配置有磁化固定層12(21)、中間層13、記憶層14之積層結構，但作為本技術之記憶元件，亦可使該等各層之順序上下相反地進行配置。
又，本技術之記憶元件3或記憶元件20之結構為TMR元件等磁阻效應元件之構成，但作為該TMR元件之磁阻效應元件不僅可應用於上述記憶裝置，亦可應用於磁頭及裝載有該磁頭之硬碟驅動器、積體電路晶片、進而以個人電腦、便攜式終端、行動電話、磁性檢測器機器為主之各種電子機器、電子機器等。
作為一例，於圖11A、圖11B中表示將上述記憶元件3、20結構之磁阻效應元件101應用於複合型磁頭100之例。再者，圖11A係對於複合型磁頭100，以可瞭解其內部結構之方式切取一部分進行表示之立體圖，圖11B係複合型磁頭100之剖面圖。
複合型磁頭100係硬碟裝置等中使用之磁頭，且於基板122上形成本技術之磁阻效應型磁頭而成，並且於該磁阻效應型磁頭上積層形成感應型磁頭而成。此處，磁阻效應型磁頭係作為再生用磁頭動作者，且感應型磁頭係作為記錄 用磁頭動作。即，該複合型磁頭100係將再生用磁頭與記錄用磁頭複合而構成。
裝載於複合型磁頭100之磁阻效應型磁頭係所謂屏蔽型MR磁頭，且具備介隔絕緣層123形成於基板122上之第1磁屏125、介隔絕緣層123形成於第1磁屏125上之磁阻效應元件101、以及介隔絕緣層123形成於磁阻效應元件101上之第2磁屏127。絕緣層123係包含Al2O3或SiO2之類的絕緣材料。
第1磁屏125係用以磁屏蔽磁阻效應元件101之下層側者，且包含Ni-Fe等之類的軟磁性材。於該第1磁屏125上，介隔絕緣層123形成有磁阻效應元件101。
磁阻效應元件101係於該磁阻效應型磁頭中，作為檢測來自磁性記錄媒體之磁信號之感磁元件發揮功能。而且，該磁阻效應元件101係設為與上述記憶元件3或記憶元件20相同之膜構成(層結構)。
該磁阻效應元件101係形成為大致矩形狀，且其一側面呈露於磁性記錄媒體對向面。而且，於該磁阻效應元件101之兩端配置有偏壓層128、129。又，形成有與偏壓層128、129連接之連接端子130、131。經由連接端子130、131對磁阻效應元件101供給感應電流。
再者，於偏壓層128、129之上部，介隔絕緣層123設置有第2磁屏層127。
積層形成於如上之磁阻效應型磁頭上之感應型磁頭係具備包含第2磁屏127及上層芯132之磁芯、及以捲繞該磁芯之方式形成之薄膜線圈133。
上層芯132係與第2磁屏122一併地形成閉合磁路，從而成為該感應型磁頭之磁芯者，且包含Ni-Fe等之類的軟磁性材。此處，第2磁屏127及上層芯132係以其等之前端部呈露於磁性記錄媒體對向面，且於其等之後端部，第2磁屏127及上層芯132相互相接之方式形成。此處，第2磁屏127及上層132之前端部係於磁性記錄媒體對向面，以隔開特定間隔g分離之方式形成有第2磁屏127及上層芯132。
即，於該複合型磁頭100中，第2磁屏127不僅將磁阻效應元件126之上層側磁屏蔽，亦兼作感應型磁頭之磁芯，由第2磁屏127與上層芯132而構成感應型磁頭之磁芯。而且，間隙g成為感應型磁頭之記錄用磁間隙。
又，於第2磁屏127上形成有嵌設於絕緣層123中之薄膜線圈133。此處，薄膜線圈133係以捲繞包含第2磁屏127及上層芯132之磁芯之方式形成。雖未圖示，但該薄膜線圈133之兩端部呈露於外部，且形成於薄膜線圈133兩端之端子成為該感應型磁頭之外部連接用端子。即，磁信號對磁性記錄媒體記錄時，自該等外部連接用端子對薄膜線圈132供給記錄電流。
如上作為本技術之記憶元件之積層結構體可作為關於磁性記錄媒體之再生用磁頭、即檢測來自磁性記錄媒體之磁信號之感磁元件進行應用。
又，本技術亦可採用如下構成。
(1)一種記憶元件，其具有層結構，該層結構至少包含： 對應著資訊使磁化方向變化之記憶層、磁化方向固定之磁化固定層、及配置於上述記憶層與上述磁化固定層之間之非磁性體之中間層，且藉由使電流在該層結構之積層方向上流動而使上述記憶層之磁化方向變化，進行資訊之記錄，並且上述磁化固定層係2個鐵磁性層介隔耦合層而積層，上述鐵磁性層介隔上述耦合層而磁性耦合，上述鐵磁性層之磁化方向自與膜面垂直之方向傾斜。
(2)如上述(1)記載之記憶元件，其中上述磁化固定層係將第1鐵磁性層與耦合層與第2鐵磁性層以該順序積層而成，將作為自上述第1鐵磁性層所具有且上述第1鐵磁性層之磁化位於膜面內時之磁能減去上述第1鐵磁性層之磁化與膜面垂直時之磁能所得之值而定義之磁能設為第1磁能，將作為自上述第2鐵磁性層所具有且上述第2鐵磁性層之磁化位於膜面內時之磁能減去上述第2鐵磁性層之磁化與膜面垂直時之磁能所得之值而定義之磁能設為第2磁能時，上述第1磁能與上述第2磁能之符號不同。
(3)如上述(2)記載之記憶元件，其中將介隔上述耦合層之上述第1鐵磁性層與上述第2鐵磁性層之磁性耦合能量設為層間磁性耦合能量時，使該層間磁性耦合能量之絕對值小於使上述第1磁能與 上述第2磁能之乘積除以上述第1磁能與上述第2磁能之和所得之值乘以2倍之絕對值。
(4)如上述1記載之記憶元件，其中上述磁化固定層更包含反鐵磁性層。
(5)如上述(4)記載之記憶元件，其中上述磁化固定層係將反鐵磁性層、第1鐵磁性層、耦合層、及第2鐵磁性層以該順序積層而成，將作為自上述第1鐵磁性層所具有且上述第1鐵磁性層之磁化位於膜面內時之磁能減去上述第1鐵磁性層之磁化與膜面垂直時之磁能所得之值而定義之磁能設為第1磁能，將作為自上述第2鐵磁性層所具有之磁能且上述第2鐵磁性層之磁化位於膜面內時之磁能減去上述第2鐵磁性層之磁化與膜面垂直時之磁能所得之值而定義之磁能設為第2磁能時，上述第1磁能與上述第2磁能之符號不同。
(6)如上述(5)記載之記憶元件，其中上述反鐵磁性層與上述第1鐵磁性層磁性耦合，且上述第1鐵磁性層之膜面內之磁化方向固定。
(7)一種記憶裝置，其具備記憶元件，該記憶元件具有層結構，該層結構至少包含： 對應著資訊使磁化方向變化之記憶層、磁化方向固定之磁化固定層、及配置於上述記憶層與上述磁化固定層之間之非磁性體之中間層，且藉由使電流在該層結構之積層方向上流動而使上述記憶層之磁化方向變化，進行資訊之記錄，並且上述磁化固定層係2個鐵磁性層介隔耦合層而積層，上述鐵磁性層介隔上述耦合層而磁性耦合，上述鐵磁性層之磁化方向自與膜面垂直之方向傾斜，並且上述記憶裝置具備：配線部，其對上述記憶元件供給沿上述積層方向流動之電流、及電流供給控制部，其進行對經由上述配線部向上述記憶元件供給上述電流之供給控制。
1‧‧‧閘極電極
2‧‧‧元件分離層
3‧‧‧記憶元件
4‧‧‧接觸層
6‧‧‧位元線
7‧‧‧源極區域
8‧‧‧汲極區域
9‧‧‧配線
10‧‧‧半導體基體
11‧‧‧基底層
12‧‧‧磁化固定層
12a‧‧‧鐵磁性層
12b‧‧‧耦合層
12c‧‧‧鐵磁性層
13‧‧‧中間層
14‧‧‧記憶層
15‧‧‧覆蓋層
20‧‧‧記憶元件
21‧‧‧磁化固定層
21p‧‧‧反鐵磁性層
圖1係實施形態之記憶裝置之概要立體圖。
圖2係實施形態之記憶裝置之剖面圖。
圖3係實施形態之記憶裝置之平面圖。
圖4係對於磁化方向與膜面垂直之先前之STT-MRAM之記憶元件之概要構成之說明圖(剖面圖)。
圖5係作為第1實施形態之記憶元件之概要構成圖(剖面圖)。
圖6A、6B係詳細表示第1實施形態之磁化固定層之構成之圖。
圖7係繪製磁性耦合能量之範圍所得之圖。
圖8係第2實施形態之記憶元件之概要構成圖(剖面圖)。
圖9A、9B係詳細表示第2實施形態之磁化固定層之構成之圖。
圖10係表示某一電流中之激發能量與反轉時間之關係之圖。
圖11A、11B係表示對實施形態之記憶元件(磁阻效應型元件)之複合型磁頭之應用例之圖。
3‧‧‧記憶元件
11‧‧‧基底層
12‧‧‧磁化固定層
12a‧‧‧鐵磁性層
12b‧‧‧耦合層
12c‧‧‧鐵磁性層
13‧‧‧中間層
14‧‧‧記憶層
15‧‧‧覆蓋層
M1‧‧‧磁化
M2‧‧‧磁化
M14‧‧‧磁化

Claims (7)

  1. 一種記憶元件，其具有層結構，該層結構至少包含：對應於資訊使磁化方向變化之記憶層、磁化方向固定之磁化固定層、及配置於上述記憶層與上述磁化固定層之間之非磁性體之中間層，且藉由使電流在該層結構之積層方向上流動而使上述記憶層之磁化方向變化，進行資訊之記錄，並且上述磁化固定層係2個鐵磁性層介隔耦合層而積層，上述鐵磁性層介隔上述耦合層而磁性耦合，上述2個鐵磁性層之磁化角度係為與上述磁化固定層之面內方向及其垂直方向之任一者皆不一致的角度。
  2. 如請求項1之記憶元件，其中上述磁化固定層係將第1鐵磁性層與耦合層與第2鐵磁性層以該順序積層而成，將以自上述第1鐵磁性層所具有且上述第1鐵磁性層之磁化位於膜面內時之磁能減去上述第1鐵磁性層之磁化與膜面垂直時之磁能所得之值而定義之磁能設為第1磁能，將以自上述第2鐵磁性層所具有且上述第2鐵磁性層之磁化位於膜面內時之磁能減去上述第2鐵磁性層之磁化與膜面垂直時之磁能所得之值而定義之磁能設為第2磁能時，上述第1磁能與上述第2磁能之符號不同。
  3. 如請求項2之記憶元件，其中將介隔上述耦合層之上述第1鐵磁性層與上述第2鐵磁 性層之磁性耦合能量設為層間磁性耦合能量時，使該層間磁性耦合能量之絕對值小於使上述第1磁能與上述第2磁能之乘積除以上述第1磁能與上述第2磁能之和所得之值乘以2倍之絕對值。
  4. 如請求項1之記憶元件，其中上述磁化固定層更包含反鐵磁性層。
  5. 如請求項4之記憶元件，其中上述磁化固定層係將反鐵磁性層、第1鐵磁性層、耦合層、及第2鐵磁性層以該順序積層而成，將以自上述第1鐵磁性層所具有且上述第1鐵磁性層之磁化位於膜面內時之磁能減去上述第1鐵磁性層之磁化與膜面垂直時之磁能所得之值而定義之磁能設為第1磁能，將以自上述第2鐵磁性層所具有且上述第2鐵磁性層之磁化位於膜面內時之磁能減去上述第2鐵磁性層之磁化與膜面垂直時之磁能所得之值而定義之磁能設為第2磁能時，上述第1磁能與上述第2磁能之符號不同。
  6. 如請求項5之記憶元件，其中上述反鐵磁性層與上述第1鐵磁性層磁性耦合，且上述第1鐵磁性層之膜面內之磁化方向固定。
  7. 一種記憶裝置，其具備記憶元件，該記憶元件具有層結構，該層結構至少包含：對應於資訊使磁化方向變化之記憶層、磁化方向固定之磁化固定層、及 配置於上述記憶層與上述磁化固定層之間之非磁性體之中間層，且藉由使電流在該層結構之積層方向上流動而使上述記憶層之磁化方向變化，進行資訊之記錄，並且上述磁化固定層係2個鐵磁性層介隔耦合層而積層，上述鐵磁性層介隔上述耦合層而磁性耦合，上述2個鐵磁性層之磁化角度係為與上述磁化固定層之面內方向及其垂直方向之任一者皆不一致的角度；並且上述記憶裝置具備：配線部，其對上述記憶元件供給沿上述積層方向流動之電流；及電流供給控制部，其進行對經由上述配線部向上述記憶元件供給上述電流之供給控制。
TW101136274A 2011-11-30 2012-10-01 Memory elements and memory devices TWI559454B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011261520A JP5862242B2 (ja) 2011-11-30 2011-11-30 記憶素子、記憶装置

Publications (2)

Publication Number Publication Date
TW201338099A TW201338099A (zh) 2013-09-16
TWI559454B true TWI559454B (zh) 2016-11-21

Family

ID=48534942

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136274A TWI559454B (zh) 2011-11-30 2012-10-01 Memory elements and memory devices

Country Status (6)

Country Link
US (9) US9444034B2 (zh)
EP (1) EP2787528B1 (zh)
JP (1) JP5862242B2 (zh)
CN (2) CN103988293B (zh)
TW (1) TWI559454B (zh)
WO (1) WO2013080438A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5987302B2 (ja) 2011-11-30 2016-09-07 ソニー株式会社 記憶素子、記憶装置
JP5862242B2 (ja) * 2011-11-30 2016-02-16 ソニー株式会社 記憶素子、記憶装置
WO2016139879A1 (ja) 2015-03-05 2016-09-09 ソニー株式会社 記憶素子、その製造方法及び記憶装置
US9653138B1 (en) 2016-03-02 2017-05-16 Kabushiki Kaisha Toshiba Magnetic memory and method of writing data
US11094360B2 (en) * 2017-10-13 2021-08-17 Semiconductor Energy Laboratory Co., Ltd. Storage device, electronic component, and electronic device
FR3077917B1 (fr) * 2018-02-15 2022-02-04 Commissariat Energie Atomique Empilement magnetique, jonction tunnel, point memoire et capteur comportant un tel empilement
US11682514B2 (en) * 2020-08-19 2023-06-20 Globalfoundries U.S. Inc. Memory cell having a free ferromagnetic material layer with a curved, non-planar surface and methods of making such memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192632A (ja) * 2007-01-31 2008-08-21 Fujitsu Ltd 磁性薄膜および磁気抵抗効果素子
JP2010109372A (ja) * 2008-10-30 2010-05-13 Korea Inst Of Science & Technology 二重磁気異方性自由層を有する磁気トンネル接合構造
JP2011175987A (ja) * 2008-05-09 2011-09-08 Fuji Electric Co Ltd スピンバルブ素子および記憶装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
KR100373473B1 (ko) 1999-09-24 2003-02-25 가부시끼가이샤 도시바 자기 저항 효과 소자, 자기 저항 효과 헤드, 자기 재생장치 및 자성 적층체
JP3623418B2 (ja) 1999-12-06 2005-02-23 アルプス電気株式会社 スピンバルブ型磁気抵抗効果素子及びそれを備えた薄膜磁気へッドとそれらの製造方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP2004179187A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US6956766B2 (en) * 2002-11-26 2005-10-18 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
AU2003219639A1 (en) * 2003-04-16 2004-11-04 Agency For Science, Technology And Research Magnetic memory device
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP4822126B2 (ja) * 2004-08-26 2011-11-24 日本電気株式会社 磁気抵抗素子及び磁気ランダムアクセスメモリ
US8497538B2 (en) * 2006-05-31 2013-07-30 Everspin Technologies, Inc. MRAM synthetic antiferromagnet structure
JP4380693B2 (ja) * 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
US8058697B2 (en) * 2007-03-26 2011-11-15 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic synthetic free layer
JP2009152333A (ja) * 2007-12-20 2009-07-09 Fujitsu Ltd 強磁性トンネル接合素子、磁気ヘッド、及び磁気記憶装置
JP5734657B2 (ja) * 2008-09-12 2015-06-17 日立金属株式会社 セルフピン型スピンバルブ磁気抵抗効果膜とそれを用いた磁気センサおよび回転角度検出装置
WO2010087269A1 (ja) * 2009-01-27 2010-08-05 日本電気株式会社 不揮発ロジック回路
JP5526141B2 (ja) * 2009-09-29 2014-06-18 株式会社東芝 磁性発振素子
JP5209011B2 (ja) * 2010-09-16 2013-06-12 株式会社東芝 磁気抵抗素子
US9045354B2 (en) 2010-09-21 2015-06-02 Advanced Environmental Technologies, Llc Methods for enhanced oxidative and reductive remediation
JP5443421B2 (ja) * 2011-03-24 2014-03-19 株式会社東芝 磁気抵抗効果素子、磁気ヘッドジンバルアッセンブリ、及び、磁気記録再生装置
US8817426B2 (en) * 2011-10-17 2014-08-26 HGST Netherlands B.V. Magnetic sensor having CoFeBTa in pinned and free layer structures
JP5862242B2 (ja) * 2011-11-30 2016-02-16 ソニー株式会社 記憶素子、記憶装置
JP5982794B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192632A (ja) * 2007-01-31 2008-08-21 Fujitsu Ltd 磁性薄膜および磁気抵抗効果素子
JP2011175987A (ja) * 2008-05-09 2011-09-08 Fuji Electric Co Ltd スピンバルブ素子および記憶装置
JP2010109372A (ja) * 2008-10-30 2010-05-13 Korea Inst Of Science & Technology 二重磁気異方性自由層を有する磁気トンネル接合構造

Also Published As

Publication number Publication date
US20160351794A1 (en) 2016-12-01
TW201338099A (zh) 2013-09-16
US9444034B2 (en) 2016-09-13
US9748470B2 (en) 2017-08-29
US20180240507A1 (en) 2018-08-23
US9997698B2 (en) 2018-06-12
CN103988293B (zh) 2017-05-03
EP2787528B1 (en) 2016-11-30
EP2787528A1 (en) 2014-10-08
US20210057010A1 (en) 2021-02-25
US11776605B2 (en) 2023-10-03
JP5862242B2 (ja) 2016-02-16
US20200168262A1 (en) 2020-05-28
CN107103918A (zh) 2017-08-29
US10580471B2 (en) 2020-03-03
US20170324026A1 (en) 2017-11-09
WO2013080438A1 (ja) 2013-06-06
US10854256B2 (en) 2020-12-01
JP2013115299A (ja) 2013-06-10
US20240005975A1 (en) 2024-01-04
US10332577B2 (en) 2019-06-25
US20190267063A1 (en) 2019-08-29
US11475932B2 (en) 2022-10-18
US20220328084A1 (en) 2022-10-13
US20140284741A1 (en) 2014-09-25
CN103988293A (zh) 2014-08-13
CN107103918B (zh) 2020-09-11
EP2787528A4 (en) 2015-07-22

Similar Documents

Publication Publication Date Title
TWI505269B (zh) Memory device
US11776605B2 (en) Storage element and storage apparatus
JP5982794B2 (ja) 記憶素子、記憶装置
CN106935256B (zh) 自旋力矩磁随机存取存储器元件与磁阻效应型磁头
US10375698B2 (en) Memory system