TWI557281B - 多晶矽晶鑄錠、多晶矽晶棒及多晶矽晶片 - Google Patents

多晶矽晶鑄錠、多晶矽晶棒及多晶矽晶片 Download PDF

Info

Publication number
TWI557281B
TWI557281B TW104123181A TW104123181A TWI557281B TW I557281 B TWI557281 B TW I557281B TW 104123181 A TW104123181 A TW 104123181A TW 104123181 A TW104123181 A TW 104123181A TW I557281 B TWI557281 B TW I557281B
Authority
TW
Taiwan
Prior art keywords
polycrystalline
polycrystalline twin
crystal
area
grain
Prior art date
Application number
TW104123181A
Other languages
English (en)
Other versions
TW201704564A (zh
Inventor
yu min Yang
Cheng Jui Yang
Hung Sheng Chou
Wen Huai Yu
Sung Lin Hsu
Wen Ching Hsu
Original Assignee
Sino American Silicon Prod Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino American Silicon Prod Inc filed Critical Sino American Silicon Prod Inc
Priority to TW104123181A priority Critical patent/TWI557281B/zh
Priority to CN201610310977.2A priority patent/CN106350868A/zh
Priority to US15/153,744 priority patent/US20170016143A1/en
Application granted granted Critical
Publication of TWI557281B publication Critical patent/TWI557281B/zh
Publication of TW201704564A publication Critical patent/TW201704564A/zh
Priority to US16/024,927 priority patent/US20180312995A1/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/04—Production of homogeneous polycrystalline material with defined structure from liquids
    • C30B28/06—Production of homogeneous polycrystalline material with defined structure from liquids by normal freezing or freezing under temperature gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells

Description

多晶矽晶鑄錠、多晶矽晶棒及多晶矽晶片
本發明係關於一種多晶矽晶鑄錠、多晶矽晶棒及多晶矽片；特別係關於利用成核促進層(nucleation promotion layer)成長具有小尺寸多晶矽晶粒之矽晶鑄錠、多晶矽晶棒及多晶矽片。
大多數的太陽能電池是吸收太陽光，進而產生光伏效應(photovoltaic effect)。目前太陽能電池的材料大部份都是以矽材為主，主要是因矽材為目前地球上最容易取到的第二多元素，並且其具有材料成本低廉、沒有毒性、穩定性高等優點，並且其在半導體的應用上已有深厚的基礎。
以矽材為主的太陽能電池有單晶矽、多晶矽以及非晶矽三大類。以多晶矽做為太陽能電池的原材，主要是基於成本的考量，因為相較於以現有的拉晶法(Czochralski method,CZ method)以及浮動區域法(floating zone method,FZ method)所製造 的單晶矽，多晶矽價格相對地便宜許多。
本揭露之一具體實施例提供一種多晶矽晶鑄錠，具有一垂直方向，該多晶矽晶鑄錠包含：複數個矽晶粒，沿該垂直方向成長，其中該些矽晶粒包含至少3種晶向；一成核促進層，位於該多晶矽晶鑄錠之底部，其中該多晶矽晶鑄錠之一切片之晶粒的面積標準差係沿著該垂直方向遞增。
本揭露之一具體實施例提供一種多晶矽晶棒，具有一垂直方向，該多晶矽晶棒包含：複數個矽晶粒，沿該垂直方向成長，其中該些矽晶粒包含至少3種晶向，其中該多晶矽晶棒之一切片之平均晶粒面積係沿著該垂直方向遞增，且該多晶矽晶棒之一切片之晶粒的面積標準差係沿著該垂直方向遞增。
本揭露之一具體實施例提供一種多晶矽晶片，其包含：複數個矽晶粒，其中該些矽晶粒包含至少3種晶向，其中該些矽晶粒之晶粒面積變異係數約介於150%至400%之間，該晶粒面積變異係數的定義係為該些矽晶粒之晶粒面積標準差除以該些矽晶粒之平均晶粒面積的百分比，該晶粒面積標準差係為各該些矽晶粒與該平均晶粒面積差值平方和的平均的根值。
前文已頗為廣泛地概述本發明之特徵及技術優勢以便可更好地理解隨後的本發明之詳細描述。本發明之額外特徵及優勢將在下文中加以描述，且形成本發明之申請專利範圍的主 題。熟習此項技術者應瞭解，所揭示之概念及特定實施例可易於用作修改或設計其他結構或程序以用於進行本發明之同樣目的之基礎。熟習此項技術者亦應認識到，此等效構造並不脫離如隨附申請專利範圍中所闡明之本發明之精神及範疇。
1‧‧‧多晶矽晶鑄錠
2‧‧‧成核促進層
3‧‧‧模
4‧‧‧底部
12‧‧‧複數個矽晶粒
14‧‧‧矽原料
16‧‧‧矽熔湯
22‧‧‧結晶顆粒
24‧‧‧板體
由以下詳細說明與附隨圖式得以最佳了解本申請案揭示內容之各方面。注意，根據產業之標準實施方式，各種特徵並非依比例繪示。實際上，為了清楚討論，可任意增大或縮小各種特徵的尺寸。
第1圖係根據一些實施例說明多晶矽晶鑄錠之橫截面圖式。
第2圖至第5圖係根據一些實施例說明製造多晶矽晶鑄錠之橫截面圖式。
第6圖係根據一些實施例說明多晶矽晶棒在各區域切片的金相圖。
第7圖係根據一些實施例說明對照組多晶矽晶棒在各區域切片的金相圖。
第8圖係根據一些實施例說明本揭露實施例與對照組多晶矽晶棒之平均晶粒面積與良品高度關係之折線圖。
第9圖係根據一些實施例說明本揭露實施例與對照組多晶矽晶棒之晶粒面積標準差與良品高度關係之折線圖。
第10圖係根據一些實施例說明與對照組多晶矽晶棒之晶粒面 積變異係數與良品高度關係之折線圖。
第11圖係根據一些實施例說明與對照組多晶矽晶棒之平均晶粒長寬比與良品高度關係之折線圖。
第12圖係根據一些實施例說明與對照組多晶矽晶棒之隨機晶界長度佔比與良品高度關係之折線圖。
第13圖係根據一些實施例說明多晶矽晶棒之平均晶粒長寬比與光電轉換效率及良品高度關係之折線圖。
第14圖係根據一些實施例說明與對照組多晶矽晶棒之光電轉換效率最大值、最小值以及平均值之線圖。
第15圖係根據一些實施例說明對照組多晶矽晶棒的良品高度與各晶向面積比例關係的折線圖。
第16圖係根據一些實施例說明多晶矽晶棒的良品高度與各晶向面積比例關係的折線圖。
第17圖係根據一些實施例說明對照組與實施例多晶矽晶棒的各切面之{100}晶向面積比例的折線圖。
第18圖係根據一些實施例說明對照組與實施例多晶矽晶棒的各切面之{101}晶向面積比例的折線圖。
第19圖係根據一些實施例說明對照組與實施例多晶矽晶棒的各切面之{111}晶向面積比例的折線圖。
第20圖係根據一些實施例說明對照組與實施例多晶矽晶棒的各切面之{112}晶向面積比例的折線圖。
第21圖係根據一些實施例說明對照組與實施例多晶矽晶棒的 各切面之{113}晶向面積比例的折線圖。
第22圖係根據一些實施例說明對照組與實施例多晶矽晶棒的各切面之{115}晶向面積比例的折線圖。
第23圖係根據一些實施例說明對照組與實施例多晶矽晶棒的各切面之{313}晶向面積比例的折線圖。
第24圖係根據一些實施例說明對照組與實施例多晶矽晶棒的各切面之{315}晶向面積比例的折線圖。
上文已經概略地敍述本揭露之圖式，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應可瞭解，下文揭示之概念與特定實施例可作為基礎而相當輕易地予以修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應可瞭解，這類等效的建構並無法脫離後附之申請專利範圍所提出之本揭露的精神和範圍。
以下揭示內容提供許多不同的實施方式或範例，用於實施本申請案之不同特徵。元件與配置的特定範例之描述如下，以簡化本申請案之揭示內容。當然，這些僅為範例，並非用於限制本申請案。例如，以下描述在第二特徵上或上方形成第一特徵可包含形成直接接觸的第一與第二特徵之實施方式，亦可包 含在該第一與第二特徵之間形成其他特徵的實施方式，因而該第一與第二特徵可並非直接接觸。此外，本申請案可在不同範例中重複元件符號與/或字母。此重複係為了簡化與清楚之目的，而非支配不同實施方式與/或所討論架構之間的關係。
再者，本申請案可使用空間對應語詞，例如「之下」、「低於」、「較低」、「高於」、「較高」等類似語詞之簡單說明，以描述圖式中一元件或特徵與另一元件或特徵的關係。空間對應語詞係用以包括除了圖式中描述的位向之外，裝置於使用或操作中之不同位向。裝置或可被定位(旋轉90度或是其他位向)，並且可相應解釋本申請案使用的空間對應描述。
如第1圖所示，本揭露之多晶矽晶鑄錠1具有底部4以及垂直方向V。在一實施例中，本揭露之多晶矽晶鑄錠1包含沿垂直方向V成長的複數個矽晶粒12以及位在多晶矽晶鑄錠1的底部4之成核促進層2。在一實施例中，成核促進層2係由多個具不規則形狀的結晶顆粒22所構成。
第2圖至第5圖係根據一些實施例說明製造多晶矽晶鑄錠1之橫截面圖式。每一圖代表一或多個步驟。
如第2圖所示，鋪設多個結晶顆粒22在模3(例如，石英坩堝)的底部構成成核促進層2。模3本身定義為垂直方向V，為一槽狀容器能承受高溫而不熔化。結晶顆粒22係由其熔點高於約1400℃之材料形成，例如，高純度石墨、矽、氧化鋁、碳化矽、氮化矽、氮化鋁、等陶瓷材料。在一實施例中，將多晶矽或 單晶矽碎料之結晶顆粒22鋪填於模3的底部，即成為成核促進層2。碎料鋪填不限制擺放方法、相互堆疊方法及填充密度(例如，可規則緊密堆積排列或任意倒入)。成核促進層2之平均顆粒尺寸係為小於50mm，平均堆疊高度不限制。在一實施例中，成核促進層2之平均顆粒尺寸係為小於10mm，平均堆疊高度係為5mm以上。
接著，矽原料14放置於模3內，並且位在成核促進層2上。裝入成核促進層2以及矽原料14的模3放入方向性凝固系統長晶爐(未繪示於圖中)內，先將矽原料14全部熔化成矽熔湯16，如第3圖所示。成核促進層2可以完全不熔化，或可以部份熔化，其中未熔化的成核促進層高度約100μm以上。接著如第4圖所示，基於方向性凝固製程冷卻模3，造成矽熔湯16中複數個矽晶粒12在成核促進層2上成核，複數個矽晶粒12係從成核促進層2與矽熔湯16之間的介面逐漸成核，且沿該垂直方向V成長。於另一實施例中，如第5圖所示，成核促進層2也可以是板體24。板體24係由其熔點高於約1400℃之材料形成，例如，高純度石墨、矽以及氧化鋁、碳化矽、氮化矽、氮化鋁、等陶瓷材料。板體24與矽熔湯16接觸的表面具有範圍從300μm至1000μm之粗糙度，以提供複數個矽晶粒12多個成核點。
最後，繼續基於方向性凝固製程冷卻模3，讓複數個矽晶粒12繼續沿該垂直方向V成長，且直至矽熔湯16全部凝固以獲得如第1圖所示之多晶矽晶鑄錠1。多晶矽晶鑄錠1自模3取出 後，先行切除多晶矽晶鑄錠1之4個部分側邊，再分割成數根多晶矽晶棒(例如，4x4=16或5x5=25之晶棒)；之後，使用矽晶片或晶棒載子生命週期(Lifetime)測試機(u-PCD；Microwave Lifetime Tester)進行測試，該載子生命週期測試機係利用一量測頭將一雷射脈衝照射多晶矽晶棒的其中一區域，激發出電子、電洞，再以一微波照射已被該雷射脈衝激發的區域，量測載子在矽結晶中分離與結合的時間；再移動該量測頭，使該量測頭沿垂直方向V進行量測，如此將可形成一載子生命週期相對垂直方向V各高度的曲線。
取得多晶矽晶棒各部位的載子生命週期後，進一步去除多晶矽晶棒不符合特定載子生命週期部分(例如，多晶矽晶棒底部之成核促進層2及部分頂部，如此即可從多晶矽晶棒裁切出良品的實施例多晶矽晶棒。之後，實施例多晶矽晶棒再予以切割成特定厚度之晶片。在一實施例中，實施例多晶矽晶棒可平均切成三個區域，底部區域、中間區域及頂部區域。下列說明係以實施例多晶矽晶棒為300mm為例，進行說明，但本揭露不以此為限。在一實施例中，實施例多晶矽晶棒之任一端的載子生命週期為2.0×10-6秒以上，任一部位之載子生命週期皆大於2.0×10-6秒。實施例多晶矽晶棒之底端定義為0mm(靠近原成核促進層2之一端)，往垂直方向V遞增，實施例多晶矽晶棒之最頂端定義為300mm。實施例多晶矽晶棒之良品高度0mm至100mm之區間定義為底部區域(低於100mm區間)；實施例多晶矽晶棒之良品高度 100mm至200mm之區間定義為中間區域；實施例多晶矽晶棒之良品高度200mm至300mm之區間定義為頂部區域。
第6圖顯示實施例多晶矽晶棒的底部區域、中間區域、頂部區域的各一切片上的晶粒分布情形及其矽晶粒尺寸的金相圖。實施例多晶矽晶棒在長晶過程中，鋪設多個結晶顆粒在模的底部，作為成核促進層。由第6圖可明顯看出底部區域的各晶粒之面積較小且晶粒數目較多。隨著良品高度遞增，晶粒尺寸增大，故頂部區域的各晶粒之面積較大，晶粒個數較少。
第7圖顯示根據現有技術所提出的方法所製造的對照組多晶矽晶棒，其現有方法例如局部過冷(undercooling)或加入晶種層之方法，同樣裁切出任一端的載子生命週期為2.0×10-6秒以上的良品區域，該對照組多晶矽晶棒總長度為300mm，並且分別顯示對照組多晶矽晶棒之底部區域(良品高度0mm至100mm之區間)、中間區域(良品高度100mm至200mm之區間)、頂部區域(良品高度200mm至300mm之區間)的各一切片上的晶粒分布情形及其矽晶粒尺寸的金相圖。對照組多晶矽晶棒在長晶過程中，並未在模的底部鋪設多個結晶顆粒；換言之，沒有使用成核促進層。
第7圖對照組多晶矽晶棒之底部區域(良品高度0mm至100mm)可以清楚瞭解對照組多晶矽晶鑄錠的長晶過程在坩堝底部成長為大晶粒，使得對照組多晶矽晶鑄錠的底部區域之一切片具有較大的平均晶粒面積，但是在成長延伸時快速增加缺 陷密度，致使對照組多晶矽晶棒整體晶體品質變差，其後續製成的太陽能電池的光電轉換效率較低。相較於對照組多晶矽晶鑄錠，多晶矽晶鑄錠的長晶利用成核促進層2直接提供矽熔湯16密集的成核點，來大量降低大尺寸矽晶粒分佈比例，使得實施例多晶矽晶棒的底部區域(良品高度0mm至100mm)之一切片具有較小平均晶粒面積，如第6圖所示。由於小尺寸矽晶粒分佈緊密且尺寸相近，減少晶粒大吃小情形，令晶粒較易趨於單一方向成長，主要沿散熱方向的反向成長，如圖1的垂直方向V，避免柱狀晶無法由底部至頂部成長完整。此外，多晶矽晶鑄錠中分佈密度高的晶界在長晶過程中，能以應力場吸引缺陷集中或於晶界上滑移釋放熱應力，抑制差排缺陷快速增加問題，進而讓多晶矽晶鑄錠整體有較佳的晶體品質，後續製成的太陽能電池的光電轉換效率也較高。
進一步對第7圖、第8圖的金相圖作測量，測量方式係藉由晶粒量測儀器例如晶粒檢測儀(grain detector)可偵測晶粒之晶界，並且依據ASTM國際標準組織(ASTM international)所發佈的「E112-10 standard test methods for determining average grain size」標準測試規範來計算每個切片上晶粒的實際面積與各種分析值例如：平均晶粒面積(mean value；E112-10第12頁的15.2段落之定義)、晶粒面積標準差(E112-10第12頁的15.3段落之定義)、晶粒個數、晶粒長寬比等數值。晶粒檢測儀係藉由不同光條件下的反射情形，測量時間約為10秒/每片晶片，其結果與 比較說明如下。
第8圖顯示從多晶矽晶鑄錠裁切出來的實施例多晶矽晶棒與對照組多晶矽晶棒之平均晶粒面積比較，橫軸為兩者之良品高度(單位：mm)，縱軸為平均晶粒面積大小(單位：mm2)，每個量測點代表多晶矽晶棒在對應之良品高度的切片，其對應的平均晶粒面積。實施例多晶矽晶棒係被切片成多個多晶矽晶片，每片晶片的厚度150μm~350μm之間，其厚度薄因而可視同雙面具有相同的晶界分布。實施例多晶矽晶棒之良品高度0mm切片上(等同良品高度0mm區域切出的一多晶矽晶片，以下說明皆以此類推)平均晶粒面積為4.3mm2；良品高度150mm切片上平均晶粒面積為9.1mm2；良品高度300mm切片上平均晶粒面積為10.7mm2。相對地，對照組多晶矽晶棒之良品高度0mm切片上平均晶粒面積為9.9mm2；良品高度150mm切片上平均晶粒面積為9.7mm2；良品高度300mm切片上平均晶粒面積為6.2mm2。
實施例多晶矽晶棒任一切片之平均晶粒面積約介於4mm2至11mm2之間，而且實施例多晶矽晶棒之底部區域(良品高度小於100mm之區間)任一切片之平均晶粒面積小於8mm2，較小的晶粒面積係由成核促進層2的控制結果；相較之下，對照組之底部區域任一切片之平均晶粒面積約9.7至9.9mm2，大於實施例多晶矽晶棒之底部區域任一切片之平均晶粒面積。實施例多晶矽晶棒隨著良品高度增加而各切片的平均晶粒面積亦增加。
第9圖顯示實施例多晶矽晶棒與對照組多晶矽晶棒 之晶粒面積標準差的比較，橫軸為兩者之良品高度(單位：mm)，縱軸為晶粒面積標準差值(單位：mm2)，每個量測點代表該良品高度的切片，其對應的晶粒面積標準差值為多少mm2。晶粒面積標準差的計算方法係從多晶矽晶棒切下切片，先進行該切片上平均晶粒面積的測量，再將每個晶粒面積減去平均晶粒面積的差值後，各個差值平方後相加並且平均(等同除以所計算的晶粒數量)，再對平均值開根號，得到晶粒面積標準差。公式如下：
N值為切片上所有的晶粒數量；Xi值為各個晶粒面積值；μ為切片上所有平均晶粒面積值。簡言之，晶粒面積標準差是一組晶粒面積數值自平均晶粒面積值分散開來的程度。一個較大的晶粒面積標準差，代表大部分的晶粒面積數值和其平均晶粒面積值之間差異較大(各個晶粒面積值遠離平均晶粒面積值)；一個較小的晶粒面積標準差，代表各個晶粒面積數值較接近其平均晶粒面積值，各個晶粒面積之間差異較小。距平均晶粒面積值大於或小於一個晶粒面積標準差之內的數值範圍(等同μ±σ)，在常態分佈中，此晶粒面積範圍之晶粒個數所佔比率為全部晶粒個數之68%；兩個晶粒面積標準差之內(等同μ±2σ)，此晶粒面積範圍之晶粒個數所佔比率為全部晶粒個數之95%；三個晶粒面積標準差之內(等同μ±3σ)，此晶粒面積範圍之晶粒個數 所佔比率為全部晶粒個數之99.7%。
實施例多晶矽晶棒之良品高度0mm切片上(等同良品高度0mm區域切出的一多晶矽晶片，以下皆以此類推)晶粒面積標準差值為8.1mm2；良品高度150mm切片上晶粒面積標準差值為25.4mm2；良品高度300mm切片上晶粒面積標準差值為39.4mm2，實施例多晶矽晶棒隨著良品高度增加而遞增晶粒面積標準差值。相對地，對照組多晶矽晶棒之良品高度0mm切片上晶粒面積標準差值為68.4mm2；良品高度150mm切片上晶粒面積標準差值為40.1mm2；良品高度300mm切片上晶粒面積標準差值為30.1mm2，對照組多晶矽晶棒隨著良品高度增加而遞減晶粒面積標準差值。相較之下，本實施例多晶矽晶棒之底部區域中(良品高度小於100mm)任一切片之晶粒面積標準差小於22mm2，遠低於對照組多晶矽晶棒之底部區域中任一切片之晶粒面積標準差(大於50mm2)；實施例多晶矽晶棒之底部區域中一切片之各個晶粒面積較接近該切片平均晶粒面積值，具有較集中的晶粒大小，例如在良品高度0mm之切片下，晶粒面積為4.3±8.1mm2範圍的晶粒數量佔68%；晶粒面積為4.3±(2x8.1)mm2範圍的晶粒數量佔95%。反之，對照組多晶矽晶棒在底部區域任一切片的各個晶粒面積分布較分散，呈現大小不一的分布，例如在對照組多晶矽晶棒的良品高度0mm之切片下，晶粒面積為9.9±68.4mm2範圍的晶粒數量佔68%；晶粒面積為9.9±(2x68.4)mm2範圍的晶粒數量佔95%，顯示對照組多晶矽晶棒的底部區域之晶粒面積大小分布非 常分散，大小不一。
第10圖顯示實施例多晶矽晶棒與對照組多晶矽晶棒之晶粒面積變異係數的比較，橫軸為兩者之良品高度(單位：mm)，縱軸為晶粒面積變異係數值(單位：%)，每個量測點代表該良品高度的切片，其對應的晶粒面積變異係數值為多少%。晶粒面積變異係數之定義為一切片晶粒面積標準差除以該切片平均晶粒面積(可視為晶粒面積標準差的正常化normalization)，晶粒面積變異係數較小代表晶粒面積較平均且較接近該切片的平均晶粒面積，等同於晶粒面積分布越集中；反之，若晶粒面積變異係數較大代表該切片晶粒面積呈現不規則情況，且晶粒面積大小分布不均。實施例多晶矽晶棒之良品高度0mm切片上(等同良品高度0mm區域切出的一多晶矽晶片，以下皆以此類推)晶粒面積變異係數為188%；良品高度150mm切片上晶粒面積變異係數為279%；良品高度300mm切片上晶粒面積變異係數為368%，實施例多晶矽晶棒隨著良品高度增加而遞增晶粒面積變異係數。實施例多晶矽晶棒一切片的晶粒面積變異係數約介於150%至400%之範圍，呈線性關係；實施例多晶矽晶棒整支任一切片的晶粒面積變異係數皆小於370%。對照組多晶矽晶棒之良品高度0mm切片上晶粒面積變異係數為691%；良品高度150mm切片上晶粒面積變異係數為413%；良品高度300mm切片上晶粒面積變異係數為485%，對照組多晶矽晶棒之良品高度與晶粒面積變異係數之間並未有線性關係。實施例多晶矽晶棒一切片的晶粒面積變異係數約 介於150%至400%之範圍，經過實施例多晶矽晶棒之各切片與對照組多晶矽晶棒之各切片的光電效率測量後，得知實施例多晶矽晶棒任一切片的光電轉換效率(平均值17.67%)較對照組多晶矽晶棒任一切片的光電轉換效率(平均值17.20%)高，故實施例多晶矽晶棒整體具有更佳的光電轉換效率，如後續第14圖所示及詳細說明。
第11圖顯示實施例多晶矽晶棒與對照組多晶矽晶棒之各切片平均晶粒長寬比的比較，橫軸為兩者之良品高度(單位：mm)，縱軸為平均晶粒長寬比，每個量測點代表該良品高度的切片，其對應的平均晶粒長寬比為多少，長寬比的定義為同一晶粒中，該晶粒晶界內最長軸與最短軸的比例，故長寬比越大形狀越呈橢圓；反之，長寬比為1時，等同一圓形。實施例多晶矽晶棒一切片之平均晶粒長寬比約介於3.0至4.5之間；實施例多晶矽晶棒之良品高度0mm切片上(等同良品高度0mm區域切出的一多晶矽晶片，以下以此類推)平均晶粒長寬比為3.3；良品高度150mm切片上平均晶粒長寬比為4.3；良品高度300mm切片上平均晶粒長寬比為4.1。實施例多晶矽晶棒底部區域(良品高度小於100mm)之一切片之平均晶粒長寬比約介於3至4之間，代表底部區域之一切片上的晶粒大多呈現3至4長短軸比例。對照組多晶矽晶棒之良品高度0mm切片上平均晶粒長寬比為5；良品高度150mm切片上平均晶粒長寬比為5.1；良品高度300mm切片上平均晶粒長寬比為3.8。相較之下，對照組多晶矽晶棒之底部區域一切 片之平均晶粒長寬比約為5，大於實施例多晶矽晶棒之底部區域一切片之平均晶粒長寬比(小於4)。
第12圖顯示實施例多晶矽晶棒與對照組多晶矽晶棒之隨機晶界長度佔比的比較，橫軸為兩者之良品高度(單位：mm)，縱軸為一切片的隨機晶界長度佔該切片全部晶界長度的比例為多少。在一切片上，晶界類型可以分為小角晶界和大角晶界兩種，小角晶界是指兩相鄰晶粒之間的旋轉夾角小於10度的晶界，而大角晶界是指旋轉角大於10度的晶界。根據共位元晶界模型，大角晶界又可以分為特殊晶界(亦稱為共位元晶格coincidence site lattice；CSL；用Σ值表示例如：Σ3、Σ9和Σ27型等晶界)和普通晶界(亦稱隨機晶界；random)。Σ值的數字大小係為晶界兩邊的晶格排列規律性的表現，將相鄰兩個晶粒的點陣，分別向空間延伸，使其相互穿插，則其中有些點陣會相互重合，數字愈小表示晶界兩邊的晶格排列重合程度高，該晶界的能量也愈低，例如Σ3型的晶界是淺能級複合中心，而其他晶界則是深能級複合中心。
由第12圖得知，實施例多晶矽晶棒之一切片隨機晶界長度佔比約介於45%至70%之間；實施例多晶矽晶棒之良品高度0mm切片上(等同良品高度0mm區域切出的一多晶矽晶片，以下皆以此類推)隨機晶界長度佔比為67.7%；良品高度150mm切片上隨機晶界長度佔比為54.2%；良品高度300mm切片上隨機晶界長度佔比為46.8%；特別地，底部區域(良品高度小於 100mm)之一切片上隨機晶界長度佔比大於60%。對照組多晶矽晶棒之良品高度0mm切片上隨機晶界長度佔比為29.8%；良品高度150mm切片上隨機晶界長度佔比為32.4%；良品高度300mm切片上隨機晶界長度佔比為40.1%，對照組多晶矽晶棒之一切片上隨機晶界長度佔比約介於29.8%至40.1%之間；明顯地，實施例多晶矽晶棒在各個良品高度之一切片的隨機晶界長度佔比皆大於對照組多晶矽晶棒之一切片上隨機晶界長度佔比。實驗證實，隨機晶界(random)吸引金屬雜質沉積的能力要大於高Σ值的晶界，而低Σ值的晶界吸引金屬雜質的能力最弱。實施例多晶矽晶棒的任一切片之隨機晶界長度為該切片上全部晶界長度的約45%至70%之間，隨機晶界比例已比一般製程提高到另一個程度，使得大部分金屬雜質被吸引並且累積在晶界上，如此在多晶矽晶鑄錠成長過程中，能減少晶粒內部被偏析的金屬雜質，進而提升實施例多晶矽晶棒的光電轉換效率。
第13圖顯示實施例多晶矽晶棒之晶粒長寬比和光電轉換效率的量測值，橫軸為良品高度(單位：mm)，左縱軸為平均晶粒長寬比，右縱軸為光電轉換效率(單位：%)，每個量測點代表該良品高度的切片，其對應的平均晶粒長寬比及其光電轉換效率為多少。光電轉換效率係為光能轉換為電能的效率，太陽電池的測試設備採用AM1.5G的標準光譜，此光譜是根據實際的AM1.5G光譜人為修正後得到的，其光強為1000W/平方米。實施例多晶矽晶棒之平均晶粒長寬比為3.7時，其光電轉換效率為 17.52%，此量測點為良品高度約20mm之切片；平均晶粒長寬比為4.00時，其光電轉換效率為17.86%，此量測點為良品高度約介於50~60mm之切片；平均晶粒長寬比為4.20時，其光電轉換效率為17.71%，此量測點為良品高度約介於90~100mm之切片；平均晶粒長寬比為4.25時，其光電轉換效率為17.70%，此量測點為良品高度約介於120~130mm之切片，故可以得知在平均晶粒長寬比介於3.80至4.25之間時，光電轉換效率大於17.60%，良品高度約介於30~130mm之切片，此平均晶粒長寬比介於3.80至4.25之間具有最佳的光電轉換效率，光能轉變為電能的效率最高。並非如原本預測平均晶粒長寬比越高或越低而有較佳的光電轉換效率。
第14圖顯示實施例多晶矽晶棒與對照組多晶矽晶棒之光電轉換效率的比較，縱軸為光電轉換效率(單位：%)，圖中可看出實施例多晶矽晶棒與對照組多晶矽晶棒整支良品的光電轉換效率的最大值、最小值與整體平均值。實施例多晶矽晶棒的光電轉換效率最大值可達到17.77%；光電轉換效率最小值可達到17.57%；整體的光電轉換效率平均值為17.67%。對照組多晶矽晶棒的光電轉換效率的最大值可達到17.40%；光電轉換效率最小值可達到17.00%；整體的光電轉換效率平均值為17.20%。相較之下，實施例多晶矽晶棒的平均光電轉換效率(17.67%)較對照組多晶矽晶棒的平均光電轉換效率(17.20%)約多0.47%至0.5%，且實施例多晶矽晶棒之光電轉換效率最小值17.57%仍然大於對照 組多晶矽晶棒的光電轉換效率最大值17.40%，故實施例多晶矽晶棒整體光電轉換效率大於對照組多晶矽晶棒的光電轉換效率，實施例多晶矽晶棒具有較佳的光電轉換效率。
第15圖顯示對照組多晶矽晶棒的良品高度與晶向面積比例關係的折線圖，係藉由電子背向散射繞射(electron back-scattered diffraction,EBSD)進行結晶學方面的分析，橫軸為良品高度(單位：mm)，縱軸為該切片的各種晶向面積比例。由量測可以得知，對照組多晶矽晶棒之良品高度之間的一切片具有{100}晶向矽晶粒之面積百分比佔該切片上總晶向矽晶粒面積的比例介於約0%至約1%之間；{101}晶向矽晶粒之佔比介於約8%至約10%之間；{111}晶向矽晶粒之佔比介於約10%至約20%之間；{112}晶向矽晶粒之佔比介於約5%至約25%之間；{113}晶向矽晶粒之佔比介於約16%至約30%之間；{115}晶向矽晶粒之佔比介於約8%至約10%之間；{313}晶向矽晶粒之佔比介於約6%至約14%之間；{315}晶向矽晶粒之佔比介於約14%至約24%之間。
第16圖顯示實施例多晶矽晶棒的良品高度與晶向面積比例關係的折線圖。軸為良品高度(單位：mm)，縱軸為該切片的各種晶向比例。由量測可以得知，實施例多晶矽晶棒之良品高度之間的一切片具有{100}晶向矽晶粒之面積百分比佔該切片上總晶向矽晶粒面積的比例介於約0%至約3%之間；{101}晶向矽晶粒之佔比介於約0%至約3%之間；{111}晶向矽晶粒之佔比介於約16%至約21%之間；{112}晶向矽晶粒之佔比介於約20%至約 29%之間；{113}晶向矽晶粒之佔比介於約7%至約12%之間；{115}晶向矽晶粒之佔比介於約13%至約30%之間；{313}晶向矽晶粒之佔比介於約3%至約5%之間；{315}晶向矽晶粒之佔比介於約15%至約25%之間。實施例多晶矽晶棒之良品高度約0mm之一切片具有{100}晶向矽晶粒之面積百分比佔該切片上總晶向矽晶粒面積的比例約2%；{101}晶向矽晶粒之佔比介於約3%；{111}晶向矽晶粒之佔比介於約16%；{112}晶向矽晶粒之佔比介於約26%；{113}晶向矽晶粒之佔比介於約11%；{115}晶向矽晶粒之佔比介於約13%；{313}晶向矽晶粒之佔比介於約4%；{315}晶向矽晶粒之佔比介於約25%。實施例多晶矽晶棒之良品高度約150mm之一切片具有{100}晶向矽晶粒之面積百分比佔該切片上總晶向矽晶粒面積的比例約2%；{101}晶向矽晶粒之佔比介於約3%；{111}晶向矽晶粒之佔比介於約21%；{112}晶向矽晶粒之佔比介於約28%；{113}晶向矽晶粒之佔比介於約8%；{115}晶向矽晶粒之佔比介於約18%；{313}晶向矽晶粒之佔比介於約4%；{315}晶向矽晶粒之佔比介於約16%。實施例多晶矽晶棒之良品高度約300mm之一切片具有{100}晶向矽晶粒之面積百分比佔該切片上總晶向矽晶粒面積的比例約0%；{101}晶向矽晶粒之佔比介於約0%；{111}晶向矽晶粒之佔比介於約18%；{112}晶向矽晶粒之佔比介於約20%；{113晶向矽晶粒之}佔比介於約12%；{115}晶向矽晶粒之佔比介於約29%；{313}晶向矽晶粒之佔比介於約4%；{315}晶向矽晶粒之佔比介於約17%。
實施例多晶矽晶棒之任一切片具有{112}、{111}與{115}晶向矽晶粒之面積百分比之總和佔該切片上總晶向矽晶粒面積的比例高於50%，該3種晶向組成優勢晶向群組。在一實施例中，實施例多晶矽晶棒之任一切片具有3種晶向{112}、{315}及{115}組成優勢晶向群組，3種晶向的面積百分比總和大於50%。在一實施例中，實施例多晶矽晶棒之任一切片具有3種晶向{112}、{315}及{111}之矽晶粒組成優勢晶向群組，3種晶向的面積百分比總和大於50%。一實施例中，實施例多晶矽晶棒之任一切片具有3種晶向{111}、{115}及{315}之矽晶粒組成優勢晶向群組，3種晶向的面積百分比總和大於50%。故實施例多晶矽晶棒之任一切片係由{111}、{112}、{115}及{315}之任3種晶向組成優勢晶向群組，3種晶向之面積百分比總和佔該切片上總晶向矽晶粒面積的比例高於50%。
第17圖顯示實施例與對照組多晶矽晶棒的良品高度與{100}晶向面積比例關係的折線圖。橫軸為良品高度(單位：mm)，縱軸為{100}晶向面積比例。由第17圖可以得知實施例多晶矽晶棒在良品高度200mm以下的{100}晶向面積比例約為1.4%~2.1%，高於對照組多晶矽晶棒在良品高度200mm的{100}晶向面積比例小於1%。
第18圖顯示實施例與對照組多晶矽晶棒的良品高度與{101}晶向面積比例關係的折線圖。橫軸為良品高度(單位：mm)，縱軸為{101}晶向面積比例。由第18圖可以得知實施例多 晶矽晶棒整體{101}晶向面積比例約為0.4%~2.6%(低於3%)，低於對照組多晶矽晶棒整體{101}晶向面積比例約為8.3%~9.9%。
第19圖顯示實施例與對照組多晶矽晶棒的良品高度與{111}晶向面積比例關係的折線圖。橫軸為良品高度(單位：mm)，縱軸為{111}晶向面積比例。由第19圖可以得知實施例多晶矽晶棒在良品高度100mm以下各切片的{111}晶向面積比例高於對照組多晶矽晶棒在良品高度100mm以下相對應各切片的{111}晶向面積比例。
第20圖顯示實施例與對照組多晶矽晶棒的良品高度與{112}晶向面積比例關係的折線圖。橫軸為良品高度(單位：mm)，縱軸為{112}晶向面積比例。由第20圖可以得知實施例多晶矽晶棒在良品高度200mm以內各切片的{112}晶向面積比例大於25%，高於對照組多晶矽晶棒在良品高度200mm以內各切片的{112}晶向面積比例(低於20%)。
第21圖顯示實施例與對照組多晶矽晶棒的良品高度與{113}晶向面積比例關係的折線圖。橫軸為良品高度(單位：mm)，縱軸為{113}晶向面積比例。由第21圖可以得知實施例多晶矽晶棒整體各切片的{113}晶向面積比例小於12%，低於對照組多晶矽晶棒整體各切片的{113}晶向面積比例(大於16%)。
第22圖顯示實施例與對照組多晶矽晶棒的良品高度與{115}晶向面積比例關係的折線圖。橫軸為良品高度(單位：mm)，縱軸為{115}晶向面積比例。由第22圖可以得知實施例多 晶矽晶棒整體各切片的{115}晶向面積比例大於10%，高於對照組多晶矽晶棒整體各切片的{115}晶向面積比例(小於10%)。
第23圖顯示實施例與對照組多晶矽晶棒的良品高度與{313}晶向面積比例關係的折線圖。橫軸為良品高度(單位：mm)，縱軸為{313}晶向面積比例。由第23圖可以得知實施例多晶矽晶棒整體各切片的{313}晶向面積比例小於5%，低於對照組多晶矽晶棒整體各切片的{313}晶向面積比例(大於7%)。
第24圖顯示實施例與對照組多晶矽晶棒的良品高度與{315}晶向面積比例關係的折線圖。橫軸為良品高度(單位：mm)，縱軸為{315}晶向面積比例。由第24圖可以得知實施例多晶矽晶棒在良品高度100mm以下各切片的{315}晶向面積比例高於對照組多晶矽晶棒在良品高度100mm以下相對應各切片的{315}晶向面積比例。
簡言之，在一實施例中，實施例多晶矽晶棒一切片之晶粒面積變異係數約介於150%至400%之間，實施例多晶矽晶棒整體具有更佳的光電轉換效率(實施例多晶矽晶棒之平均光電轉換效率17.67%大於對照組多晶矽晶棒的17.20%)，且實施例多晶矽晶棒之光電轉換效率最小值17.57%仍然大於對照組多晶矽晶棒的光電轉換效率最大值17.40%，故實施例多晶矽晶棒整體具有更佳的光電轉換效率。在一實施例中，平均晶粒長寬比介於3.80至4.25之間時，光電轉換效率大於17.60%，因此平均晶粒長寬比介於3.80至4.25之間具有最佳的光電轉換效率，光能轉變為電能 的效率最高。在一實施例中，實施例多晶矽晶棒的任一切片之隨機晶界長度佔比約介於45%至70%之間，隨機晶界比例已比一般製程提高到另一個程度，使得大部分金屬雜質被吸引並且累積在晶界上，如此在多晶矽晶鑄錠成長過程中，能減少晶粒內部被偏析的金屬雜質，進而提升實施例多晶矽晶棒的光電轉換效率。
前述內容概述一些實施方式的特徵，因而熟知此技藝之人士可更加理解本申請案揭示內容之各方面。熟知此技藝之人士應理解可輕易使用本申請案揭示內容作為基礎，用於設計或修飾其他製程與結構而實現與本申請案所述之實施方式具有相同目的與/或達到相同優點。熟知此技藝之人士亦應理解此均等架構並不脫離本申請案揭示內容的精神與範圍，以及熟知此技藝之人士可進行各種變化、取代與替換，而不脫離本申請案揭示內容之精神與範圍。
1‧‧‧多晶矽晶鑄錠
2‧‧‧成核促進層
4‧‧‧底部
12‧‧‧複數個矽晶粒
22‧‧‧結晶顆粒

Claims (22)

  1. 一種多晶矽晶鑄錠，具有一垂直方向，該多晶矽晶鑄錠包含：一成核促進層，位於該多晶矽晶鑄錠之底部；以及複數個矽晶粒，沿該垂直方向成長，其中該些矽晶粒包含至少3種晶向；其中該多晶矽晶鑄錠在該成核促進層上方之一切片之晶粒面積變異係數係沿著該垂直方向遞增。
  2. 如請求項1所述之多晶矽晶鑄錠，其中該多晶矽晶鑄錠之一切片之晶粒的面積標準差係沿著該垂直方向遞增。
  3. 如請求項1所述之多晶矽晶鑄錠，其中該多晶矽晶鑄錠在該成核促進層上方之一切片之晶粒面積變異係數小於400%。
  4. 如請求項1所述之多晶矽晶鑄錠，其中該多晶矽晶鑄錠在該成核促進層上方之一切片之晶粒面積變異係數約介於150%至400%之間。
  5. 如請求項1所述之多晶矽晶鑄錠，其中該多晶矽晶鑄錠在該成核促進層上方之一切片之平均晶粒面積約介於4mm2至11mm2之間。
  6. 如請求項1所述之多晶矽晶鑄錠，其中該多晶矽晶鑄錠在該成核促進層上方之一切片之平均晶粒面積小於8mm2。
  7. 如請求項1所述之多晶矽晶鑄錠，其中該多晶矽晶鑄錠在該成核促進層上方之一切片之平均晶粒長寬比約介於3.0至4.5之間。
  8. 如請求項1所述之多晶矽晶鑄錠，其中該多晶矽晶鑄錠在該成核促進層上方之一切片之平均晶粒長寬比約介於3.80至4.25之間。
  9. 一種多晶矽晶棒，具有一垂直方向，該多晶矽晶棒包含： 複數個矽晶粒，沿該垂直方向成長，其中該些矽晶粒包含至少3種晶向；以及其中該多晶矽晶棒之一切片之晶粒面積變異係數係沿著該垂直方向遞增。
  10. 如請求項9所述之多晶矽晶棒，其中該多晶矽晶棒之一切片之晶粒的面積標準差係沿著該垂直方向遞增。
  11. 如請求項9所述之多晶矽晶棒，其中該多晶矽晶棒之一切片之平均晶粒面積係沿著該垂直方向遞增。
  12. 如請求項9所述之多晶矽晶棒，其中該多晶矽晶棒之一切片之晶粒面積變異係數小於400%。
  13. 如請求項9所述之多晶矽晶棒，其中該多晶矽晶棒之一切片之晶粒面積變異係數約介於150%至400%之間。
  14. 如請求項9所述之多晶矽晶棒，其中該多晶矽晶棒之一切片之平均晶粒面積約介於4mm2至11mm2之間。
  15. 如請求項9所述之多晶矽晶棒，其中該多晶矽晶棒之一底部區域之一切片之平均晶粒面積小於8mm2，其中該底部區域係該多晶矽晶棒高度小於三分之一之區域。
  16. 如請求項9所述之多晶矽晶棒，其中該多晶矽晶棒之一切片之平均晶粒長寬比約介於3.0至4.5之間。
  17. 如請求項9所述之多晶矽晶棒，其中該多晶矽晶棒之一切片之平均晶粒長寬比約介於3.80至4.25之間。
  18. 一種多晶矽晶片，包含：複數個矽晶粒，其中該些矽晶粒包含至少3種晶向，且該些矽晶粒之晶粒面積變異係數約介於150%至400%之間，該晶粒面積 變異係數的定義係為該些矽晶粒之晶粒面積標準差除以該些矽晶粒之平均晶粒面積的百分比，該晶粒面積標準差係為各該些矽晶粒與該平均晶粒面積差值平方和的平均的根值。
  19. 如請求項18所述之多晶矽晶片，其中該些矽晶粒之平均晶粒面積約介於4mm2至11mm2之間。
  20. 如請求項18所述之多晶矽晶片，其中該些矽晶粒之平均晶粒面積小於8mm2。
  21. 如請求項18所述之多晶矽晶片，其中該些矽晶粒之平均晶粒長寬比約介於3.0至4.5之間。
  22. 如請求項18所述之多晶矽晶片，其中該些矽晶粒之平均晶粒長寬比約介於3.80至4.25之間。
TW104123181A 2015-07-17 2015-07-17 多晶矽晶鑄錠、多晶矽晶棒及多晶矽晶片 TWI557281B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW104123181A TWI557281B (zh) 2015-07-17 2015-07-17 多晶矽晶鑄錠、多晶矽晶棒及多晶矽晶片
CN201610310977.2A CN106350868A (zh) 2015-07-17 2016-05-11 多晶硅晶铸锭、多晶硅晶棒及多晶硅芯片
US15/153,744 US20170016143A1 (en) 2015-07-17 2016-05-13 Polycrystalline silicon ingot, polycrystalline silicon brick and polycrystalline silicon wafer
US16/024,927 US20180312995A1 (en) 2015-07-17 2018-07-02 Polycrystalline silicon ingot

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104123181A TWI557281B (zh) 2015-07-17 2015-07-17 多晶矽晶鑄錠、多晶矽晶棒及多晶矽晶片

Publications (2)

Publication Number Publication Date
TWI557281B true TWI557281B (zh) 2016-11-11
TW201704564A TW201704564A (zh) 2017-02-01

Family

ID=57775637

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123181A TWI557281B (zh) 2015-07-17 2015-07-17 多晶矽晶鑄錠、多晶矽晶棒及多晶矽晶片

Country Status (3)

Country Link
US (2) US20170016143A1 (zh)
CN (1) CN106350868A (zh)
TW (1) TWI557281B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201247948A (en) * 2011-11-28 2012-12-01 Sino American Silicon Prod Inc Method of fabricating crystalline silicon ingot

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004016836A1 (ja) * 2002-08-12 2004-02-26 Sharp Kabushiki Kaisha 板状シリコン、板状シリコンの製造方法、太陽電池および板状シリコン製造用基板
JP4054873B2 (ja) * 2003-07-17 2008-03-05 国立大学法人東北大学 Ｓｉ系結晶の製造方法
CN101370969A (zh) * 2006-01-20 2009-02-18 Bp北美公司 制造几何多晶铸硅的方法和装置及用于光电池的几何多晶铸硅实体
JP5676900B2 (ja) * 2010-03-26 2015-02-25 三菱マテリアル株式会社 多結晶シリコンインゴットの製造方法
CN102154686B (zh) * 2011-04-14 2014-04-02 江西赛维Ldk太阳能高科技有限公司 一种晶体硅铸锭方法及硅锭
SG190514A1 (en) * 2011-11-28 2013-06-28 Sino American Silicon Prod Inc Crystalline silicon ingot and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201247948A (en) * 2011-11-28 2012-12-01 Sino American Silicon Prod Inc Method of fabricating crystalline silicon ingot
TWI452185B (zh) * 2011-11-28 2014-09-11 Sino American Silicon Prod Inc 矽晶鑄錠及從其製成的矽晶圓

Also Published As

Publication number Publication date
CN106350868A (zh) 2017-01-25
TW201704564A (zh) 2017-02-01
US20170016143A1 (en) 2017-01-19
US20180312995A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
TWI445851B (zh) 用以製備幾何型多晶鑄態矽的方法及裝置及用於光電技術之幾何型多晶鑄態矽體
TWI541394B (zh) 多晶矽晶鑄錠之製造方法及其多晶矽晶棒
TWI534307B (zh) 製造矽晶鑄錠之方法
KR101815620B1 (ko) 폴리결정질 실리콘 잉곳, 이에 의해 제조된 실리콘 웨이퍼 및 폴리결정질 실리콘 잉곳의 제조방법
Li et al. High-quality multi-crystalline silicon (mc-Si) grown by directional solidification using notched crucibles
TWI620838B (zh) 包含成核促進顆粒之矽晶鑄錠及其製造方法
KR101656596B1 (ko) 다결정 실리콘 잉곳, 이의 제조 방법 및 다결정 실리콘 웨이퍼
US20130192516A1 (en) Method of preparing cast silicon by directional solidification
CN104088014A (zh) 一种棒状蓝宝石晶体生长设备及其生长方法
TWI444509B (zh) 製造矽晶鑄錠之方法
TWI580825B (zh) 藉由定向固化作用製備鑄態矽之方法
JP6734150B2 (ja) 多結晶シリコン柱
US20130193559A1 (en) CAST SILICON ingot prepared BY DIRECTIONAL SOLIDIFICATION
TWI557281B (zh) 多晶矽晶鑄錠、多晶矽晶棒及多晶矽晶片
TWI673397B (zh) 多晶矽柱體及多晶矽晶片
TWI452184B (zh) 製造矽晶鑄錠之方法
CN107825606B (zh) 多晶硅片及其制备方法
TWI516645B (zh) 矽晶鑄錠、其製造方法及從其製成的矽晶圓
TWI600808B (zh) Method of manufacturing polycrystalline silicon ingot, method of making polycrystalline silicon ingot, and polycrystalline silicon ingot
TWM461635U (zh) 用於長晶的坩堝單元
TWI548784B (zh) 坩堝組合及利用該坩堝組合製造矽晶鑄錠之方法
TWI452182B (zh) 鑄造晶碇之方法
TWM444886U (zh) 用於製造矽晶鑄錠之鑄造模
JP2010269943A (ja) シリコン多結晶インゴットおよびシリコン多結晶ウェハー

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees