CN106350868A - 多晶硅晶铸锭、多晶硅晶棒及多晶硅芯片 - Google Patents

多晶硅晶铸锭、多晶硅晶棒及多晶硅芯片 Download PDF

Info

Publication number
CN106350868A
CN106350868A CN201610310977.2A CN201610310977A CN106350868A CN 106350868 A CN106350868 A CN 106350868A CN 201610310977 A CN201610310977 A CN 201610310977A CN 106350868 A CN106350868 A CN 106350868A
Authority
CN
China
Prior art keywords
polycrystalline silicon
crystal grain
section
bar
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610310977.2A
Other languages
English (en)
Inventor
杨瑜民
杨承叡
周鸿昇
余文怀
许松林
徐文庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino American Silicon Products Inc
Original Assignee
Sino American Silicon Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino American Silicon Products Inc filed Critical Sino American Silicon Products Inc
Publication of CN106350868A publication Critical patent/CN106350868A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/04—Production of homogeneous polycrystalline material with defined structure from liquids
    • C30B28/06—Production of homogeneous polycrystalline material with defined structure from liquids by normal freezing or freezing under temperature gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明提供一种多晶硅晶铸锭、多晶硅晶棒及多晶硅芯片。多晶硅晶铸锭的实施例具有垂直方向，包含成核促进层，位于多晶硅晶铸锭的底部；以及多个硅晶粒，沿垂直方向成长，其中硅晶粒包含至少3种晶向，多晶硅晶铸锭在成核促进层上方的切片的晶粒面积变异系数是沿着垂直方向递增。

Description

多晶硅晶铸锭、多晶硅晶棒及多晶硅芯片
技术领域
本发明涉及一种多晶硅晶铸锭、多晶硅晶棒及多晶硅片；尤其涉及利用成核促进层(nucleation promotion layer)成长具有小尺寸多晶硅晶粒的硅晶铸锭、多晶硅晶棒及多晶硅片。
背景技术
大多数的太阳能电池是吸收太阳光，进而产生光伏效应(photovoltaic effect)。目前太阳能电池的材料大部分都是以硅材为主，主要是因硅材为目前地球上最容易取到的第二多元素，并且其具有材料成本低廉、没有毒性、稳定性高等优点，并且其在半导体的应用上已有深厚的基础。
以硅材为主的太阳能电池有单晶硅、多晶硅以及非晶硅三大类。以多晶硅做为太阳能电池的原材，主要是基于成本的考虑，因为相较于以现有的拉晶法(Czochralski method,CZ method)以及浮动区域法(floating zone method,FZ method)所制造的单晶硅，多晶硅价格相对地便宜许多。
发明内容
本发明提供的多晶硅晶铸锭、多晶硅晶棒和多晶硅芯片，整体有较佳的晶体质量，后续制成的太阳能电池的光电转换效率也较高。
本发明的一具体实施例提供一种多晶硅晶铸锭，具有垂直方向，多晶硅晶铸锭包含：多个硅晶粒，沿垂直方向成长，其中硅晶粒包含至少3种晶向；成核促进层，位于多晶硅晶铸锭的底部，其中多晶硅晶铸锭的切片的晶粒的面积标准偏差是沿着垂直方向递增。
本发明的一具体实施例提供一种多晶硅晶棒，具有垂直方向，多晶硅晶棒包含：多个硅晶粒，沿垂直方向成长，其中硅晶粒包含至少3种晶向，其中多晶硅晶棒的切片的平均晶粒面积是沿着垂直方向递增，且多晶硅晶棒的切片的晶粒的面积标准偏差是沿着垂直方向递增。
本发明的一具体实施例提供一种多晶硅芯片，其包含：多个硅晶粒，其中硅晶粒包含至少3种晶向，其中硅晶粒的晶粒面积变异系数约介于150％至400％之间，晶粒面积变异系数的定义是硅晶粒的晶粒面积标准偏差除以硅晶粒的平均晶粒面积的百分比，晶粒面积标准偏差是各硅晶粒与平均晶粒面积差值平方和的平均的根值。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据一些实施例说明多晶硅晶铸锭的横截面附图；
图2至图5是根据一些实施例说明制造多晶硅晶铸锭的横截面附图；
图6是根据一些实施例说明多晶硅晶棒在各区域切片的金相图；
图7是根据一些实施例说明对照组多晶硅晶棒在各区域切片的金相图；
图8是根据一些实施例说明本发明实施例与对照组多晶硅晶棒的平均晶粒面积与良品高度关系的折线图；
图9是根据一些实施例说明本发明实施例与对照组多晶硅晶棒的晶粒面积标准偏差与良品高度关系的折线图；
图10是根据一些实施例说明与对照组多晶硅晶棒的晶粒面积变异系数与良品高度关系的折线图；
图11是根据一些实施例说明与对照组多晶硅晶棒的平均晶粒长宽比与良品高度关系的折线图；
图12是根据一些实施例说明与对照组多晶硅晶棒的随机晶界长度占比与良品高度关系的折线图；
图13是根据一些实施例说明多晶硅晶棒的平均晶粒长宽比与光电转换效率及良品高度关系的折线图；
图14是根据一些实施例说明与对照组多晶硅晶棒的光电转换效率最大值、最小值以及平均值的线图；
图15是根据一些实施例说明对照组多晶硅晶棒的良品高度与各晶向面积比例关系的折线图；
图16是根据一些实施例说明多晶硅晶棒的良品高度与各晶向面积比例关系的折线图；
图17是根据一些实施例说明对照组与实施例多晶硅晶棒的各切面的{100}晶向面积比例的折线图；
图18是根据一些实施例说明对照组与实施例多晶硅晶棒的各切面的{101}晶向面积比例的折线图；
图19是根据一些实施例说明对照组与实施例多晶硅晶棒的各切面的{111}晶向面积比例的折线图；
图20是根据一些实施例说明对照组与实施例多晶硅晶棒的各切面的{112}晶向面积比例的折线图；
图21是根据一些实施例说明对照组与实施例多晶硅晶棒的各切面的{113}晶向面积比例的折线图；
图22是根据一些实施例说明对照组与实施例多晶硅晶棒的各切面的{115}晶向面积比例的折线图；
图23是根据一些实施例说明对照组与实施例多晶硅晶棒的各切面的{313}晶向面积比例的折线图；
图24是根据一些实施例说明对照组与实施例多晶硅晶棒的各切面的{315}晶向面积比例的折线图。
具体实施方式
以下揭示内容提供许多不同的实施方式或范例，用于实施本申请案的不同特征。组件与配置的特定范例的描述如下，以简化本申请案的揭示内容。当然，这些仅为范例，并非用于限制本申请案。例如，以下描述在第二特征上或上方形成第一特征可包含形成直接接触的第一与第二特征的实施方式，亦可包含在第一与第二特征之间形成其他特征的实施方式，因而第一特征与第二特征可并非直接接触。此外，本申请案可在不同范例中重复组件符号和/或字母。此重复是了简化与清楚的目的，而非支配不同实施方式和/或所讨论架构之间的关系。
再者，本申请案可使用空间对应语词，例如“之下”、“低于”、“较低”、“高于”、“较高”等类似词语的简单说明，以描述附图中一组件或特征与另一组件或特征的关系。空间对应语词是用以包括除了附图中描述的位向之外，装置于使用或操作中的不同位向。装置或可被定位(旋转90度或是其他位向)，并且可相应解释本申请案使用的空间对应描述。
如图1所示，本发明的多晶硅晶铸锭1具有底部4以及垂直方向V。在一实施例中，本发明的多晶硅晶铸锭1包含沿垂直方向V成长的多个硅晶粒12以及位在多晶硅晶铸锭1的底部4的成核促进层2。在一实施例中，成核促进层2是由多个具不规则形状的结晶颗粒22所构成。
图2至图5是根据一些实施例说明制造多晶硅晶铸锭1的横截面附图。每一图代表一个或多个步骤。
如图2所示，铺设多个结晶颗粒22在模3(例如，石英坩埚)的底部构成成核促进层2。模3本身定义为垂直方向V，为槽状容器能承受高温而不熔化。结晶颗粒22是由其熔点高于约1400℃的材料形成，例如，高纯度石墨、硅、氧化铝、碳化硅、氮化硅、氮化铝、等陶瓷材料。在一实施例中，将多晶硅或单晶硅碎料的结晶颗粒22铺填于模3的底部，即成为成核促进层2。碎料铺填不限制摆放方法、相互堆栈方法及填充密度(例如，可规则紧密堆积排列或任意倒入)。成核促进层2的平均颗粒尺寸是小于50mm，平均堆栈高度不限制。在一实施例中，成核促进层2的平均颗粒尺寸是小于10mm，平均堆栈高度是5mm以上。
接着，硅原料14放置于模3内，并且位在成核促进层2上。装入成核促进层2以及硅原料14的模3放入方向性凝固系统长晶炉(未示出于图中)内，先将硅原料14全部熔化成硅熔汤16，如图3所示。成核促进层2可以完全不熔化，或可以部分熔化，其中未熔化的成核促进层高度约100μm以上。接着如图4所示，基于方向性凝固制程冷却模3，造成硅熔汤16中多个硅晶粒12在成核促进层2上成核，多个硅晶粒12是从成核促进层2与硅熔汤16之间的接口逐渐成核，且沿垂直方向V成长。于另一实施例中，如图5所示，成核促进层2也可以是板体24。板体24是由其熔点高于约1400℃的材料形成，例如，高纯度石墨、硅以及氧化铝、碳化硅、氮化硅、氮化铝、等陶瓷材料。板体24与硅熔汤16接触的表面具有范围从300μm至1000μm的粗糙度，以提供多个硅晶粒12多个成核点。
最后，继续基于方向性凝固制程冷却模3，让多个硅晶粒12继续沿垂直方向V成长，且直至硅熔汤16全部凝固以获得如图1所示的多晶硅晶铸锭1。多晶硅晶铸锭1自模3取出后，先行切除多晶硅晶铸锭1的4个部分侧边，再分割成数根多晶硅晶棒(例如，4x4＝16或5x5＝25的晶棒)；之后，使用硅芯片或晶棒载子生命周期(Lifetime)测试机(u-PCD；Microwave LifetimeTester)进行测试，载子生命周期测试机是利用量测头将激光脉冲照射多晶硅晶棒的其中一区域，激发出电子、电洞，再以微波照射已被激光脉冲激发的区域，量测载子在硅结晶中分离与结合的时间；再移动量测头，使量测头沿垂直方向V进行量测，如此将可形成载子生命周期相对垂直方向V各高度的曲线。
取得多晶硅晶棒各部位的载子生命周期后，进一步去除多晶硅晶棒不符合特定载子生命周期部分(例如，多晶硅晶棒底部的成核促进层2及部分顶部，如此即可从多晶硅晶棒裁切出良品的实施例多晶硅晶棒。之后，实施例多晶硅晶棒再予以切割成特定厚度的芯片。在一实施例中，实施例多晶硅晶棒可平均切成三个区域，底部区域、中间区域及顶部区域。下列说明是以实施例多晶硅晶棒为300mm为例，进行说明，但本发明不以此为限。在一实施例中，实施例多晶硅晶棒的任一端的载子生命周期为2.0×10-6秒以上，任一部位的载子生命周期皆大于2.0×10-6秒。实施例多晶硅晶棒的底端定义为0mm(靠近原成核促进层2的一端)，往垂直方向V递增，实施例多晶硅晶棒的最顶端定义为300mm。实施例多晶硅晶棒的良品高度0mm至100mm的区间定义为底部区域(低于100mm区间)；实施例多晶硅晶棒的良品高度100mm至200mm的区间定义为中间区域；实施例多晶硅晶棒的良品高度200mm至300mm的区间定义为顶部区域。
图6显示实施例多晶硅晶棒的底部区域、中间区域、顶部区域的各一切片上的晶粒分布情形及其硅晶粒尺寸的金相图。实施例多晶硅晶棒在长晶过程中，铺设多个结晶颗粒在模的底部，作为成核促进层。由图6可明显看出底部区域的各晶粒的面积较小且晶粒数目较多。随着良品高度递增，晶粒尺寸增大，故顶部区域的各晶粒的面积较大，晶粒个数较少。
图7显示根据现有技术所提出的方法所制造的对照组多晶硅晶棒，其现有方法例如局部过冷(undercooling)或加入晶种层的方法，同样裁切出任一端的载子生命周期为2.0×10-6秒以上的良品区域，对照组多晶硅晶棒总长度为300mm，并且分别显示对照组多晶硅晶棒的底部区域(良品高度0mm至100mm的区间)、中间区域(良品高度100mm至200mm的区间)、顶部区域(良品高度200mm至300mm的区间)的各一切片上的晶粒分布情形及其硅晶粒尺寸的金相图。对照组多晶硅晶棒在长晶过程中，并未在模的底部铺设多个结晶颗粒；换言之，没有使用成核促进层。
图7对照组多晶硅晶棒的底部区域(良品高度0mm至100mm)可以清楚了解对照组多晶硅晶铸锭的长晶过程在坩埚底部成长为大晶粒，使得对照组多晶硅晶铸锭的底部区域的切片具有较大的平均晶粒面积，但是在成长延伸时快速增加缺陷密度，致使对照组多晶硅晶棒整体晶体质量变差，其后续制成的太阳能电池的光电转换效率较低。相较于对照组多晶硅晶铸锭，多晶硅晶铸锭的长晶利用成核促进层2直接提供硅熔汤16密集的成核点，来大量降低大尺寸硅晶粒分布比例，使得实施例多晶硅晶棒的底部区域(良品高度0mm至100mm)的切片具有较小平均晶粒面积，如图6所示。由于小尺寸硅晶粒分布紧密且尺寸相近，减少晶粒大吃小情形，令晶粒较易趋于单一方向成长，主要沿散热方向的反向成长，如图1的垂直方向V，避免柱状晶无法由底部至顶部成长完整。此外，多晶硅晶铸锭中分布密度高的晶界在长晶过程中，能以应力场吸引缺陷集中或于晶界上滑移释放热应力，抑制差排缺陷快速增加问题，进而让多晶硅晶铸锭整体有较佳的晶体质量，后续制成的太阳能电池的光电转换效率也较高。
进一步对图7、图8的金相图作测量，测量方式是通过晶粒量测仪器例如晶粒检测仪(graindetector)可侦测晶粒的晶界，并且依据ASTM国际标准化组织(ASTM international)所发布的“E112-10standard test methods for determining average grain size”标准测试规范来计算每个切片上晶粒的实际面积与各种分析值例如：平均晶粒面积(mean value；E112-10第12页的15.2段落的定义)、晶粒面积标准偏差(E112-10第12页的15.3段落的定义)、晶粒个数、晶粒长宽比等数值。晶粒检测仪是通过不同光条件下的反射情形，测量时间约为10秒/每片芯片，其结果与比较说明如下。
图8显示从多晶硅晶铸锭裁切出来的实施例多晶硅晶棒与对照组多晶硅晶棒的平均晶粒面积比较，横轴为两个的良品高度(单位：mm)，纵轴为平均晶粒面积大小(单位：mm2)，每个量测点代表多晶硅晶棒在对应的良品高度的切片，其对应的平均晶粒面积。实施例多晶硅晶棒是被切片成多个多晶硅芯片，每片芯片的厚度150μm～350μm之间，其厚度薄因而可视同双面具有相同的晶界分布。实施例多晶硅晶棒的良品高度0mm切片上(等同良品高度0mm区域切出的多晶硅芯片，以下说明皆以此类推)平均晶粒面积为4.3mm2；良品高度150mm切片上平均晶粒面积为9.1mm2；良品高度300mm切片上平均晶粒面积为10.7mm2。相对地，对照组多晶硅晶棒的良品高度0mm切片上平均晶粒面积为9.9mm2；良品高度150mm切片上平均晶粒面积为9.7mm2；良品高度300mm切片上平均晶粒面积为6.2mm2。
实施例多晶硅晶棒任一切片的平均晶粒面积约介于4mm2至11mm2之间，而且实施例多晶硅晶棒的底部区域(良品高度小于100mm的区间)任一切片的平均晶粒面积小于8mm2，较小的晶粒面积是由成核促进层2的控制结果；相较之下，对照组的底部区域任一切片的平均晶粒面积约9.7mm2至9.9mm2，大于实施例多晶硅晶棒的底部区域任一切片的平均晶粒面积。实施例多晶硅晶棒随着良品高度增加而各切片的平均晶粒面积亦增加。
图9显示实施例多晶硅晶棒与对照组多晶硅晶棒的晶粒面积标准偏差的比较，横轴为两个的良品高度(单位：mm)，纵轴为晶粒面积标准偏差值(单位：mm2)，每个量测点代表良品高度的切片，其对应的晶粒面积标准偏差值为多少mm2晶粒面积标准偏差的计算方法是从多晶硅晶棒切下切片，先进行切片上平均晶粒面积的测量，再将每个晶粒面积减去平均晶粒面积的差值后，各个差值平方后相加并且平均(等同除以所计算的晶粒数量)，再对平均值开根号，得到晶粒面积标准偏差。公式如下：
σ ( μ ) = 1 N Σ i = 1 N ( x i - μ ) 2
N值为切片上所有的晶粒数量；Xi值为各个晶粒面积值；μ为切片上所有平均晶粒面积值。简言之，晶粒面积标准偏差是一组晶粒面积数值自平均晶粒面积值分散开来的程度。一个较大的晶粒面积标准偏差，代表大部分的晶粒面积数值和其平均晶粒面积值之间差异较大(各个晶粒面积值远离平均晶粒面积值)；一个较小的晶粒面积标准偏差，代表各个晶粒面积数值较接近其平均晶粒面积值，各个晶粒面积之间差异较小。距平均晶粒面积值大于或小于一个晶粒面积标准偏差之内的数值范围(等同μ±σ)，在常态分布中，此晶粒面积范围的晶粒个数所占比率为全部晶粒个数的68％；两个晶粒面积标准偏差之内(等同μ±2σ)，此晶粒面积范围的晶粒个数所占比率为全部晶粒个数的95％；三个晶粒面积标准偏差之内(等同μ±3σ)，此晶粒面积范围的晶粒个数所占比率为全部晶粒个数的99.7％。
实施例多晶硅晶棒的良品高度0mm切片上(等同良品高度0mm区域切出的多晶硅芯片，以下皆以此类推)晶粒面积标准偏差值为8.1mm2；良品高度150mm切片上晶粒面积标准偏差值为25.4mm2；良品高度300mm切片上晶粒面积标准偏差值为39.4mm2，实施例多晶硅晶棒随着良品高度增加而递增晶粒面积标准偏差值。相对地，对照组多晶硅晶棒的良品高度0mm切片上晶粒面积标准偏差值为68.4mm2；良品高度150mm切片上晶粒面积标准偏差值为40.1mm2；良品高度300mm切片上晶粒面积标准偏差值为30.1mm2，对照组多晶硅晶棒随着良品高度增加而递减晶粒面积标准偏差值。相较之下，本实施例多晶硅晶棒的底部区域中(良品高度小于100mm)任一切片的晶粒面积标准偏差小于22mm2，远低于对照组多晶硅晶棒的底部区域中任一切片的晶粒面积标准偏差(大于50mm2)；实施例多晶硅晶棒的底部区域中切片的各个晶粒面积较接近切片平均晶粒面积值，具有较集中的晶粒大小，例如在良品高度0mm的切片下，晶粒面积为4.3±8.1mm2范围的晶粒数量占68％；晶粒面积为4.3±(2x8.1)mm2范围的晶粒数量占95％。反之，对照组多晶硅晶棒在底部区域任一切片的各个晶粒面积分布较分散，呈现大小不一的分布，例如在对照组多晶硅晶棒的良品高度0mm的切片下，晶粒面积为9.9±68.4mm2范围的晶粒数量占68％；晶粒面积为9.9±(2x68.4)mm2范围的晶粒数量占95％，显示对照组多晶硅晶棒的底部区域的晶粒面积大小分布非常分散，大小不一。
图10显示实施例多晶硅晶棒与对照组多晶硅晶棒的晶粒面积变异系数的比较，横轴为两个的良品高度(单位：mm)，纵轴为晶粒面积变异系数值(单位：％)，每个量测点代表良品高度的切片，其对应的晶粒面积变异系数值为多少％。晶粒面积变异系数的定义为切片晶粒面积标准偏差除以切片平均晶粒面积(可视为晶粒面积标准偏差的正常化normalization)，晶粒面积变异系数较小代表晶粒面积较平均且较接近切片的平均晶粒面积，等同于晶粒面积分布越集中；反之，若晶粒面积变异系数较大代表切片晶粒面积呈现不规则情况，且晶粒面积大小分布不均。实施例多晶硅晶棒的良品高度0mm切片上(等同良品高度0mm区域切出的多晶硅芯片，以下皆以此类推)晶粒面积变异系数为188％；良品高度150mm切片上晶粒面积变异系数为279％；良品高度300mm切片上晶粒面积变异系数为368％，实施例多晶硅晶棒随着良品高度增加而递增晶粒面积变异系数。实施例多晶硅晶棒切片的晶粒面积变异系数约介于150％至400％的范围，呈线性关系；实施例多晶硅晶棒整支任一切片的晶粒面积变异系数皆小于370％。对照组多晶硅晶棒的良品高度0mm切片上晶粒面积变异系数为691％；良品高度150mm切片上晶粒面积变异系数为413％；良品高度300mm切片上晶粒面积变异系数为485％，对照组多晶硅晶棒的良品高度与晶粒面积变异系数之间并未有线性关系。实施例多晶硅晶棒切片的晶粒面积变异系数约介于150％至400％的范围，经过实施例多晶硅晶棒的各切片与对照组多晶硅晶棒的各切片的光电效率测量后，得知实施例多晶硅晶棒任一切片的光电转换效率(平均值17.67％)较对照组多晶硅晶棒任一切片的光电转换效率(平均值17.20％)高，故实施例多晶硅晶棒整体具有更佳的光电转换效率，如后续图14所示及详细说明。
图11显示实施例多晶硅晶棒与对照组多晶硅晶棒的各切片平均晶粒长宽比的比较，横轴为两个的良品高度(单位：mm)，纵轴为平均晶粒长宽比，每个量测点代表良品高度的切片，其对应的平均晶粒长宽比为多少，长宽比的定义为同一晶粒中，晶粒晶界内最长轴与最短轴的比例，故长宽比越大形状越呈椭圆；反之，长宽比为1时，等同一圆形。实施例多晶硅晶棒切片的平均晶粒长宽比约介于3.0至4.5之间；实施例多晶硅晶棒的良品高度0mm切片上(等同良品高度0mm区域切出的多晶硅芯片，以下以此类推)平均晶粒长宽比为3.3；良品高度150mm切片上平均晶粒长宽比为4.3；良品高度300mm切片上平均晶粒长宽比为4.1。实施例多晶硅晶棒底部区域(良品高度小于100mm)的切片的平均晶粒长宽比约介于3至4之间，代表底部区域的切片上的晶粒大多呈现3至4长短轴比例。对照组多晶硅晶棒的良品高度0mm切片上平均晶粒长宽比为5；良品高度150mm切片上平均晶粒长宽比为5.1；良品高度300mm切片上平均晶粒长宽比为3.8。相较之下，对照组多晶硅晶棒的底部区域切片的平均晶粒长宽比约为5，大于实施例多晶硅晶棒的底部区域切片的平均晶粒长宽比(小于4)。
图12显示实施例多晶硅晶棒与对照组多晶硅晶棒的随机晶界长度占比的比较，横轴为两个的良品高度(单位：mm)，纵轴为切片的随机晶界长度占切片全部晶界长度的比例为多少。在切片上，晶界类型可以分为小角晶界和大角晶界两种，小角晶界是指两相邻晶粒之间的旋转夹角小于10度的晶界，而大角晶界是指旋转角大于10度的晶界。根据共位晶界模型，大角晶界又可以分为特殊晶界(亦称为共位晶格coincidence site lattice；CSL；用∑值表示例如：∑3、∑9和∑27型等晶界)和普通晶界(亦称随机晶界；random)。∑值的数字大小是晶界两边的晶格排列规律性的表现，将相邻两个晶粒的点阵，分别向空间延伸，使其相互穿插，则其中有些点阵会相互重合，数字愈小表示晶界两边的晶格排列重合程度高，晶界的能量也愈低，例如∑3型的晶界是浅能级复合中心，而其他晶界则是深能级复合中心。
由图12得知，实施例多晶硅晶棒的切片随机晶界长度占比约介于45％至70％之间；实施例多晶硅晶棒的良品高度0mm切片上(等同良品高度0mm区域切出的多晶硅芯片，以下皆以此类推)随机晶界长度占比为67.7％；良品高度150mm切片上随机晶界长度占比为54.2％；良品高度300mm切片上随机晶界长度占比为46.8％；特别地，底部区域(良品高度小于100mm)的切片上随机晶界长度占比大于60％。对照组多晶硅晶棒的良品高度0mm切片上随机晶界长度占比为29.8％；良品高度150mm切片上随机晶界长度占比为32.4％；良品高度300mm切片上随机晶界长度占比为40.1％，对照组多晶硅晶棒的切片上随机晶界长度占比约介于29.8％至40.1％之间；明显地，实施例多晶硅晶棒在各个良品高度的切片的随机晶界长度占比皆大于对照组多晶硅晶棒的切片上随机晶界长度占比。实验证实，随机(random)晶界吸引金属杂质沉积的能力要大于高∑值的晶界，而低∑值的晶界吸引金属杂质的能力最弱。实施例多晶硅晶棒的任一切片的随机晶界长度为切片上全部晶界长度的约45％至70％之间，随机晶界比例已比一般制程提高到另一个程度，使得大部分金属杂质被吸引并且累积在晶界上，如此在多晶硅晶铸锭成长过程中，能减少晶粒内部被偏析的金属杂质，进而提升实施例多晶硅晶棒的光电转换效率。
图13显示实施例多晶硅晶棒的晶粒长宽比和光电转换效率的量测值，横轴为良品高度(单位：mm)，左纵轴为平均晶粒长宽比，右纵轴为光电转换效率(单位：％)，每个量测点代表良品高度的切片，其对应的平均晶粒长宽比及其光电转换效率为多少。光电转换效率是光能转换为电能的效率，太阳电池的测试设备采用AM1.5G的标准光谱，此光谱是根据实际的AM1.5G光谱人为修正后得到的，其光强为1000W/平方米。实施例多晶硅晶棒的平均晶粒长宽比为3.7时，其光电转换效率为17.52％，此量测点为良品高度约20mm的切片；平均晶粒长宽比为4.00时，其光电转换效率为17.86％，此量测点为良品高度约介于50～60mm的切片；平均晶粒长宽比为4.20时，其光电转换效率为17.71％，此量测点为良品高度约介于90～100mm的切片；平均晶粒长宽比为4.25时，其光电转换效率为17.70％，此量测点为良品高度约介于120～130mm的切片，故可以得知在平均晶粒长宽比介于3.80至4.25之间时，光电转换效率大于17.60％，良品高度约介于30～130mm的切片，此平均晶粒长宽比介于3.80至4.25之间具有最佳的光电转换效率，光能转变为电能的效率最高。并非如原本预测平均晶粒长宽比越高或越低而有较佳的光电转换效率。
图14显示实施例多晶硅晶棒与对照组多晶硅晶棒的光电转换效率的比较，纵轴为光电转换效率(单位：％)，图中可看出实施例多晶硅晶棒与对照组多晶硅晶棒整支良品的光电转换效率的最大值、最小值与整体平均值。实施例多晶硅晶棒的光电转换效率最大值可达到17.77％；光电转换效率最小值可达到17.57％；整体的光电转换效率平均值为17.67％。对照组多晶硅晶棒的光电转换效率的最大值可达到17.40％；光电转换效率最小值可达到17.00％；整体的光电转换效率平均值为17.20％。相较之下，实施例多晶硅晶棒的平均光电转换效率(17.67％)较对照组多晶硅晶棒的平均光电转换效率(17.20％)约多0.47％至0.5％，且实施例多晶硅晶棒的光电转换效率最小值17.57％仍然大于对照组多晶硅晶棒的光电转换效率最大值17.40％，故实施例多晶硅晶棒整体光电转换效率大于对照组多晶硅晶棒的光电转换效率，实施例多晶硅晶棒具有较佳的光电转换效率。
图15显示对照组多晶硅晶棒的良品高度与晶向面积比例关系的折线图，是通过电子背向散射绕射(electron back-scattered diffraction,EBSD)进行结晶学方面的分析，横轴为良品高度(单位：mm)，纵轴为切片的各种晶向面积比例。由量测可以得知，对照组多晶硅晶棒的良品高度之间的切片具有{100}晶向硅晶粒的面积百分比占切片上总晶向硅晶粒面积的比例介于约0％至约1％之间；{101}晶向硅晶粒的占比介于约8％至约10％之间；{111}晶向硅晶粒的占比介于约10％至约20％之间；{112}晶向硅晶粒的占比介于约5％至约25％之间；{113}晶向硅晶粒的占比介于约16％至约30％之间；{115}晶向硅晶粒的占比介于约8％至约10％之间；{313}晶向硅晶粒的占比介于约6％至约14％之间；{315}晶向硅晶粒的占比介于约14％至约24％之间。
图16显示实施例多晶硅晶棒的良品高度与晶向面积比例关系的折线图。轴为良品高度(单位：mm)，纵轴为切片的各种晶向比例。由量测可以得知，实施例多晶硅晶棒的良品高度之间的切片具有{100}晶向硅晶粒的面积百分比占切片上总晶向硅晶粒面积的比例介于约0％至约3％之间；{101}晶向硅晶粒的占比介于约0％至约3％之间；{111}晶向硅晶粒的占比介于约16％至约21％之间；{112}晶向硅晶粒的占比介于约20％至约29％之间；{113}晶向硅晶粒的占比介于约7％至约12％之间；{115}晶向硅晶粒的占比介于约13％至约30％之间；{313}晶向硅晶粒的占比介于约3％至约5％之间；{315}晶向硅晶粒的占比介于约15％至约25％之间。实施例多晶硅晶棒的良品高度约0mm的切片具有{100}晶向硅晶粒的面积百分比占切片上总晶向硅晶粒面积的比例约2％；{101}晶向硅晶粒的占比介于约3％；{111}晶向硅晶粒的占比介于约16％；{112}晶向硅晶粒的占比介于约26％；{113}晶向硅晶粒的占比介于约11％；{115}晶向硅晶粒的占比介于约13％；{313}晶向硅晶粒的占比介于约4％；{315}晶向硅晶粒的占比介于约25％。实施例多晶硅晶棒的良品高度约150mm的切片具有{100}晶向硅晶粒的面积百分比占切片上总晶向硅晶粒面积的比例约2％；{101}晶向硅晶粒的占比介于约3％；{111}晶向硅晶粒的占比介于约21％；{112}晶向硅晶粒的占比介于约28％；{113}晶向硅晶粒的占比介于约8％；{115}晶向硅晶粒的占比介于约18％；{313}晶向硅晶粒的占比介于约4％；{315}晶向硅晶粒的占比介于约16％。实施例多晶硅晶棒的良品高度约300mm的切片具有{100}晶向硅晶粒的面积百分比占切片上总晶向硅晶粒面积的比例约0％；{101}晶向硅晶粒的占比介于约0％；{111}晶向硅晶粒的占比介于约18％；{112}晶向硅晶粒的占比介于约20％；{113}晶向硅晶粒的占比介于约12％；{115}晶向硅晶粒的占比介于约29％；{313}晶向硅晶粒的占比介于约4％；{315}晶向硅晶粒的占比介于约17％。
实施例多晶硅晶棒的任一切片具有{112}、{111}与{115}晶向硅晶粒的面积百分比的总和占切片上总晶向硅晶粒面积的比例高于50％，3种晶向组成优势晶向群组。在一实施例中，实施例多晶硅晶棒的任一切片具有3种晶向{112}、{315}及{115}组成优势晶向群组，3种晶向的面积百分比总和大于50％。在一实施例中，实施例多晶硅晶棒的任一切片具有3种晶向{112}、{315}及{111}的硅晶粒组成优势晶向群组，3种晶向的面积百分比总和大于50％。一实施例中，实施例多晶硅晶棒的任一切片具有3种晶向{111}、{115}及{315}的硅晶粒组成优势晶向群组，3种晶向的面积百分比总和大于50％。故实施例多晶硅晶棒的任一切片是由{111}、{112}、{115}及{315}的任3种晶向组成优势晶向群组，3种晶向的面积百分比总和占切片上总晶向硅晶粒面积的比例高于50％。
图17显示实施例与对照组多晶硅晶棒的良品高度与{100}晶向面积比例关系的折线图。横轴为良品高度(单位：mm)，纵轴为{100}晶向面积比例。由图17可以得知实施例多晶硅晶棒在良品高度200mm以下的{100}晶向面积比例约为1.4％～2.1％，高于对照组多晶硅晶棒在良品高度200mm的{100}晶向面积比例小于1％。
图18显示实施例与对照组多晶硅晶棒的良品高度与{101}晶向面积比例关系的折线图。横轴为良品高度(单位：mm)，纵轴为{101}晶向面积比例。由图18可以得知实施例多晶硅晶棒整体{101}晶向面积比例约为0.4％～2.6％(低于3％)，低于对照组多晶硅晶棒整体{101}晶向面积比例约为8.3％～9.9％。
图19显示实施例与对照组多晶硅晶棒的良品高度与{111}晶向面积比例关系的折线图。横轴为良品高度(单位：mm)，纵轴为{111}晶向面积比例。由图19可以得知实施例多晶硅晶棒在良品高度100mm以下各切片的{111}晶向面积比例高于对照组多晶硅晶棒在良品高度100mm以下相对应各切片的{111}晶向面积比例。
图20显示实施例与对照组多晶硅晶棒的良品高度与{112}晶向面积比例关系的折线图。横轴为良品高度(单位：mm)，纵轴为{112}晶向面积比例。由图20可以得知实施例多晶硅晶棒在良品高度200mm以内各切片的{112}晶向面积比例大于25％，高于对照组多晶硅晶棒在良品高度200mm以内各切片的{112}晶向面积比例(低于20％)。
图21显示实施例与对照组多晶硅晶棒的良品高度与{113}晶向面积比例关系的折线图。横轴为良品高度(单位：mm)，纵轴为{113}晶向面积比例。由图21可以得知实施例多晶硅晶棒整体各切片的{113}晶向面积比例小于12％，低于对照组多晶硅晶棒整体各切片的{113}晶向面积比例(大于16％)。
图22显示实施例与对照组多晶硅晶棒的良品高度与{115}晶向面积比例关系的折线图。横轴为良品高度(单位：mm)，纵轴为{115}晶向面积比例。由图22可以得知实施例多晶硅晶棒整体各切片的{115}晶向面积比例大于10％，高于对照组多晶硅晶棒整体各切片的{115}晶向面积比例(小于10％)。
图23显示实施例与对照组多晶硅晶棒的良品高度与{313}晶向面积比例关系的折线图。横轴为良品高度(单位：mm)，纵轴为{313}晶向面积比例。由图23可以得知实施例多晶硅晶棒整体各切片的{313}晶向面积比例小于5％，低于对照组多晶硅晶棒整体各切片的{313}晶向面积比例(大于7％)。
图24显示实施例与对照组多晶硅晶棒的良品高度与{315}晶向面积比例关系的折线图。横轴为良品高度(单位：mm)，纵轴为{315}晶向面积比例。由图24可以得知实施例多晶硅晶棒在良品高度100mm以下各切片的{315}晶向面积比例高于对照组多晶硅晶棒在良品高度100mm以下相对应各切片的{315}晶向面积比例。
简言之，在一实施例中，实施例多晶硅晶棒切片的晶粒面积变异系数约介于150％至400％之间，实施例多晶硅晶棒整体具有更佳的光电转换效率(实施例多晶硅晶棒的平均光电转换效率17.67％大于对照组多晶硅晶棒的17.20％)，且实施例多晶硅晶棒的光电转换效率最小值17.57％仍然大于对照组多晶硅晶棒的光电转换效率最大值17.40％，故实施例多晶硅晶棒整体具有更佳的光电转换效率。在一实施例中，平均晶粒长宽比介于3.80至4.25之间时，光电转换效率大于17.60％，因此平均晶粒长宽比介于3.80至4.25之间具有最佳的光电转换效率，光能转变为电能的效率最高。在一实施例中，实施例多晶硅晶棒的任一切片的随机晶界长度占比约介于45％至70％之间，随机晶界比例已比一般制程提高到另一个程度，使得大部分金属杂质被吸引并且累积在晶界上，如此在多晶硅晶铸锭成长过程中，能减少晶粒内部被偏析的金属杂质，进而提升实施例多晶硅晶棒的光电转换效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (22)

1.一种多晶硅晶铸锭，具有垂直方向，其特征在于，所述多晶硅晶铸锭包含：
成核促进层，位于所述多晶硅晶铸锭的底部；以及
多个硅晶粒，沿所述垂直方向成长，其中所述硅晶粒包含至少3种晶向；
其中所述多晶硅晶铸锭在所述成核促进层上方的切片的晶粒面积变异系数是沿着所述垂直方向递增。
2.根据权利要求1所述的多晶硅晶铸锭，其特征在于，所述多晶硅晶铸锭的切片的晶粒的面积标准偏差是沿着所述垂直方向递增。
3.根据权利要求1所述的多晶硅晶铸锭，其特征在于，所述多晶硅晶铸锭在所述成核促进层上方的切片的晶粒面积变异系数小于400％。
4.根据权利要求1所述的多晶硅晶铸锭，其特征在于，所述多晶硅晶铸锭在所述成核促进层上方的切片的晶粒面积变异系数约介于150％至400％之间。
5.根据权利要求1所述的多晶硅晶铸锭，其特征在于，所述多晶硅晶铸锭在所述成核促进层上方的切片的平均晶粒面积约介于4mm2至11mm2之间。
6.根据权利要求1所述的多晶硅晶铸锭，其特征在于，所述多晶硅晶铸锭在所述成核促进层上方的切片的平均晶粒面积小于8mm2。
7.根据权利要求1所述的多晶硅晶铸锭，其特征在于，所述多晶硅晶铸锭在所述成核促进层上方的切片的平均晶粒长宽比约介于3.0至4.5之间。
8.根据权利要求1所述的多晶硅晶铸锭，其特征在于，所述多晶硅晶铸锭在所述成核促进层上方的切片的平均晶粒长宽比约介于3.80至4.25之间。
9.一种多晶硅晶棒，具有垂直方向，其特征在于，所述多晶硅晶棒包含：
多个硅晶粒，沿所述垂直方向成长，其中所述硅晶粒包含至少3种晶向；以及
其中所述多晶硅晶棒的切片的晶粒面积变异系数是沿着所述垂直方向递增。
10.根据权利要求9所述的多晶硅晶棒，其特征在于，所述多晶硅晶棒的切片的晶粒的面积标准偏差是沿着所述垂直方向递增。
11.根据权利要求9所述的多晶硅晶棒，其特征在于，所述多晶硅晶棒的切片的平均晶粒面积是沿着所述垂直方向递增。
12.根据权利要求9所述的多晶硅晶棒，其特征在于，所述多晶硅晶棒的切片的晶粒面积变异系数小于400％。
13.根据权利要求9所述的多晶硅晶棒，其特征在于，所述多晶硅晶棒的切片的晶粒面积变异系数约介于150％至400％之间。
14.根据权利要求9所述的多晶硅晶棒，其特征在于，所述多晶硅晶棒的切片的平均晶粒面积约介于4mm2至11mm2之间。
15.根据权利要求9所述的多晶硅晶棒，其特征在于，所述多晶硅晶棒的底部区域的切片的平均晶粒面积小于8mm2，其中所述底部区域是所述多晶硅晶棒高度小于三分之一的区域。
16.根据权利要求9所述的多晶硅晶棒，其特征在于，所述多晶硅晶棒的切片的平均晶粒长宽比约介于3.0至4.5之间。
17.根据权利要求9所述的多晶硅晶棒，其特征在于，所述多晶硅晶棒的切片的平均晶粒长宽比约介于3.80至4.25之间。
18.一种多晶硅芯片，其特征在于，包含：
多个硅晶粒，其中所述硅晶粒包含至少3种晶向，且所述硅晶粒的晶粒面积变异系数约介于150％至400％之间，所述晶粒面积变异系数的定义是所述硅晶粒的晶粒面积标准偏差除以所述硅晶粒的平均晶粒面积的百分比，所述晶粒面积标准偏差是各所述硅晶粒与所述平均晶粒面积差值平方和的平均的根值。
19.根据权利要求18所述的多晶硅芯片，其特征在于，所述硅晶粒的平均晶粒面积约介于4mm2至11mm2之间。
20.根据权利要求18所述的多晶硅芯片，其特征在于，所述硅晶粒的平均晶粒面积小于8mm2。
21.根据权利要求18所述的多晶硅芯片，其特征在于，所述硅晶粒的平均晶粒长宽比约介于3.0至4.5之间。
22.根据权利要求18所述的多晶硅芯片，其特征在于，所述硅晶粒的平均晶粒长宽比约介于3.80至4.25之间。
CN201610310977.2A 2015-07-17 2016-05-11 多晶硅晶铸锭、多晶硅晶棒及多晶硅芯片 Pending CN106350868A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104123181A TWI557281B (zh) 2015-07-17 2015-07-17 多晶矽晶鑄錠、多晶矽晶棒及多晶矽晶片
TW104123181 2015-07-17

Publications (1)

Publication Number Publication Date
CN106350868A true CN106350868A (zh) 2017-01-25

Family

ID=57775637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610310977.2A Pending CN106350868A (zh) 2015-07-17 2016-05-11 多晶硅晶铸锭、多晶硅晶棒及多晶硅芯片

Country Status (3)

Country Link
US (2) US20170016143A1 (zh)
CN (1) CN106350868A (zh)
TW (1) TWI557281B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200418632A (en) * 2002-08-12 2004-10-01 Sharp Kk Silicon plate, method for producing silicon plate, solar cell and substrate for producing silicon plate
JP2007022815A (ja) * 2003-07-17 2007-02-01 Tohoku Univ Ｓｉ系結晶の成長方法、Ｓｉ系結晶、Ｓｉ系結晶基板及び太陽電池
CN101370970A (zh) * 2006-01-20 2009-02-18 Bp北美公司 制造单晶铸硅的方法和装置以及用于光电领域的单晶铸硅实体
CN102154686A (zh) * 2011-04-14 2011-08-17 江西赛维Ldk太阳能高科技有限公司 一种晶体硅铸锭方法及硅锭
CN102834354A (zh) * 2010-03-26 2012-12-19 三菱综合材料株式会社 多晶硅锭的制造方法及多晶硅锭
CN103088420A (zh) * 2011-11-28 2013-05-08 昆山中辰矽晶有限公司 硅晶铸锭及从其制成的硅晶圆

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9493357B2 (en) * 2011-11-28 2016-11-15 Sino-American Silicon Products Inc. Method of fabricating crystalline silicon ingot including nucleation promotion layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200418632A (en) * 2002-08-12 2004-10-01 Sharp Kk Silicon plate, method for producing silicon plate, solar cell and substrate for producing silicon plate
JP2007022815A (ja) * 2003-07-17 2007-02-01 Tohoku Univ Ｓｉ系結晶の成長方法、Ｓｉ系結晶、Ｓｉ系結晶基板及び太陽電池
CN101370970A (zh) * 2006-01-20 2009-02-18 Bp北美公司 制造单晶铸硅的方法和装置以及用于光电领域的单晶铸硅实体
CN102834354A (zh) * 2010-03-26 2012-12-19 三菱综合材料株式会社 多晶硅锭的制造方法及多晶硅锭
CN102154686A (zh) * 2011-04-14 2011-08-17 江西赛维Ldk太阳能高科技有限公司 一种晶体硅铸锭方法及硅锭
CN103088420A (zh) * 2011-11-28 2013-05-08 昆山中辰矽晶有限公司 硅晶铸锭及从其制成的硅晶圆

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
魏启东等: "《第十一届中国光伏大会暨展览会会议论文集 下》", 31 October 2010, 东南大学出版社 *

Also Published As

Publication number Publication date
US20180312995A1 (en) 2018-11-01
TWI557281B (zh) 2016-11-11
US20170016143A1 (en) 2017-01-19
TW201704564A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
TWI445851B (zh) 用以製備幾何型多晶鑄態矽的方法及裝置及用於光電技術之幾何型多晶鑄態矽體
AU2008279411B2 (en) Methods for manufacturing cast silicon from seed crystals
Li et al. High-quality multi-crystalline silicon (mc-Si) grown by directional solidification using notched crucibles
US8709154B2 (en) Methods for manufacturing monocrystalline or near-monocrystalline cast materials
KR101656596B1 (ko) 다결정 실리콘 잉곳, 이의 제조 방법 및 다결정 실리콘 웨이퍼
Buchovska et al. Different nucleation approaches for production of high-performance multi-crystalline silicon ingots and solar cells
US8591649B2 (en) Methods for manufacturing geometric multi-crystalline cast materials
JP5883766B2 (ja) 結晶シリコンインゴットの製造方法
CN103094379B (zh) 太阳能电池
CN101370970A (zh) 制造单晶铸硅的方法和装置以及用于光电领域的单晶铸硅实体
Reimann et al. Influence of different seed materials on multi-crystalline silicon ingot properties
JP6734150B2 (ja) 多結晶シリコン柱
JP5630665B2 (ja) 結晶シリコンインゴット及びその製造方法
TWI580825B (zh) 藉由定向固化作用製備鑄態矽之方法
US20130193559A1 (en) CAST SILICON ingot prepared BY DIRECTIONAL SOLIDIFICATION
Takahashi et al. Improved multicrystalline silicon ingot quality using single layer silicon beads coated with silicon nitride as seed layer
CN106350868A (zh) 多晶硅晶铸锭、多晶硅晶棒及多晶硅芯片
TWI673397B (zh) 多晶矽柱體及多晶矽晶片
CN201729909U (zh) 用于多晶硅铸锭的坩埚
CN103088405B (zh) 硅晶铸锭的制法以及硅晶铸锭
US20220259757A1 (en) Silicon ingot, silicon block, silicon substrate, manufacturing method for silicon ingot, and solar cell
WO2014147094A1 (de) Rohling aus silizium, verfahren zu dessen herstellung sowie verwendung desselben
WO2014147262A1 (de) Rohling aus silizium, verfahren zu dessen herstellung sowie verwendung desselben
Serra Multicrystalline Silicon Ribbons Grown over a Dust Substrate
CN106794993B (zh) 多晶硅锭制造方法、多晶硅锭的用途的制造方法和多晶硅锭

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170125