TWI552335B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI552335B
TWI552335B TW101120603A TW101120603A TWI552335B TW I552335 B TWI552335 B TW I552335B TW 101120603 A TW101120603 A TW 101120603A TW 101120603 A TW101120603 A TW 101120603A TW I552335 B TWI552335 B TW I552335B
Authority
TW
Taiwan
Prior art keywords
layer
buffer layer
hydrogen
semiconductor device
substrate
Prior art date
Application number
TW101120603A
Other languages
English (en)
Other versions
TW201330249A (zh
Inventor
鄭胤謨
李基龍
徐晉旭
朴鍾力
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201330249A publication Critical patent/TW201330249A/zh
Application granted granted Critical
Publication of TWI552335B publication Critical patent/TWI552335B/zh

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K1/00—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces
    • F16K1/16—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with pivoted closure-members
    • F16K1/18—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with pivoted closure-members with pivoted discs or flaps
    • F16K1/22—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with pivoted closure-members with pivoted discs or flaps with axis of rotation crossing the valve member, e.g. butterfly valves
    • F16K1/221—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with pivoted closure-members with pivoted discs or flaps with axis of rotation crossing the valve member, e.g. butterfly valves specially adapted operating means therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/44—Mechanical actuating means
    • F16K31/53—Mechanical actuating means with toothed gearing
    • F16K31/535—Mechanical actuating means with toothed gearing for rotating valves
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/44—Mechanical actuating means
    • F16K31/60—Handles
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K35/00—Means to prevent accidental or unauthorised actuation
    • F16K35/06—Means to prevent accidental or unauthorised actuation using a removable actuating or locking member, e.g. a key
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Description

半導體裝置及其製造方法
本申請案主張於2012年1月10日向韓國智慧財產局提出之韓國專利申請案之優先權，申請案號為10-2012-0003039，其全部揭露之內容併入此處作為參考。
所述之技術係有關於半導體裝置及其製造方法。
通常，由於多晶矽層具有高電荷移動率，可應用於高速運算電路，且可配置互補式金屬氧化物半導體(CMOS)電路，多晶矽層被廣泛地使用作為薄膜電晶體(TFT)之半導體層。使用多晶矽層之薄膜電晶體(TFT)通常被使用作為顯示器，例如有機發光二極體(OLED)之開關裝置或驅動裝置。
本發明之一態樣係為一半導體裝置，其具有由於消除多晶矽層內部之缺陷而改善之電晶體特性且保證電晶體特性之均勻性。
另一態樣係為一製造半導體裝置之方法，該半導體裝置具有由於消除多晶矽層內部之缺陷而改善之電晶體特性。
另一態樣係為一半導體裝置，其包含：基板；形成於基板上之第一氮化矽層；直接地形成於第一氮化矽層上且具有約1000Å或更少之厚度之第一氧化矽層；以及直接地形成於第一氧化矽層上之氫化多晶矽層。
另一態樣係為一半導體裝置，其包含：基板；形成於基板上之第一緩衝層，其中第一緩衝層含有氫；形成於第一緩衝層上且含有多晶矽及氫之主動層，其中主動層中之含氫濃度係為約1原子百分比(at.%)或更多。
另一態樣係為一製造半導體裝置之方法，該方法包含：形成第一氮化矽層於基板上，其中第一氮化矽層含有氫；形成第一氧化矽層於第一氮化矽層上；形成非晶矽層直接地位於第一氧化矽層上；以及熱處理第一氮化矽層、第一氧化矽層及非晶矽層以形成氫化多晶矽層。
100、200、300、400、500‧‧‧半導體裝置
110‧‧‧基板
111‧‧‧第一緩衝層
112‧‧‧第四緩衝層
120‧‧‧緩衝層
121‧‧‧第二緩衝層
122‧‧‧第三緩衝層
130‧‧‧主動層
130a‧‧‧源極區域
130b‧‧‧通道區域
130c‧‧‧汲極區域
131‧‧‧多晶矽層
131a‧‧‧非晶矽層
141‧‧‧閘極電極
142‧‧‧閘極絕緣層
150‧‧‧層間絕緣層
151‧‧‧源極電極
152‧‧‧汲極電極
153、154‧‧‧接觸孔洞
160‧‧‧保護層
161‧‧‧第一電極
170‧‧‧像素定義層
171‧‧‧接觸孔洞
172‧‧‧開口
181‧‧‧有機發光層
182‧‧‧第二電極
a‧‧‧第一緩衝層之下表面
b‧‧‧第一緩衝層之上表面
c‧‧‧多晶矽層之上表面
A‧‧‧區域
I‧‧‧第一區域
II‧‧‧第二區域
III‧‧‧第三區域
IV‧‧‧第四區域
H‧‧‧氫原子
H1、H2、H3‧‧‧厚度
S1010、S1020、S1030、S1040‧‧‧步驟
第1圖係為根據一實施例之半導體裝置之剖視圖。
第2圖係為說明第1圖所示之半導體裝置之第一緩衝層中之氫的分布之圖表。
第3圖係為說明第1圖所示之半導體裝置之多晶矽層中之氫的分布之圖表。
第4圖係為根據另一實施例之半導體裝置之剖視圖。
第5圖係為根據另一實施例之半導體裝置之剖視圖。
第6圖係為根據另一實施例之半導體裝置之剖視圖。
第7圖係為根據另一實施例之半導體裝置之平面圖。
第8圖係為沿著第7圖之線I-I’之剖視圖。
第9圖係為描繪根據另一實施例之製造半導體裝置之方法之流程圖。
第10圖至第13圖係為描繪根據第9圖之實施例方法製造之半導體裝置之中間結構之剖視圖。
第14圖係為當第一氧化矽層具有約1000Å或更少之厚度時，如第13圖所示之區域A之放大圖。
第15圖係為當第一氧化矽層具有約1000Å或更大之厚度時，如第13圖所示之區域A之放大圖。
第16圖係為描繪根據另一實施例方法製造之半導體裝置之中間結構之剖視圖。
第17圖係為與氧化矽層之厚度相關之起始電壓(Vth)之圖表。
目前已廣泛進行將形成於絕緣基板(例如玻璃)上之非晶形半導體層結晶化為具有晶形結構之半導體層之技術研究。用於使非晶形半導體層結晶之結晶技術之實例包含固相結晶、金屬誘發結晶及超晶矽結晶。然而，利用這些結晶技術形成之多晶矽具有各種缺陷，例如懸浮鍵(dangling bonds)，且這些缺陷阻礙於矽中攜帶電荷之載體之運動。
參考以下所附之圖示，將更完整地說明本發明之實施例。然而，所描述之實施例可以不同形式修改且本發明之揭露不應限於在此闡述之實施例。於整份說明書中，相同之標號係指相同之元件。在所附之圖式中，為清楚說明，將放大層及區域之厚度。
將理解的是，當層被描述為於其他層或基板"上"(on)，其可直接地位於其他層或基板上，或者可存在中間層。相對地，當元件被描述為"直接地"於其他元件"上"(directly on)，則不存在中介元件。
空間相關用語，例如"於其下"(beneath,below,lower)、"於其上"(above,upper)或其相似詞，可為了描述之簡便用於此以描述如圖所示之一元件或特徵與另一元件或特徵之關係。將理解的是，空間相關用語除了圖式所描述之方向，包含使用或操作之裝置之不同方向。舉例而言，若於圖式中之裝置旋轉，描述為在其他元件或特徵下(below,beneath)之元件將轉向為在其他元件或特徵之上(above)。因此，舉例之用語"於其下"(below)可包含上與下之方向。此外，該裝置係可轉向不同之方向(旋轉約90度或不同方向)，且於此之空間相關描述語係據此解釋。
於文中描述之實施例(特別是以下之申請專利範圍)，用語"一"(a,an)、"該"(the)及相似詞之使用應理解為包含單數及複數，除非文中清楚地指出或陳述。用語"包含"(comprising)、"具有"(having)、"包含"(including)及"含有"(containing)應理解為開放式用語(例如，意指"包含但不限於")，除非另外註明。
除非另有定義，所有於此使用之技術與學術上之術語具有與本發明所屬領域具有通常知識者的通常理解相同之意義。應注意的是，除非另外指定，使用之任一且所有的舉例，或於此提供之例示性用語，僅為了較佳地闡釋實施例而非本發明之揭露範疇之限制。此外，除非另外定義，所有定義於通常使用之字典中之用語不可被過度地解釋。
例示性圖式之外觀可根據製造技術及/或容許差修改。圖式中所示之區域係以圖解之形式解釋，且區域之形狀僅以說明形式簡單展示而非限制。
將藉參考第1圖至第3圖，描述根據一實施例之半導體裝置。第1圖係為根據一實施例之半導體裝置100之剖視圖。第2圖係為說明第1圖所示之半導體裝置100之第一緩衝層111中之氫的分布之圖表。第3圖係為說明第1圖所示之半導體裝置100之多晶矽層131中之氫的分布之圖表。
請參閱第1圖，半導體裝置100包含基板110、第一緩衝層111及多晶矽層131。
基板110可為絕緣層，更詳細地說，可為透明絕緣層。基板110可以例如石英、陶瓷或塑膠製造。更進一步地，基板110可為可撓性基板。或者，基板110可為半導體基板且可包含例如矽、鍺、矽化鍺、磷化鎵、砷化鎵、碳化矽、砷化銦或磷化銦。
第一緩衝層111可形成於基板110之整個表面上。第一緩衝層111避免來自基板110之雜質(例如鹼離子)滲入多晶矽層131且平面化基板110之表面。此外，第一緩衝層111可提供實質上消除多晶矽層131缺陷之氫。
第一緩衝層111可以含有氫之絕緣層形成。舉例而言，第一緩衝層111可以含有氫之氮化矽層形成。氫係定義為包含氫原子、氫分子及氫離子。氫可來自於用以形成第一緩衝層111之來源氣體且可保存於第一緩衝層111中。當第一緩衝層111為氮化矽層，含氫氣體可作為形成氮化矽層之氮來源氣體。在此，氫可被引入氮化矽層。存在於第一緩衝層111中的氫可藉由實行為形成多晶矽層131所作之熱處理，擴散至多晶矽層131。第一緩衝層111可利用例如化學汽相沈積(CVD)或原子層沈積(ALD)形成。
將藉參考第2圖，描述第一緩衝層111中之氫的分布。於第2圖中，X軸為第一緩衝層111中之氫原子之含量，以原子百分比(at.%)表示，且Y軸為自 第一緩衝層111之上表面b朝向基板110方向之第一緩衝層111之深度(Å)。請參閱第2圖，第一緩衝層111包含第一區域I及第二區域II。第一區域I較第二區域II接近第一緩衝層111之上表面b。舉例而言，第一區域I可接觸第一緩衝層111之上表面b，且第二區域II可位於第一區域I之下。於一實施例中，第一區域I中之氫原子之數量大於第二區域II中之氫原子之數量。於第2圖中，作為示例，說明氫原子之數量自第一緩衝層111之上表面b往其下表面a逐漸減少之情形。由於當至第一緩衝層111之上表面b之距離減少，氫原子之數量增加，在熱處理之過程中，第一緩衝層111中之氫可更快且更主動地擴散至多晶矽層131。
復請參閱第1圖，多晶矽層131係形成於第一緩衝層111上且可作為薄膜電晶體(TFT)之主動層。多晶矽層131可藉由使非晶矽層結晶而形成且可為氫化層。於氫化多晶矽層131中，懸浮鍵、晶粒界(grain boundaries)或其相似物係物理地或化學地鍵結至氫。因此，可消除各種多晶矽層131內部之缺陷。因此，於薄膜電晶體(TFT)中使用半導體裝置100可改善薄膜電晶體(TFT)之特性。
多晶矽層131中之氫濃度可為約1原子百分比(at.%)或更多。多晶矽層131所含之約1原子百分比(at.%)之氫可實質上消除多晶矽層131之內部缺陷。
將藉參考第3圖，描述多晶矽層131中之氫的分布。請參閱第3圖，多晶矽層131包含第三區域III及第四區域IV。第三區域III較第四區域IV接近多晶矽層131之下表面(即第一緩衝層111之上表面b)。舉例而言，第三區域III可接觸多晶矽層131之下表面，且第四區域IV可位於第三區域III之上。第三區域III中之氫原子之數量大於第四區域IV中之氫原子之數量。於第3圖中，作為示例，說明氫原子之數量自多晶矽層131之上表面c往其下表面逐漸增加之情形。因此，多 晶矽層131之氫原子之數量可於多晶矽層131與第一緩衝層111之交界為最大。存在於多晶矽層131與第一緩衝層111之交界之大量的氫原子可實質上消除交界之缺陷。此外，由於氫與懸浮鍵或其相似物鍵結，可避免於後續的熱處理過程中自基板110引入雜質至多晶矽層131中。
以下將藉參考第4圖，描述根據另一實施例之半導體裝置。第4圖係為根據另一實施例之半導體裝置200之剖視圖。第4圖之實施例與先前實施例之不同在於其第二緩衝層121係形成於多晶矽層131與第一緩衝層111之間。因此，以下之描述將聚焦於此相異處。實質上與先前實施例相同之元件係以相似之標號表示，因此將省略其詳細描述。
第二緩衝層121係形成於第一緩衝層111與多晶矽層131之間且直接地接觸第一緩衝層111及多晶矽層131。第二緩衝層121可由不鍵結至氫之材料形成而不捕捉氫。舉例而言，第二緩衝層121可由氧化矽(SiOx)層形成。
第二緩衝層121之厚度H1可為1000Å或更少。多晶矽層131可藉由透過熱處理使非晶矽層結晶而形成。熱處理使第一緩衝層111中之氫擴散至多晶矽層131中，藉此氫化多晶矽層131。因此消除於結晶過程中，多晶矽層131中產生之缺陷。同時，氫僅於通過第二緩衝層121之後始能達到多晶矽層131。若第二緩衝層121之厚度H1超過1000Å，氫可能無法通過第二緩衝層121且可能轉回第一緩衝層111。第二緩衝層121可以不捕捉氫之材料形成，以使得第一緩衝層111中之氫於熱處理過程中可散布至多晶矽層131而不被第二緩衝層121捕捉。根據實施例，厚度H1可大於1000Å。其適用於本揭露描述之其他緩衝層之至少其一。
以下將藉參考第5圖，描述根據另一實施例之半導體裝置。第5圖係為根據另一實施例之半導體裝置300之剖視圖。第5圖之實施例與前一實施例之不同在於其第三緩衝層122係形成於第一緩衝層111與基板110之間。因此，以下之描述將聚焦於此相異處。實質上與第4圖之先前實施例相同之元件係以相似之標號表示，因此將省略其詳細描述。
第三緩衝層122可形成於第一緩衝層111下以直接地接觸第一緩衝層111。第三緩衝層122可保證基板110之平坦性且實質上預防來自基板110之雜質擴散至多晶矽層131。第一緩衝層111、第二緩衝層121及第三緩衝層122之厚度總和可為約3000Å或更多。當厚度之總和為約3000Å或更多，第一緩衝層111、第二緩衝層121及第三緩衝層122可共同作為緩衝層，其保證基板110之平坦性且實質上預防雜質之擴散。當第一緩衝層111及第二緩衝層121較薄，第三緩衝層122可較厚地形成以確保第一緩衝層111、第二緩衝層121及第三緩衝層122共同作為緩衝層所需之最小厚度。
於第三緩衝層122中之氫原子之數量可小於第一緩衝層111中之氫原子之數量。或者，第三緩衝層122可不含有氫。詳細地說，第三緩衝層122可以氧化矽層形成。
第一緩衝層111可以氮化矽層形成。在此，第一緩衝層111可具有約500Å或更少之厚度。氮化矽層係為同時具有拉張應力及壓縮應力之層，且氮化矽層之厚度決定拉張應力及壓縮應力之強度。氮化矽層之厚度之增加可導致拉張應力之增加而非壓縮應力，且所增加之拉張應力於熱處理過程中導致第一緩衝層111下之基板110之熱形變。當以氮化矽層形成之第一緩衝層111具有約500Å或更少之厚度，氮化矽層之拉張應力減少，因此於熱處理過程中不導致基 板110之形變。即使第一緩衝層111具有非常薄的約500Å或更少之厚度，第一緩衝層111、第二緩衝層121及第三緩衝層122共同作為緩衝層所需之最小厚度可藉由設置於第一緩衝層111下之第三緩衝層122而確保。
以下將藉參考第6圖，描述根據另一實施例之半導體裝置。第6圖係為根據另一實施例之半導體裝置400之剖視圖。第6圖之實施例與先前第5圖之實施例之不同在於其第四緩衝層112係形成於第三緩衝層122與基板110之間。因此，以下之描述將聚焦於此相異處。實質上與第5圖之先前實施例相同之元件係以相似之標號表示，因此將省略其詳細描述。
第四緩衝層112係形成於第三緩衝層122與基板110之間以直接地接觸第三緩衝層122。第四緩衝層112可含有氫且可以例如氮化矽層形成。舉例而言，第一緩衝層111及第四緩衝層112可以含氫之氮化矽層形成，且第二緩衝層121及第三緩衝層122可以氧化矽層形成。因此，第一緩衝層111及第四緩衝層112可含有氫，且第二緩衝層121及第三緩衝層122可不包含氫或可包含較第一及第四緩衝層111及112少量的氫。
第三緩衝層122之厚度H2可為約1000Å或更少。當第四緩衝層112含有氫，為形成多晶矽層131所作之熱處理可能導致第四緩衝層112中之氫移動。因此，氫可能被捕捉於第一緩衝層111中或可能擴散至多晶矽層131中。捕捉於第一緩衝層111中之氫也可能於後續的熱處理過程中擴散至多晶矽層131。在此，若直接地形成於第四緩衝層112上之第三緩衝層122之厚度H2為約1000Å或更多，第四緩衝層112中之氫可能無法通過第三緩衝層122且轉回第四緩衝層112。基於此理由，第三緩衝層122可以約1000Å或更少之厚度形成，使得第四 緩衝層112中之氫於熱處理過程中可順利地擴散至第一緩衝層111或多晶矽層131。
第一緩衝層111、第二緩衝層121、第三緩衝層122及第四緩衝層112可共同作為緩衝層。第一緩衝層111、第二緩衝層121、第三緩衝層122及第四緩衝層112之厚度總和可為約3000Å或更多。雖然未顯示於圖中，第一緩衝層111及第二緩衝層121之堆疊結構於第一及第二緩衝層111及121下可重複多次。
根據各種實施例之上述半導體裝置可應用於各種裝置之薄膜電晶體(TFT)。可應用裝置之示例包含液晶顯示器(LCD)、電泳顯示器(EPD)、有機發光二極體(OLED)、無機電致發光顯示器、場發射顯示器(FED)、表面傳導電子發射顯示器(surface-conduction element-emitter displays,SED)、電漿顯示面板(PDP)及陰極射線管(CRT)。以下將藉參考第7圖及第8圖，通過例示之方式描述第5圖之半導體裝置300應用於其上之有機發光二極體(OLED)。第7圖係為根據另一實施例之半導體裝置500之平面圖。第8圖係為沿著第7圖之線I-I’之剖視圖。實質上與第1圖至第6圖之先前實施例相同之元件係以相似之標號表示，因此將省略其詳細描述。
請參閱第7圖及第8圖，半導體裝置500包含基板110、緩衝層120、主動層130、閘極絕緣層142、閘極電極141、層間絕緣層150、源極電極151及汲極電極152、保護層160、第一電極161、像素定義層170、有機發光層181以及第二電極182。
緩衝層120包含第一緩衝層111、第二緩衝層121及第三緩衝層122。緩衝層120具有實質上與第5圖之實施例相同之結構。第一緩衝層111可以氮化矽層形成且含有氫。當第一緩衝層111以氮化矽層形成，其可具有約500Å 或更少之厚度以減少使基板110於後序熱處理過程中形變之拉張應力。第二緩衝層121直接地形成於第一緩衝層111上且可以例如氧化矽層形成。第二緩衝層121以約1000Å或更少之厚度形成，以使得第一緩衝層111中之氫在為形成主動層130而作之熱處理過程中可擴散至主動層130。第三緩衝層122形成於第一緩衝層111下以直接接觸第一緩衝層111且可以氧化矽層形成。緩衝層120可以約3000Å或更大之厚度形成以避免自基板110引入雜質離子(例如鹼金屬離子)至主動層130且平面化基板110之表面。
主動層130形成於緩衝層120上且包含未摻雜雜質離子之通道區域130b以及形成於其兩側且摻雜p或n型雜質離子之源極區域130a及汲極區域130c。雜質離子可根據薄膜電晶體(TFT)之種類而不同。可注入施體雜質離子例如磷、砷或銻以製造N型薄膜電晶體，且可注入受體雜質離子例如硼、鋁、鎵或銦以製造P型薄膜電晶體。
主動層130以氫化多晶矽層形成。與根據本實施例之半導體裝置500中者相同，以氫化多晶矽層形成之主動層130具有較以非晶矽形成之主動層130高的電荷移動率。此外，氫消除多晶矽中之缺陷，因此改善電晶體特性。
閘極絕緣層142形成於緩衝層120及主動層130上。閘極絕緣層142可利用例如化學汽相沈積(CVD)、電漿輔助化學汽相沈積(PECVD)、物理汽相沈積(PVD)或原子層沈積(ALD)形成。閘極絕緣層142可以氧化矽、氮化矽或氮氧化矽形成，但不以此為限。
閘極電極141形成於閘極絕緣層142上以至少部分地與主動層130之通道區域130b重疊。閘極電極141可以選自由鉬、鎢、釹化鋁、鈦、鋁、銀及其合金所組成之群組中的單一材料或材料之混合形成。閘極電極141可為單一層 或可以二或更多層之具有低電阻係數以減少佈線阻抗之鉬、鋁或銀組成。亦即，閘極電極141可以連續地堆疊複數導電層形成以減少佈線阻抗。具體地說，閘極電極141可具有多層以鉬/鋁/鉬、鎢化鉬/釹化鋁/鎢化鉬、鉬/銀/鉬、鉬/銀合金/鉬或鈦/鋁/鉬組成之結構。
層間絕緣層150形成於閘極絕緣層142上以覆蓋閘極電極141且具有平坦之上表面。層間絕緣層150不僅自後續形成之源極電極151及汲極電極152隔離閘極電極141，且實質上平面化裝置之整個表面以使後續製程容易。層間絕緣層150包含部分地暴露主動層130之源極區域130a及汲極區域130c之接觸孔洞153及接觸孔洞154。層間絕緣層150可以有機絕緣層或無機絕緣層形成。舉例而言，層間絕緣層150可以二氧化矽、氮化矽、氮氧化矽、三氧化二鋁、二氧化鈦、二氧化鉿(HfO2)、二氧化鋯(ZrO2)、鈦酸鍶鋇(BST)、鈦酸鉛鋯(PZT)、通用聚合物(例如聚甲基丙烯酸甲脂(PMMA)或聚苯乙烯(PS))、具有酚基之聚合物衍生物、壓克力聚合物、亞醯胺聚合物、芳基醚聚合物、醯胺聚合物、氟聚合物、對二甲苯聚合物、乙烯醇聚合物或這些材料之混合物形成。層間絕緣層150可為無機絕緣層及有機絕緣層之複合堆疊。
源極電極151及汲極電極152形成於層間絕緣層150上且藉由接觸孔洞153及接觸孔洞154分別電性連接主動層130之源極區域130a及汲極區域130c。源極電極151及汲極電極152中的每一個可為選自由鉬、鎢、鎢化鉬、釹化鋁、鈦、鋁、鋁合金、銀及銀合金所組成之群組之單一層。或者，每一源極電極151及汲極電極152可以二或更多層之具有低電阻係數以減少佈線阻抗之鉬、鋁或銀組成。亦即，每一源極電極151及汲極電極152可具有包含鉬/鋁/鉬、鎢化鉬/釹化鋁/鎢化鉬、鈦/鋁/鈦、鉬/銀/鉬或鉬/銀合金/鉬之多層結構。
保護層160形成於層間絕緣層150、源極電極151及汲極電極152上且包含暴露源極電極151及汲極電極152之任一之接觸孔洞170。保護層160可以無機絕緣層或有機絕緣層形成。
第一電極161形成於保護層160上且藉由形成於保護層160中之接觸孔洞171連接至源極電極151及汲極電極152之任一。第一電極161可以選自由氧化銦錫(ITO)、銦鋅氧化物(IZO)、氧化錫(TO)、氧化鋅(ZnO)或三氧化二銦(In2O3)所組成之群組之單一材料或材料之混合形成，但不以此為限。
像素定義層170形成於保護層160上且包含暴露第一電極161之部分表面之開口172。像素定義層170可以選自由聚丙烯樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、聚醯亞胺樹脂、不飽和聚酯樹脂、聚苯樹脂、聚苯硫醚樹脂及苯並環丁烯組成之群組之單一材料或材料之混合形成。
有機發光層181形成於藉由開口172暴露之第一電極161之部分上，且第二電極182形成於有機發光層181上。當第一電極161以具有高功函數之材料(例如氧化銦錫)製造，其可作為電洞注入電極之陽極，且形成於有機發光層181上之第二電極182可作為電子注入電極之陰極。然而，此為相對之觀點。亦即，第一電極161也可為陰極，且陽極可形成於有機發光層181上。在此結構中，電洞及電子注入至有機發光層181，且注入之電洞及電子組合以形成激子。當其由激態回到基態，激子發光。
以下將藉參考第9圖至第15圖，描述將根據一實施例描述半導體裝置之製造方法。第9圖係為描繪根據另一實施例之製造半導體裝置之方法之流程圖。第10圖至第13圖係為描繪根據第9圖之實施例方法製造之半導體裝置之中間結構之剖視圖。第14圖係為當第一氧化矽層(即第二緩衝層121)具有約1000Å 或更少之厚度時，如第13圖所示之區域A之放大圖。第15圖係為當第一氧化矽層具有約1000Å或更大之厚度時，如第13圖所示之區域A之放大圖。
請參閱第9圖，第一氮化矽層(即第一緩衝層111)形成於基板110上(步驟S1010)。更詳細地說，氧化矽層藉由化學汽相沈積(CVD)、電漿輔助化學汽相沈積(PECVD)、物理汽相沈積(PVD)或原子層沈積(ALD)沈積於基板110上。引入氮來源氣體後，沈積於基板110上之氧化矽層以約500℃至1000℃，約10秒至30秒，急速地熱處理，或在約10mTorr至30mTorr之壓力條件及約400W至600W之功率下電漿處理。因此，氮注入氧化矽層，而形成第一氮化矽層。氮來源氣體可為含氫氣體，例如氨(NH3)。相應地，可形成含氫之第一氮化矽層。或者，形成氧化矽層後，可不注入氮至氧化矽層中。相反地，藉由化學汽相沈積(CVD)、電漿輔助化學汽相沈積(PECVD)、物理汽相沈積(PVD)或原子層沈積(ALD)，可利用含氫氮來源氣體直接地形成第一氮化矽層。
請參閱第9圖及第11圖，第一氧化矽層係形成於第一氮化矽層上(步驟S1030)。清楚地說，第一氧化矽層係藉由化學汽相沈積(CVD)、電漿輔助化學汽相沈積(PECVD)、物理汽相沈積(PVD)或原子層沈積(ALD)沉積於第一氮化矽層上。在此，第一氧化矽層之厚度H1約為1000Å或更少。
第一氮化矽層及第一氧化矽層實質上防止濕氣或產生自基板110之雜質擴散或控制在結晶期間之熱傳導之速度，藉此使非晶矽層容易結晶。
請參閱第9圖、第12圖及第13圖，非晶矽層131a係形成於第一氧化矽層上(步驟S1030)且經過熱處理以形成氫化多晶矽層131(步驟S1040)。清楚地說，非晶矽層131a係藉由化學汽相沈積(CVD)、電漿輔助化學汽相沈積(PECVD)、物理汽相沈積(PVD)或原子層沈積(ALD)形成於第一氧化矽層121上且 藉由熱處理以結晶。熱處理之過程不僅使非晶矽層131a結晶，亦使第一氮化矽層中之氫移動至多晶矽層131，藉此氫化多晶矽層131。非晶矽層131a之結晶化可藉由例如金屬誘發結晶(MIC)、金屬誘發側向結晶(MILC)、超晶矽結晶(SGC)或固相結晶(SPC)之方法達成。熱處理之過程可於約300℃至1000℃之溫度下執行約數秒至數分鐘。於上述溫度及時間範圍內所作之熱處理不僅實質上預防過度之熱處理造成基板110之形變，亦促使第一氮化矽層中氫的擴散至結晶之非晶矽層131a且實質上消除多晶矽層131內之缺陷。熱處理過程可利用爐退火(furnace annealing)、快速熱退火(RTA)、紫外線退火(UV annealing)或雷射退火(laser annealing)實行。
於熱處理過程後，多晶矽層131中之氫濃度可為約1原子百分比(at.%)或更多。當多晶矽層131藉由使非晶矽層131a結晶以形成，氫濃度可能因為去氫化而減少。然而，於此實施例中，由於自第一氮化矽層提供之氫，多晶矽層131中之氫濃度可維持於約1原子百分比(at.%)或更多。據此，可實質上消除形成於多晶系層131中之缺陷。
現將藉參考第14圖及第15圖，描述藉由熱處理之多晶矽層131之氫化。請參閱第14圖，非晶矽層131a係藉由熱處理以結晶，且第一氮化矽層之氫之擴散實質上與非晶矽層131a之結晶同時開始。在此，若直接地形成於第一氮化矽層上之第一氧化矽層具有約1000Å或更少之厚度，氫原子H可穿過第一氧化矽層而擴散至多晶矽層131中，藉此氫化多晶矽層131。另一方面，請參閱第15圖，若第一氧化矽層具有約1000Å或更多之厚度H3，第一氮化矽層中之氫原子H可能無法穿過第一氧化矽層。進一步地，氫原子H可能被第一氧化矽層之表面反彈而回到第一氮化矽層，因此無法到達多晶矽層131。
作為上述之熱處理過程之結果，於第一氮化矽層中之氫原子之數量可能隨著至第一氮化矽層之上表面之距離之減少而增加。此外，多晶矽層131中之氫原子之數量可能隨著至多晶矽層之下表面之距離之減少而增加。
根據本實施例之製造半導體裝置之方法，形成含氫氮化矽層，且氧化矽層形成可讓氫穿過氧化矽層之厚度。因此，在結晶過程中，氮化矽層之氫擴散至多晶矽層。此可不必作額外製程以消除多晶矽層之缺陷。更進一步地，由於形成於大面積之基板上之多晶矽層可均勻地氫化，可保證均勻的薄膜電晶體(TFT)特性。
以下將藉參考第16圖，描述根據另一實施例之製造半導體裝置之方法。第16圖係為描繪根據另一實施例方法製造之半導體裝置之中間結構之剖視圖。本實施例與先前實施例之不同在於額外執行第16圖之製程。因此，以下之描述將聚焦於此相異處。
請參閱第16圖，第二氧化矽層(即第三緩衝層122)係形成於第一氮化矽層下。清楚地說，第二氧化矽層藉由化學汽相沈積(CVD)、電漿輔助化學汽相沈積(PECVD)、物理汽相沈積(PVD)或原子層沈積(ALD)形成於第一氮化矽層下以直接地接觸第一氮化矽層。
參考以下之實驗範例，將更詳細地描述所揭露之實施例之至少其一所選出之優點。
實驗範例1：與第一氧化矽層之厚度相關之薄膜電晶體(TFT)特性
(1)包含第二氧化矽層、第一氮化矽層及第一氧化矽層之緩衝層係形成於基板110上，且非晶矽係沉積於緩衝層上，如第5圖所示。接著，將所得之結構快速地以約700℃之溫度熱處理三分鐘，藉此結晶化且氫化非晶矽層。在 此，緩衝層之整體厚度係約3000Å，第一氮化矽層之厚度係約500Å，且第一氧化矽層之厚度約為300Å。緩衝層及多晶矽層以上述方式形成後，雜質注入多晶矽層以形成主動層，其包含通道區域以及源極和汲極區域。在後續之製程中，製造薄膜電晶體(TFT)。作為評估薄膜電晶體(TFT)特性之方法，測量於1.0nA之電流值之起始電壓(Vth)，且藉由第17圖之曲線(a)展示其結果。在第17圖中，垂直軸係為汲極電流值(Id)，且水平軸係為閘極電壓值(Vg)。
(2)除了第一氧化矽層之厚度為500Å外，以如實驗(1)之相同方法作實驗，且藉由第17圖之曲線(b)展示其結果。
(3)除了第一氧化矽層之厚度為1000Å外，以如實驗(1)之相同方法作實驗，且藉由第17圖之曲線(c)展示其結果。
(4)除了第一氧化矽層之厚度為1100Å外，以如實驗(1)之相同方法作實驗，且藉由第17圖之曲線(d)展示其結果。
請參閱第17圖，當第一氧化矽層具有約1000Å或更多之厚度，起始電壓(Vth)增加。當第一氧化矽層具有約1000Å或更少之厚度，第一氮化矽層中之氫基本上將穿過第一氧化矽層。據此，多晶矽層將被氫化，實質上預防薄膜電晶體(TFT)特性之劣化。
200‧‧‧半導體裝置
110‧‧‧基板
111‧‧‧第一緩衝層(氮化矽層)
121‧‧‧第二緩衝層(氧化矽層)
131‧‧‧多晶矽層

Claims (10)

  1. 一種半導體裝置，其包含：一基板；一第一緩衝層，形成於該基板上，其中該第一緩衝層含有氫；以及一主動層，係形成於該第一緩衝層上且含有多晶矽及氫，其中該主動層中之含氫濃度係為約1原子百分比(at.%)或更多；以及其中該第一緩衝層包含一第三區域及位於該第三區域上之一第四區域，且其中該第四區域含有較該第三區域大量的氫。
  2. 如申請專利範圍第1項所述之半導體裝置，其更包含一第二緩衝層，係形成於該第一緩衝層與該主動層之間且接觸該第一緩衝層與該主動層，其中該第二緩衝層含有較該第一緩衝層及該主動層少量的氫。
  3. 如申請專利範圍第2項所述之半導體裝置，其中該第二緩衝層之厚度係為約1000Å或更小。
  4. 如申請專利範圍第2項所述之半導體裝置，其更包含一第三緩衝層，係形成於該基板與該第一緩衝層之間。
  5. 如申請專利範圍第4項所述之半導體裝置，其更包含一第四緩衝層，係形成於該第三緩衝層與該基板之間且接觸該第三緩衝層與該基板，其中該第四緩衝層含有氫，且其中該第二緩衝層及該第三緩衝層含有較該第一緩衝層及該第四緩衝層少量的氫。
  6. 如申請專利範圍第2項所述之半導體裝置，其中該第一緩衝層包含氮化矽，且其中該第二緩衝層包含氧化矽。
  7. 如申請專利範圍第1項所述之半導體裝置，其中該主動層包含一通道區域、形成於該通道區域兩側且摻雜雜質之一源極區域及一汲極區域，且其中該半導體裝置更包含：一閘極電極，形成於該主動層上以至少部分地與該通道區域重疊；一層間絕緣層，形成於該基板上以覆蓋該閘極電極且具有至少部分地暴露該源極區域及該汲極區域之複數個接觸孔洞；一源極電極及一汲極電極，填充該接觸孔洞且形成於該層間絕緣層上以分別連接該源極區域及該汲極區域；一保護層，形成於該層間絕緣層上以覆蓋該源極電極及該汲極電極；一第一電極，形成於該保護層上且連接該源極電極及該汲極電極之至少其一；以及一像素定義層，形成於該保護層上以暴露該第一電極。
  8. 一種製造半導體裝置之方法，該方法包含：形成一第一氮化矽層於一基板上，其中該第一氮化矽層含有氫；形成一第一氧化矽層於該第一氮化矽層上；形成一非晶矽層直接地位於該第一氧化矽層上；以及熱處理該第一氮化矽層、該第一氧化矽層及該非晶矽層以形成一層氫化多晶矽層； 其中該第一氮化矽層之形成包含：形成一層氧化矽層於該基板上；以及利用含氫之氮來源氣體將氮注入該氧化矽層；以及其中該方法更包含：形成一第二氧化矽層於該基板與該第一氮化矽層之間；以及形成含有氫之一第二氮化矽層於該基板與該第二氧化矽層之間以接觸該第二氧化矽層。
  9. 如申請專利範圍第8項所述之方法，其中該第一氧化矽層具有約1000Å或更少之厚度。
  10. 如申請專利範圍第8項所述之方法，其中該第二氧化矽層具有約1000Å或更少之厚度。
TW101120603A 2012-01-10 2012-06-08 半導體裝置及其製造方法 TWI552335B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120003039A KR101903445B1 (ko) 2012-01-10 2012-01-10 반도체 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW201330249A TW201330249A (zh) 2013-07-16
TWI552335B true TWI552335B (zh) 2016-10-01

Family

ID=48721556

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120603A TWI552335B (zh) 2012-01-10 2012-06-08 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US8937313B2 (zh)
KR (1) KR101903445B1 (zh)
CN (1) CN103199111B (zh)
TW (1) TWI552335B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102134845B1 (ko) * 2013-07-12 2020-07-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
CN103489920B (zh) * 2013-09-26 2016-08-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
KR20150043890A (ko) * 2013-10-15 2015-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102454382B1 (ko) * 2014-02-24 2022-10-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN104103720A (zh) * 2014-07-24 2014-10-15 安徽三安光电有限公司 一种氮化物半导体的制备方法
CN105990098B (zh) * 2015-02-16 2019-09-13 上海和辉光电有限公司 形成多晶硅薄膜的方法及包含多晶硅薄膜的薄膜晶体管
TWI578443B (zh) * 2015-09-22 2017-04-11 友達光電股份有限公司 多晶矽薄膜電晶體元件及其製作方法
US10431684B2 (en) * 2016-04-22 2019-10-01 Texas Instruments Incorporated Method for improving transistor performance
CN106229419A (zh) * 2016-07-29 2016-12-14 华南理工大学 一种残余应力可控的复合柔性衬底及其制备工艺与应用
CN107994066B (zh) 2017-12-06 2020-12-04 合肥鑫晟光电科技有限公司 Tft、制作方法、阵列基板、显示面板及装置
JP6753450B2 (ja) * 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
KR20200115061A (ko) * 2019-03-27 2020-10-07 고려대학교 세종산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조방법
KR20210057843A (ko) 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113921379A (zh) * 2021-09-29 2022-01-11 上海华虹宏力半导体制造有限公司 谐振器腔体薄膜的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040219802A1 (en) * 2003-04-30 2004-11-04 Dong Su Park Method of fabricating dielectric layer
US20060290634A1 (en) * 2005-06-22 2006-12-28 Eui-Hoon Hwang Organic light emitting display and method of fabricating the same
US20090117692A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TW201016760A (en) * 2008-07-10 2010-05-01 Dow Corning Toray Co Ltd Cured organopolysiloxane resin film having gas barrier properties and method of producing the same
US20100224882A1 (en) * 2009-03-03 2010-09-09 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197775A (ja) * 1982-05-13 1983-11-17 Canon Inc 薄膜トランジスタ
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
US5440168A (en) * 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
JP3679567B2 (ja) * 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
KR100281558B1 (ko) 1999-03-03 2001-02-15 이계철 레이저 열처리를 이용하여 결정화 및 페시베이션을 동시에 이루는 다결정 실리콘막 형성 방법
JP2001093853A (ja) * 1999-09-20 2001-04-06 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
US20020060322A1 (en) * 2000-11-20 2002-05-23 Hiroshi Tanabe Thin film transistor having high mobility and high on-current and method for manufacturing the same
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
KR100601374B1 (ko) * 2004-05-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치
JP2007005411A (ja) 2005-06-21 2007-01-11 Sanyo Epson Imaging Devices Corp ポリシリコン膜の形成方法
JP4680850B2 (ja) * 2005-11-16 2011-05-11 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
US20070161165A1 (en) * 2006-01-12 2007-07-12 Toppoly Optoelectronics Corp. Systems and methods involving thin film transistors
JP5002016B2 (ja) 2006-09-26 2012-08-15 フルーイッド・オートメーション・システムズ・ソシエテ・アノニム 弁シール部材及び弁
JP2008085251A (ja) * 2006-09-29 2008-04-10 Sony Corp 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
KR100948294B1 (ko) * 2007-10-12 2010-03-17 주식회사 동부하이텍 반도체 소자의 제조방법
KR101007244B1 (ko) 2008-04-10 2011-01-13 주식회사 비아트론 박막 트랜지스터 제조방법
KR101041141B1 (ko) * 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101121124B1 (ko) * 2009-03-17 2012-03-20 박정태 다색 꼬임 양초의 제조방법 및 그 장치
KR101108166B1 (ko) * 2010-02-09 2012-01-31 삼성모바일디스플레이주식회사 실리콘 산화물막과 실리콘 리치 실리콘 질화물막을 포함하는 배리어층을 포함하는 유기 발광 장치
KR101793047B1 (ko) * 2010-08-03 2017-11-03 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040219802A1 (en) * 2003-04-30 2004-11-04 Dong Su Park Method of fabricating dielectric layer
US20060290634A1 (en) * 2005-06-22 2006-12-28 Eui-Hoon Hwang Organic light emitting display and method of fabricating the same
US20090117692A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TW201016760A (en) * 2008-07-10 2010-05-01 Dow Corning Toray Co Ltd Cured organopolysiloxane resin film having gas barrier properties and method of producing the same
US20100224882A1 (en) * 2009-03-03 2010-09-09 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the same

Also Published As

Publication number Publication date
TW201330249A (zh) 2013-07-16
US20130175534A1 (en) 2013-07-11
CN103199111A (zh) 2013-07-10
US8937313B2 (en) 2015-01-20
KR20130081927A (ko) 2013-07-18
CN103199111B (zh) 2017-09-08
KR101903445B1 (ko) 2018-10-05

Similar Documents

Publication Publication Date Title
TWI552335B (zh) 半導體裝置及其製造方法
US10692975B2 (en) Thin-film transistor array substrate
US9087907B2 (en) Thin film transistor and method of manufacturing the same
US9123750B2 (en) Transistors including a channel where first and second regions have less oxygen concentration than a remaining region of the channel, methods of manufacturing the transistors, and electronic devices including the transistors
US9252393B2 (en) Flexible display apparatus including a thin-film encapsulating layer and a manufacturing method thereof
KR100601374B1 (ko) 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치
US8507914B2 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
US9552998B2 (en) Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
US7800110B2 (en) Thin film transistor, display device having the same, and associated methods
WO2018152875A1 (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
TWI375282B (en) Thin film transistor(tft)manufacturing method and oled display having tft manufactured by the same
US10658400B2 (en) Method of manufacturing display device having a multilayered undercoating layer of silicon oxide and silicon nitride
US10861919B2 (en) OLED display panel and method for manufacturing same
KR20150061076A (ko) 어레이기판 및 이의 제조방법
TW201712805A (zh) 多晶矽薄膜電晶體元件及其製作方法
US7713854B2 (en) Gate dielectric layers and methods of fabricating gate dielectric layers
US20150060843A1 (en) Display substrate and method of manufacturing a display substrate
US9312395B2 (en) Thin-film transistor, method of manufacturing the same, and method of manufacturing backplane for flat panel display
US10032922B2 (en) Thin-film transistor with crystallized active layer, method of manufacturing the same, and organic light-emitting display device including the same
US8278716B2 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
KR100761072B1 (ko) 평판표시장치와 그 제조방법
TW201413978A (zh) 形成多晶矽膜之方法、包含多晶矽膜之薄膜電晶體及包含多晶矽膜之顯示裝置
KR20060035506A (ko) 박막트랜지스터 제조 방법
JP2015043388A (ja) 半導体装置、半導体装置の製造方法、電子機器