TWI550907B - 半導體結構之歐姆接點 - Google Patents

半導體結構之歐姆接點 Download PDF

Info

Publication number
TWI550907B
TWI550907B TW100118367A TW100118367A TWI550907B TW I550907 B TWI550907 B TW I550907B TW 100118367 A TW100118367 A TW 100118367A TW 100118367 A TW100118367 A TW 100118367A TW I550907 B TWI550907 B TW I550907B
Authority
TW
Taiwan
Prior art keywords
tial
semiconductor structure
semiconductor
aluminum
ohmic junction
Prior art date
Application number
TW100118367A
Other languages
English (en)
Other versions
TW201208123A (en
Inventor
胡永軍
約翰 馬克 麥爾軍
牟善明
艾略特 艾倫 麥堤爾
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201208123A publication Critical patent/TW201208123A/zh
Application granted granted Critical
Publication of TWI550907B publication Critical patent/TWI550907B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Description

半導體結構之歐姆接點
在目前製作之幾乎每一消費性及商業電子裝置中均發現半導體器件。其寬範圍用途包含諸如二極體及電晶體等單個分立器件、以及可包含在單個半導體基板上互連之數百萬個半導體器件之積體電路。用於半導體器件製造之新材料之發現、以及新的半導體器件製造方法之開發繼續改良該等器件之效率，亦擴展其已寬廣範圍之實際應用。
發光二極體(LED)係廣泛用於消費性及商業應用中之半導體器件之一個實例。LED含有若干半導體材料，其包含p-摻雜半導體材料、n-摻雜半導體材料、及該兩種材料之間之接面。如在正常二極體中，電流容易地自p側(或陽極)流動至n側(或陰極)，而不會沿相反方向流動。當將電壓以正確極性施加至半導體結構時，接面受到正向偏壓，且電荷載子、電子及電洞流入接面內。當電子在移出n-摻雜區並進入接面中時遇到電洞，則降至較低能階，並以發射光之形式釋放能量。所發射光之波長、且因此其顏色取決於形成接面之材料之帶隙能量。有時n-摻雜及p-摻雜半導體材料可包含不同半導體材料之多個層。有時將作用層夾於n-摻雜半導體材料與p-摻雜半導體材料之間，從而允許當電子移動穿過接面時進一步控制所發射光子之波長(例如顏色)以及所發射光子之數量(例如亮度)。作用層本身可包含各種半導體材料之若干層，且有時可含有若干發光層。具有包括一個以上發光層之作用層的LED通常稱為多重井(MW) LED或多重量子井(MQW) LED。與此相反，在作用層中具有單個發光層之LED稱為雙重異質結構(DH) LED或單個量子井(SQW) LED。
為了利用半導體結構作為半導體器件，電必須能夠到達該結構；例如，必須能夠跨越該結構施加電壓。由於電位及相應之電流通常穿過金屬介質轉移，因此需要金屬介質與半導體結構之間之連接以能夠將電壓施加於該結構。接點係半導體結構之區，該等區已經製備以充當半導體結構與金屬介質之間之連接。接點具有低電阻，在各種溫度下隨時間流逝穩定，且當經受各種電氣條件時隨時間流逝亦穩定，其對於半導體器件之性能及可靠性而言係至關重要的。其他期望之性質包含平滑之表面形態、製造簡單、高生產良率、良好之耐腐蝕性、及對半導體良好之黏附。理想之接點對半導體結構之性能沒有影響，此意味著其具有零電阻且輸送所需之電流而在半導體結構與金屬之間沒有電壓降，且亦意味著施加於接點之電壓與結構中所產生之電流之間的關係係完全線性的。實際上，接點通常必定會具有一些電阻，但提供近似線性電壓-電流關係且呈現低電阻之接點係期望的。該等接點稱為歐姆接點。
當兩固體彼此接觸放置時，除非每一固體均具有相同之電化學電位(亦稱為工作函數)，否則電子將自一固體流動至另一固體直至達到平衡，在兩個固體之間形成電位(稱為接點電位)。接點電位可使兩個固體之間之連接具有絕緣性質，且係諸如在二極體中之整流等現象之根本原因。接點電位使得電壓-電流關係為非線性的，且因此兩個固體之間之連接偏離理想歐姆接點性質。一般而言，為了產生具有最低電阻且具有最佳線性且對稱之電壓-電流關係之歐姆接點，尋求工作函數與形成歐姆接點之特定半導體材料之工作函數接近之材料。
在半導體結構(包含欲變成LED之結構)上製造歐姆接點之習用方法涉及將一或多種不同材料沈積於結構上，以便該一或多種材料僅觸及半導體結構之具體部分。通常，如此沈積於半導體上之材料尚不能形成歐姆接點，此乃因每一材料之工作函數之間的關係使得形成不期望之接點電位。因此，沈積步驟隨後係退火製程以在化學上改變材料，此可相應地改變其工作函數。在退火期間，所沈積層及半導體結構之鄰接部分之原子發生擴散，此使得材料混合至不同程度，此基本上使所沈積層成為半導體結構之一部分而仍允許其保持其基本物理形狀。藉由允許原子重新定位，退火使得能夠形成具有不同於最初所沈積層或結構之鄰接部分之性質的新化學物質，且較佳使得半導體結構之新形成部分具有所期望之歐姆接點性質。儘管退火對於形成歐姆接點而言通常係必需的，但高溫可將熱缺陷引入至半導體結構中，此在所得半導體器件中導致不利影響，例如差的性能及差的操作壽命。另外，高溫可引起接點之表面特徵(表面形態)之不期望變化(例如形成珠粒及斑點)，此易於使得更難以電氣連接至歐姆接點且效率較低。高溫之不利影響因較長時間暴露於彼等溫度而加劇。因此，尋求在半導體結構上形成歐姆接點之組合物及方法，其可操作較短時間退火且其不需要高溫退火。
舉例而言，用於LED半導體器件中、及其他半導體器件中之常用半導體係氮化鎵(GaN)，發現其經常作為半導體結構中之n-摻雜及/或p-摻雜材料之層。通常尋求使用GaN之具體層(例如n-摻雜GaN(n-GaN))形成歐姆接點。穩定之金屬-n-GaN系統對於達成含有n-GaN之半導體器件(包含LED)而言係必要的。藉由使鈦(Ti)、隨後鋁(Al)沈積於半導體結構上製作之接點在含有n-GaN之半導體器件(Ti/Al-雙層)中最普遍。然而，Ti/Al-雙層系統在中間溫度範圍熱退火之後易於傾向於轉化成不期望之高電阻接點。此可歸因於在Al上形成氧化鋁(Al2O3)之故，此導致接點電阻增加。該變化可歸因於在退火製程期間形成氮化鈦(TiN)。Ti/Al-雙層系統可轉化成歐姆接點且當在較高溫度下退火時呈現可為約10-5至10-6 Ω cm2之具體接點電阻。然而，在高溫下之退火可導致半導體器件性能及可靠性之降格，此乃因Al具有低熔點(約660攝氏度)且在退火期間易於滾成球。因此，大多數基於Ti/Al-雙層之接點之表面形態極為粗糙。另外，對半導體結構施加高溫引入熱缺陷，此亦可造成半導體器件之性能降格。
在圖式中，未必按比例繪製，貫穿若干視圖，相同編號可描述實質上類似組件。該等圖式大體上以實例方式而非以限制方式圖解說明論述於本文中之各個實施例及實例。
本發明提供用於在半導體結構上形成歐姆接點之組合物。該組合物包含TiAlxNy材料。TiAlxNy材料與半導體結構至少部分鄰接。該半導體結構包含至少一種半導體材料變量x及y不同時等於零。當變量y等於零時，x不等於1。
本發明提供用於在半導體結構上形成歐姆接點之方法。該方法包含提供半導體結構。該半導體結構包含n-摻雜GaN材料。該方法亦包含沈積TiAlxNy材料。鄰接於n-摻雜GaN材料之至少一部分沈積TiAlxNy材料。TiAlxNy材料係大約200至2000埃厚。變量x及y不同時等於零。當變量y等於零時，變量x不等於1。該方法亦包含使半導體結構及TiAlxNy材料退火。在或小於大約660至880攝氏度下實施退火。退火實施大約30至60秒之持續時間。
本發明提供用於在半導體結構上形成歐姆接點之方法。該方法包含提供半導體結構。該半導體結構包含n-摻雜GaN材料。該方法包含沈積TiAlxNy材料。鄰接於n-摻雜GaN之至少一部分沈積TiAlxNy材料。TiAlxNy材料係大約50至200埃厚。變量x及y不同時等於零。當變量y等於零時，變量x不等於1。該方法亦包含沈積鋁材料。鄰接於TiAlxNy材料之至少一部分沈積鋁材料。沈積鋁材料以便TiAlx材料介於鋁材料與n-摻雜GaN材料之間。鋁材料係大約1000埃厚。該方法亦包含使半導體結構及TiAlxNy材料及鋁材料退火。在或小於大約660攝氏度下實施退火。退火實施大約30至60秒之持續時間。
本發明在各個實施例中提供用於在半導體結構上形成歐姆接點之組合物及方法。在各個實施例中，該組合物包含TiAlxNy材料。TiAlxNy材料至少部分地與半導體結構鄰接。TiAlxNy可係TiAl3。該組合物可包含鋁。鋁可鄰接於TiAlxNy之至少一部分，以便TiAlxNy介於鋁與半導體結構之間。該方法包含使組合物退火以在半導體結構上形成歐姆接點。
本發明係關於用於在半導體結構上形成歐姆接點之組合物及方法。當闡述該組合物及該方法時，除非另外說明，否則以下術語具有以下意義。
如本文所使用，術語「鄰接」係指實體觸及或接觸之區域。
如本文所使用，術語「鄰接的」係指任何程度的實體觸及或接觸。
如本文所使用，術語「歐姆接點」係指提供近似線性之電壓-電流關係且呈現低電阻之接點。歐姆接點可用於將電位連接至半導體結構或半導體器件。歐姆接點可認為係在半導體結構上，且其亦可認為係半導體結構之一部分。
如本文所使用，術語「半導體器件」係指準備用於預期用途之半導體結構，例如準備用作電子裝置組件，以及例如準備在積體電路中作為組件起作用。該術語可係指(但不限於)製造狀態，其中對於半導體器件之預期操作而言必要之所有半導體材料層處於適當位置且必要時已經退火，已實施必要之鈍化，且已在半導體結構上形成必要之接點以使得能夠跨越該結構施加期望之電位。該術語可係指多個半導體器件，且指準備用於其預期用途之多個半導體結構。
如本文所使用，術語「半導體材料」係指包含(但無需排他性地)一或多種化學化合物，該或該等化學化合物當係純的時，其導電性介於導體與絕緣體之導電性之間。半導體材料可未經摻雜、n-摻雜、或p-摻雜，且包含(但不限於)(在其摻雜前或摻雜後之狀態下)以下之至少一者：GaN、InGaN、AlGaN、AlGaInN、InN、GaAs、AlGaAs、GaAsP、AlGaInP、GaP、AlGaP、ZnSe、SiC、Si、金剛石、BN、AlN、MgO、SiO、ZnO、LiAlO2、Ge、InAs、InAt、InP、C、SiGe、AlSb、AlAs、AlP、BP、BAS、GaSb、InSb、AlzGa1-zAs、InGaAs、InzGa1-zAs、InGaP、AlInAs、AlInSb、GaAsN、InAsSb、InGaSb、AlGaAsP、AlInAsP、AlGaAsN、InGaAsN、InAlAsN、GaAlAsN、GaAsSbN、GaInNAsSb、或GaInAsSbP。
如本文所使用，術語「半導體結構」係指(但不限於)至少一個半導體材料層，但亦可指多個半導體材料層，其欲變成半導體器件。一旦完成製造製程，即可出現變成半導體器件之狀態。術語「半導體結構」亦可指處於製造之中間階段之一或多個半導體器件。該術語可係指(但不限於)欲變成多個半導體器件之一或多個半導體材料層。當一或多個結構包含至少一個半導體材料層、或多個半導體材料層，且該一或多個結構亦包含為了形成歐姆接點之目的與至少一個半導體材料層鄰接之其他材料之層時，則該術語亦涵蓋欲變成半導體器件之該一或多個結構。
如本文所使用，化學式「TiAlxNy」係指(但不限於)鈦(Ti)與鋁(Al)與氮(N)之莫耳比為1:x:y之一或多種化合物，其中x及y可各自獨立地等於零。該化學式亦可另外或或者係指(但不限於)具有Ti與Al與N之莫耳比為1:x:y的元素鈦、鋁、及氮之混合物，其中鈦、鋁、及氮之原子並未鍵結在一起作為具有化學式TiAlxNy之一或多種化合物，而是作為均質、半均質或非均質混合物存在；在此情形下，鈦、鋁、及/或氮之原子可以但未必化學鍵結在一起作為一或多種化合物，該一或多種化合物未必相同，該一或多種化合物可以但未必以相同比例包含所有三種該等元素，該一或多種化合物可以但未必有意形成，且該一或多種化合物可以但未必暫時或永久存在。在一些實施例中，x及另外或或者y在整個TiAlxNy材料中並非一致之值。因此，在一些實施例中，在一些位置中之TiAlxNy材料相對於其他位置中之TiAlxNy材料，x或y可具有在某些範圍內之值，而非具有確切之值。在指定x或y之值之一些實施例中，值之指定不僅涵蓋在整個材料中x或y一致地等於指定值的實施例，而且涵蓋當組合物TiAlxNy材料對其整體進行取樣時x或y之值平均約為指定值的實施例。相應地，在禁止x與y之一對具體值之實施例中，不禁止其中在TiAlxNy材料內可發現具有所禁止之數值對的TiAlxNy試樣之實施例，而僅禁止以下實施例：其中TiAlxNy材料在整個該材料中一致地具有所禁止的x及y之數值對，或其中當組合物TiAlxNy材料對其整體進行取樣時，TiAlxNy材料具有所禁止的x及y之數值對作為x及y之平均值。
現將詳細參考本發明的某些實施例，在所附結構及式中圖解說明其實例。儘管將結合所列舉之申請專利範圍來闡述本發明，但應瞭解其並非意欲將本發明限定於彼等申請專利範圍。相反，本發明意欲涵蓋可包含於如由申請專利範圍所界定之本發明範疇內之所有替代、修改及等效物。
在說明書中提及「一實施例」、「實施例」、「實例性實施例」等表明所闡述之實施例可包含特定特徵、結構、或特性，但每一實施例可不必包含該特定特徵、結構或特性。而且，該等片語未必係指同一實施例。進一步地，當結合實施例闡述特定特徵、結構或特性時，認為無論是否明確闡述，影響結合其他實施例所闡述之該特徵、結構或特性在熟習此項技術者之知識範圍內。
在一些實施例中，本發明提供用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料，其中x及y不同時等於零。本發明之一些實施例可係包含至少一種半導體材料之半導體結構。本發明之一些實施例可係欲變成一或多個半導體器件用於電路(包含積體電路)及用於半導體器件之任何應用之半導體結構。在本發明之一些實施例中，所主張之半導體結構欲變成之半導體器件的類型不受限制，且包含(但不限於)：任一或多個電晶體，其包含MOSFET(金屬氧化物半導體場效電晶體)；任一MOS器件；任一二極體(一般而言，僅在一個方向上傳導電流之器件)，其包含所有類型之LED；積體電路(含有多個半導體器件之小型化電子電路)；微處理器；及記憶體，其包含RAM(隨機存取記憶體)及ROM(唯讀記憶體)。
在本發明之一些實施例中，TiAlxNy及或者或另外半導體結構可含有一些化學雜質，使得在彼等實施例中，TiAlxNy可或可不包含一些不為Ti、Al、或N之化學元素，且半導體結構可或可不包含一些不為半導體材料之化學元素，且鋁(若存在)可或可不包含一些不為鋁之化學元素。在該等實施例中，為了參考TiAlxNy或為半導體結構之至少一部分之半導體材料或鋁(若存在)，不需指出是否存在雜質。在該等實施例中，所存在雜質之含量不足以妨礙一或多個歐姆接點之預期形成，亦不足以妨礙半導體器件或半導體結構欲形成之器件之操作。在一些實施例中，在半導體材料中可稱為化學雜質之某些化合物之存在係想要的，且有時可使半導體材料經摻雜，在該等情形下通常雜質之存在使得半導體器件之預期操作成為可能。
本發明之一些實施例包含(但不限於)用於形成多個接點之組合物及方法，且並不限於用於形成一個接點或用於一次形成一個接點之組合物及方法。因此，本發明之一些實施例中包含用於形成多個接點之組合物及方法，且另外本發明之實施例涵蓋用於一次形成多個接點之組合物及方法。
本發明之一實施例包含用於形成延伸跨越半導體結構之一或多個歐姆接點之組合物及方法，其然後可在退火之後、且有時在其他步驟之後進行切割或切削或切斷或切片成許多單獨之半導體結構或半導體器件。在圖1、2、及3中顯示在製造完成後欲成為多個LED半導體器件之半導體結構100。由該等圖式繪示之半導體結構經簡化；在實際實施例中材料及結構之厚度或形狀中可存在圖1至3中未繪示之紋理化或變化。圖1顯示半導體結構100之二維剖面，圖2顯示半導體結構100之三維視圖，且圖3顯示半導體結構100之三維近視圖。在該具體實施例中，半導體結構包含擴散障壁124、隨後反射鏡122、藍寶石120、及緩衝層118。在緩衝層118上係n-摻雜GaN 112，接著係作用區110、p-摻雜GaN 108、及銦錫氧化物(ITO) 106。與半導體結構100至少部分鄰接、具體而言與n-GaN 112至少部分鄰接者係TiAl3 116。與TiAl3 116至少部分鄰接者係鋁114。與半導體結構100至少部分鄰接、具體而言與ITO 106至少部分鄰接者係TiAl3 104。與TiAl3至少部分鄰接者係鋁102。在圖2中可見者係TiAl3 117，其與半導體結構100至少部分鄰接、具體而言與n-GaN 112至少部分鄰接。與TiAl3 117至少部分鄰接者係Al 115。在改變材料之化學組成之退火之後，半導體結構100然後可在Al及TiAl3所位於之位置、具體而言115及117、102及104、及114及116處包含三個單獨的寬的歐姆接點，且包含亦可藉由退火經化學改質之n-GaN之多個部分。在退火之後、且有時在其他步驟之後，然後將半導體結構100切割或切削或切斷或切片成許多單獨之半導體結構或器件，例如個體化LED，每一者含有多個歐姆接點。
本發明之一些實施例涵蓋半導體結構與TiAlxNy之間任何程度之鄰接，其包含僅數個原子之鄰接、或大部分半導體結構之表面與TiAlxNy之鄰接。本發明之一些實施例涵蓋TiAlxNy與為半導體結構之至少一部分的半導體材料之一具體部分間之鄰接；本發明之一些實施例另外或或者涵蓋TiAlxNy與為半導體結構之至少一部分的半導體材料之多個具體部分間之鄰接。
本發明之一實施例係用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料，其中x及y不同時等於零。在一些實施例中，當y等於零時，x不等於1。在一些實施例中，TiAlxNy材料與半導體結構之間之鄰接包含與n-摻雜GaN之至少部分鄰接。在一些實施例中，TiAlxNy材料與半導體結構之間之鄰接包含與p-摻雜GaN之至少部分鄰接。在一些實施例中，TiAlxNy材料與半導體結構之間之鄰接包含與半導體結構之至少一部分之至少部分鄰接。在本發明之一些實施例中，TiAlxNy材料與半導體結構之間之鄰接包含與半導體結構之一個以上部分之至少部分鄰接。
本發明之實施例係用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料，其中TiAlxNy材料與半導體結構之間之鄰接包含與可未經摻雜、n-摻雜、或p-摻雜之半導體材料的至少一部分之至少部分鄰接，其中未經摻雜、n-摻雜、或p-摻雜材料在其摻雜前或摻雜後之任一或兩個狀態下包含以下至少一者：GaN、nGaN、AlGaN、AlGaInN、InN、GaAs、AlGaAs、GaAsP、AlGaInP、GaP、AlGaP、ZnSe、SiC、Si、金剛石、BN、AlN、MgO、SiO、ZnO、LiAlO2、Ge、InAs、InAt、InP、C、SiGe、AlSb、AlAs、AlP、BP、BAs、GaSb、InSb、AlzGa1-zAs、InGaAs、InzGa1-zAs、InGaP、AlInAs、AlInSb、GaAsN、InAsSb、InGaSb、AlGaAsP、AlInAsP、AlGaAsN、InGaAsN、InAlAsN、GaAlAsN、GaAsSbN、GaInNAsSb、或GaInAsSbP。
本發明之另一實施例係用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料。在一些實施例中，在退火製程之前或在退火製程之至少一部分期間，TiAlxNy材料與半導體結構至少部分鄰接。在一些實施例中，TiAlxNy材料係使用以下之至少一者添加：原子層沈積、物理氣相沈積(PVD)、或化學氣相沈積(CVD)。
在一些實施例中，本發明提供用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料，其中x等於約3且y等於約零。在另一實施例中，TiAl3材料介於大約5與4000埃厚之間。在另一實施例中，TiAl3材料介於大約50與4000埃厚之間。在另一實施例中，TiAl3材料介於大約50與2000埃厚之間。在另一實施例中，TiAl3材料介於大約100與1000埃厚之間。在另一實施例中，TiAl3材料係大約200埃厚。在另一實施例中，TiAl3材料係大約150埃厚。在另一實施例中，TiAl3材料係大約100埃厚。
在一實施例中，本發明提供用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料，其中組合物進一步包含鋁材料，其中鋁材料鄰接於TiAlxNy材料之至少一部分。在相關實施例中，TiAlxNy介於半導體結構與鋁之間。在另一相關實施例中，鋁係使用以下之至少一者添加：原子層沈積、物理氣相沈積(PVD)、或化學氣相沈積(CVD)。在另一相關實施例中，鋁介於約5與4000埃厚之間。在另一相關實施例中，鋁介於約250與2000埃厚之間。在另一相關實施例中，鋁介於約750與1250埃厚之間。在另一相關實施例中，鋁係大約1000埃厚。
在一些實施例中，本發明提供用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料，其中TiAlxNy材料介於約5與4000埃厚之間。在另一實施例中，TiAlxNy材料介於大約50與4000埃厚之間。在另一實施例中，TiAlxNy介於大約50與2000埃厚之間。在另一實施例中，TiAlxNy材料介於大約100與1000埃厚之間。在另一實施例中，TiAlxNy材料係大約200埃厚。在另一實施例中，TiAlxNy材料係大約150埃厚。在另一實施例中，TiAlxNy材料係大約100埃厚。
本發明之另一實施例提供用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料，其中x介於約零與10之間。在另一實施例中，x介於約1與10之間。在另一實施例中，x介於約零與5之間。在另一實施例中，x介於約零與1之間。在另一實施例中，x介於零與0.5之間。
在一些實施例中，本發明提供用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料，其中y介於約零與10之間。在另一實施例中，y介於約零與5之間。在另一實施例中，y介於約零與1之間。在另一實施例中，y介於約零與0.5之間。
本發明之實施例包含用於在半導體結構上形成歐姆接點之方法，其包括使用於在半導體結構上形成歐姆接點之組合物退火之步驟，該組合物包括與半導體結構至少部分鄰接之TiAlxNy材料。在一些實施例中，半導體結構可在以下溫度下退火：小於500攝氏度至1500攝氏度；小於約1000至1500攝氏度；約800攝氏度；小於約660攝氏度；或小於約500攝氏度。
本發明之實施例包含用於在半導體結構上形成歐姆接點之方法，其包括使用於在半導體結構上形成歐姆接點之組合物退火之步驟，該組合物包括與半導體結構至少部分鄰接之TiAlxNy材料。在一些實施例中，可使半導體結構退火持續大約0.001至10分鐘；大約5至10分鐘；大約1至5分鐘；大約1分鐘；大約30至60秒；或大約0.001至1分鐘。
在一些實施例中，本發明提供用於在半導體結構上形成歐姆接點之方法，其包括以下步驟：提供半導體結構，其中該半導體結構包含n-摻雜GaN材料；鄰接於n-摻雜GaN之至少一部分沈積TiAlxNy材料，其中x及y不同時等於零；及使半導體結構及TiAlxNy退火。在相關實施例中，x等於約3且y等於約零。在另一相關實施例中，TiAlxNy材料係約200至2000埃厚。在另一相關實施例中，TiAlxNy材料係約200埃厚。在另一相關實施例中，在約800攝氏度下實施退火製程。在另一相關實施例中，在小於660攝氏度下實施退火製程。在另一相關實施例中，退火製程實施大約0.1至10分鐘。在另一相關實施例中，退火製程實施大約30至60秒。
本發明之另一實施例提供用於在半導體結構上形成歐姆接點之方法，其包括以下步驟：提供半導體結構，其中該半導體結構包含n-摻雜GaN；鄰接於n-摻雜GaN之至少一部分沈積TiAlxNy材料，其中x及y不同時等於零；鄰接於TiAlxNy之至少一部分沈積Al，以便TiAlxNy介於Al與n-摻雜GaN之間；及使半導體結構及TiAlxNy材料及Al材料退火。在相關實施例中，x等於約3且y等於約零。在另一相關實施例中，TiAlxNy材料係約50至200埃厚且Al材料係約1000埃厚。在另一相關實施例中，在小於660攝氏度下實施退火製程。在另一相關實施例中，退火製程實施大約0.1至10分鐘。在另一相關實施例中，退火製程實施大約30至60秒。
本發明之各個實施例提供製造LED之方法，其包括：使用用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料，其中x及y不同時等於零；或包括用於在半導體結構上形成歐姆接點之方法，其包括使用於在半導體結構上形成歐姆接點之組合物退火之步驟，該組合物包括與半導體結構至少部分鄰接之TiAlxNy材料，其中x及y不同時等於零；或包括用於在半導體結構上形成歐姆接點之方法，其包括以下步驟：提供半導體結構，其中該半導體結構包含n-摻雜GaN材料；鄰接於n-摻雜GaN之至少一部分沈積TiAlxNy材料，其中x及y不同時等於零；及使半導體結構及TiAlxNy材料退火；或包括用於在半導體結構上形成歐姆接點之方法，其包括以下步驟：提供半導體結構，其中該半導體結構包含n-摻雜GaN；鄰接於n-摻雜GaN之至少一部分沈積TiAlxNy材料，其中x及y不同時等於零；鄰接於TiAlxNy之至少一部分沈積鋁材料，以便TiAlxNy在鋁與n-摻雜GaN之間；及使半導體結構及TiAlxNy材料及鋁材料退火。
本發明之各個實施例提供藉由許多方法中之任一者形成之組合物或產物，該等方法包括：用於在半導體結構上形成歐姆接點之方法，其包括使用於在半導體結構上形成歐姆接點之組合物退火之步驟，該組合物包括與半導體結構至少部分鄰接之TiAlxNy材料，其中x及y不同時等於零；或包括用於在半導體結構上形成歐姆接點之方法，其包括以下步驟：提供半導體結構，其中該半導體結構包含n-摻雜GaN材料；鄰接於n-摻雜GaN材料之至少一部分沈積TiAlxNy材料，其中x及y不同時等於零；及使半導體結構及TiAlxNy材料退火；或包括用於在半導體結構上形成歐姆接點之方法，其包括以下步驟：提供半導體結構，其中半導體結構包含n-摻雜GaN材料；鄰接於n-摻雜GaN之至少一部分沈積TiAlxNy材料，其中x及y不同時等於零；鄰接於TiAlxNy之至少一部分沈積鋁材料，以便TiAlxNy介於鋁與n-摻雜GaN之間；及使半導體結構及TiAlxNy材料及鋁材料退火。
本發明之各個實施例提供LED，其包括：用於在半導體結構上形成歐姆接點之組合物，其包括與半導體結構至少部分鄰接之TiAlxNy材料，其中x及y不同時等於零；或藉由許多方法中之任一者製備之LED，該等方法包括：用於在半導體結構上形成歐姆接點之方法，其包括使用於在半導體結構上形成歐姆接點之組合物退火之步驟，該組合物包括與半導體結構至少部分鄰接之TiAlxNy材料，其中x及y不同時等於零；或包括用於在半導體結構上形成歐姆接點之方法，其包括以下步驟：提供半導體結構，其中該半導體結構包含n-摻雜GaN材料；鄰接於n-摻雜GaN之至少一部分沈積TiAlxNy材料，其中x及y不同時等於零；及使半導體結構及TiAlxNy材料退火；或包括用於在半導體結構上形成歐姆接點之方法，其包括以下步驟：提供半導體結構，其中該半導體結構包含n-摻雜GaN材料；鄰接於n-摻雜GaN材料之至少一部分沈積TiAlxNy材料，其中x及y不同時等於零；鄰接於TiAlxNy之至少一部分沈積鋁材料，以便TiAlxNy介於鋁與n-摻雜GaN之間；及使半導體結構及TiAlxNy材料及鋁材料退火。
圖5至9圖解說明形成歐姆接點之組合物及方法，圖6至9圖解說明本發明之具體實施例，其並非意欲以任何方式限制本發明。在圖5至9中所顯示之二維剖面意欲顯示介於材料之間之相關接面，且不能代表半導體材料存於完整結構中之整體，因此材料在完整結構中可係與如其在圖5至9中所顯示之形狀或大小不同之形狀或大小。
在圖5中顯示在n-摻雜GaN(n-GaN)半導體結構上形成歐姆接點之不利方法之實例，該實例不是本發明之實施例，且該實例包含在包括n-GaN 506材料之半導體結構上形成大約200埃厚之鈦材料504、隨後形成與鈦材料504至少部分鄰接之大約1000埃厚之鋁材料502。應注意，在圖5中、且同樣在圖6至9中，所繪示之n-GaN材料可係較大n-GaN材料(未顯示)之剖面。然後在800攝氏度下使該結構退火1分鐘，此係容許歐姆接點514形成之適當時間及溫度。在歐姆接點514中，材料經歷一些化學變化，此係由原子擴散穿過材料並產生新化合物造成。因此，在歐姆接點514中，鋁材料508可包含最初不存在於材料502中之其他化合物，鈦材料510可包含最初不存在於材料504中之其他化合物，且靠近鈦材料510之n-GaN材料512可包含最初不存在於材料506中之其他化合物。在退火製程期間，由於鈦材料504介於n-GaN材料506與鋁材料502之間，因此鋁原子需擴散穿過鈦材料504以到達n-GaN表面，從而允許形成可使接點具有歐姆性質之化學物質；擴散穿過材料需要較高退火溫度及另外或或者更長之退火時間。該方法之缺點包含使用高溫，其可將熱缺陷引入至半導體結構中。該方法之另一缺點包含使用呈元素狀態之鋁，其在大約660攝氏度下熔化(參見圖4)，此意味著其在高溫退火製程期間熔化，從而使得其形成珠粒及斑點，從而使得所得歐姆接點具有不期望之表面形態。該方法之另一缺點包含退火製程所需要之時間量，其使高熱量對半導體結構之不利影響倍增，且另外高熱量對元素鋁之不利影響(例如熔化及形成珠粒)增加。
本發明之一些實施例提供優於用於在半導體結構上形成歐姆接點之已知組合物及方法之優點，該半導體結構包含欲變成LED半導體器件者。優點可包含(但不限於)在退火製程期間使用較低熱量、使用較短之退火製程、及使用更適應高溫退火製程之材料。
圖6中顯示提供用於在半導體結構上形成歐姆接點之組合物之本發明實施例，該組合物包括與半導體結構至少部分鄰接之TiAlxNy材料602，該半導體結構包括n-GaN材料604。在退火製程之後，形成歐姆接點612。在歐姆接點612中，材料經歷一些化學變化，此係由原子擴散穿過材料並產生新化合物造成。因此，在歐姆接點612中，TiAlxNy材料608可包含最初不存在於材料602中之其他化合物，且靠近TiAlxNy材料608之n-GaN材料610可包含最初不存在於材料604中之其他化合物。一些TiAlxNy組合物可具有高於800攝氏度之熔點(參見圖4當y等於零時之非限制性實例)。因此，可在800攝氏度下使半導體結構退火，而沒有使用在退火溫度下熔化之用於形成歐姆接點之材料的缺點，由此改良所得歐姆接點之表面形態，並由此改良所得歐姆接點之品質。本發明之此實施例可係有利的，此乃因含有鋁之材料(TiAlxNy，材料602)與半導體材料604(n-GaN)鄰接，此允許鋁原子擴散至n-GaN材料604而不必擴散穿過另一材料，從而可能容許更快形成用於形成歐姆接點所需之化合物，從而允許較短退火時間，此降低在半導體結構中形成熱缺陷之可能性。在該特定實施例中含鋁TiAlxNy材料602接近n-GaN材料604之額外優點係在退火期間可需要較少熱量以產生期望之歐姆接點，此亦降低在半導體結構中形成熱缺陷之可能性。
圖7中顯示提供用於在半導體結構上形成歐姆接點之組合物之本發明另一實施例，該組合物包括與半導體結構至少部分鄰接之TiAl3材料702，該半導體結構包括n-GaN材料704。在退火製程之後，形成歐姆接點712。在歐姆接點712中，材料經歷一些化學變化，此係由原子擴散穿過材料並產生新化合物造成。因此，在歐姆接點712中，TiAl3材料708可包含最初不存在於材料702中之其他化合物，且靠近TiAl3材料708之n-GaN材料710可包含最初不存在於材料704中之其他化合物。TiAl3之熔點係大約1370攝氏度(圖4)。因此，可在800攝氏度下使半導體結構退火，而沒有使用在退火溫度下熔化之用於形成歐姆接點之材料的缺點，由此改良所得歐姆接點之表面形態，並由此改良所得歐姆接點之品質。本發明之此實施例亦可係有利的，此乃因含有鋁之材料(TiAl3，材料702)與半導體材料(n-GaN，材料704)鄰接，此允許鋁原子擴散至n-GaN材料704而不必擴散穿過另一材料，從而可能容許更快形成用於形成歐姆接點所需之化合物，從而允許較短退火時間，此降低在半導體結構中形成熱缺陷之可能性。在該特定實施例中鋁(TiAl3，材料702)接近n-GaN材料704之額外優點係在退火製程期間可需要較少熱量以產生期望之歐姆接點712，此亦降低在半導體結構中形成熱缺陷之可能性。
圖8中顯示提供用於在半導體結構上形成歐姆接點之組合物之本發明另一實施例，該組合物包括與包括n-GaN材料之半導體結構至少部分鄰接之大約100埃厚之TiAlxNy材料804，且進一步包括與TiAlxNy材料804至少部分鄰接之大約1000埃厚之鋁材料802。在退火製程之後，形成歐姆接點814。在歐姆接點814中，材料經歷一些化學變化，此係由原子擴散穿過材料並產生新化合物造成。因此，在歐姆接點814中，鋁材料808可包含最初不存在於材料802中之其他化合物，TiAlxNy材料810可包含最初不存在於材料804中之其他化合物，且靠近TiAlxNy材料810之n-GaN材料812可包含最初不存在於材料806中之其他化合物。本發明之此實施例可係有利的，此乃因含有鋁之材料(TiAlxNy，材料804)鄰接於半導體材料(n-GaN，材料806)，此允許鋁原子擴散至n-GaN材料806而不必擴散穿過另一材料，從而可能容許更快形成用於形成歐姆接點所需之化合物，從而允許較短退火時間，此降低在半導體結構中形成熱缺陷之可能性。在該特定實施例中鋁(TiAlxNy，材料804)接近n-GaN材料806之額外優點係在退火期間可需要較少熱量以產生期望之歐姆接點，此亦降低在半導體結構中形成熱缺陷之可能性。
圖9中顯示提供用於在半導體結構上形成歐姆接點之組合物之本發明另一實施例，該組合物包括與包括n-GaN材料906之半導體結構至少部分鄰接之大約100埃厚之TiAl3材料904，且另外包含與TiAl3材料904至少部分鄰接之大約1000埃厚之鋁材料902。在退火製程之後，形成歐姆接點914。在歐姆接點914中，材料經歷一些化學變化，此係由原子擴散穿過材料並產生新化合物造成。因此，在歐姆接點914中，鋁材料908可包含最初不存在於材料902中之其他化合物，TiAl3材料910可包含最初不存在於材料904中之其他化合物，且靠近TiAl3材料910之n-GaN材料912可包含最初不存在於材料906中之其他化合物。本發明之此實施例可係有利的，此乃因含有鋁之材料(TiAl3材料，904)鄰接於n-GaN材料906，此允許鋁原子擴散至n-GaN材料906而不必擴散穿過另一材料，從而可能容許更快形成用於形成歐姆接點所需之化合物，從而可能允許較短退火時間，此降低在半導體結構中形成熱缺陷之可能性。在該特定實施例中鋁(TiAl3，材料904)靠近n-GaN材料906之額外優點係在退火期間可需要較少熱量以產生期望之歐姆接點，此亦降低在半導體結構中形成熱缺陷之可能性。在退火製程期間需要較少熱量之另一優點係避免使鋁材料902熔化，此改良所得歐姆接點914之表面形態且改良所得歐姆接點914之品質。
所有公開案、專利、及專利申請案皆以引用方式併入本文中。儘管在上述說明書中，已結合本發明之某些較佳實施例闡述了此所揭示標的物，且已出於圖解說明之目的陳述了許多細節，但熟習此項技術者將易知，所揭示標的物可容許額外實施例且本文所闡述之某些細節可在不背離所揭示標的物之基本原則之情況下在大範圍內變化。
100．．．半導體結構
102．．．鋁
104．．．TiAl3
106．．．銦錫氧化物
108．．．p-摻雜GaN
110．．．作用區
112．．．n-摻雜GaN
114．．．鋁
116．．．TiAl3
118．．．緩衝層
120．．．藍寶石
122．．．反射鏡
124．．．擴散障壁
115．．．Al
117．．．TiAl3
502．．．鋁材料
504．．．鈦材料
506．．．n-GaN材料
508．．．鋁材料
510．．．鈦材料
512．．．n-GaN材料
514．．．歐姆接點
602．．．TiAlxNy材料
604．．．n-GaN材料
608．．．TiAlxNy材料
610．．．n-GaN材料
612．．．歐姆接點
702．．．TiAl3材料
704．．．n-GaN材料
708．．．TiAl3材料
710．．．n-GaN材料
712．．．歐姆接點
802．．．鋁材料
804．．．TiAlxNy材料
806．．．n-GaN材料
808．．．鋁材料
810．．．TiAlxNy材料
812．．．n-GaN材料
814．．．歐姆接點
902．．．鋁材料
904．．．TiAl3材料
906．．．n-GaN材料
908．．．鋁材料
910．．．TiAl3材料
912．．．n-GaN材料
914．．．歐姆接點
圖1圖解說明欲變成多個LED半導體器件之半導體結構100之二維端視圖。
圖2圖解說明欲變成多個LED半導體器件之半導體結構100之三維視圖。
圖3圖解說明欲變成多個LED半導體器件之半導體結構100之三維近視圖。
圖4圖解說明Al-Ti二元合金相圖。
圖5圖解說明在半導體結構上形成歐姆接點之方法，其使用Ti材料、隨後Al材料，接著實施退火。
圖6圖解說明本發明用於在半導體結構上形成歐姆接點之組合物及方法之具體實施例，其利用TiAlxNy材料，隨後實施退火。
圖7圖解說明本發明用於在半導體結構上形成歐姆接點之組合物及方法之具體實施例，其使用TiAl3材料，隨後實施退火。
圖8圖解說明本發明在半導體結構上形成歐姆接點之組合物及方法之具體實施例，其使用TiAlxNy材料、隨後Al材料，接著實施退火。
圖9圖解說明本發明在半導體結構上形成歐姆接點之組合物及方法之具體實施例，其使用TiAl3材料、隨後Al材料，接著實施退火。
100．．．半導體結構
102．．．鋁
104．．．TiAl3
106．．．銦錫氧化物
108．．．p-摻雜GaN
110．．．作用區
112．．．n-摻雜GaN
114．．．鋁
116．．．TiAl3
118．．．緩衝層
120．．．藍寶石
122．．．反射鏡
124．．．擴散障壁

Claims (9)

  1. 一種形成歐姆接點之方法，該方法包含：得到或提供半導體結構；沉積TiAl3Ny材料，其與該半導體結構之至少一部分鄰接，其中該沉積包含原子層沈積、物理氣相沈積(PVD)及化學氣相沈積(CVD)中之至少一者，其中該TiAl3Ny材料係在任一後續退火之前由沉積形成，其中y係0至10；以及使該半導體結構及該TiAl3Ny材料退火以形成歐姆接點。
  2. 如請求項1之方法，其中沉積與該半導體結構之至少一部分鄰接之TiAl3Ny材料包含與n-摻雜GaN材料之至少部分鄰接沉積該TiAl3Ny材料。
  3. 如請求項1之方法，其中該TiAl3Ny材料係大約50至2000埃厚。
  4. 如請求項1之方法，其進一步包含沉積鄰接於該TiAl3Ny材料之至少一部分之鋁材料使得該TiAl3Ny材料介於該半導體結構與該鋁材料之間。
  5. 如請求項4之方法，其中該鋁材料介於約5與4000埃厚之間。
  6. 如請求項1之方法，其中在或小於約500℃至約1500℃下實施該退火製程。
  7. 如請求項1之方法，其中該退火製程實施約0.001至約200 分鐘。
  8. 一種形成歐姆接點之方法，該方法包含：取得或提供包含n-摻雜GaN材料之半導體結構；鄰接於該n-摻雜GaN材料之至少一部分沈積約200至約2000埃厚之TiAl3材料，其中該沉積包含原子層沈積、物理氣相沈積(PVD)及化學氣相沈積(CVD)中之至少一者，其中該TiAl3材料係在任一後續退火之前由沉積形成；及使該半導體結構及該TiAl3材料在或小於大約660℃至800℃下退火約30至約60秒之持續時間以形成歐姆接點。
  9. 一種形成歐姆接點之方法，該方法包含：取得或提供包括n-摻雜GaN材料之半導體結構；鄰接於該n-摻雜GaN材料之至少一部分沈積約50至約200埃厚之TiAl3材料，其中該沉積包含原子層沈積、物理氣相沈積(PVD)及化學氣相沈積(CVD)中之至少一者，其中該TiAl3材料係在任一後續退火之前由沉積形成；鄰接於該TiAl3材料之至少一部分沈積約5至約4000埃厚之鋁材料，以便該TiAl3材料介於該鋁材料與該n-摻雜GaN材料之間；及使該半導體結構及該TiAl3材料及該鋁材料在或小於約660℃下退火約30至約60秒之持續時間以形成歐姆接點。
TW100118367A 2010-05-25 2011-05-25 半導體結構之歐姆接點 TWI550907B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/787,211 US20110291147A1 (en) 2010-05-25 2010-05-25 Ohmic contacts for semiconductor structures

Publications (2)

Publication Number Publication Date
TW201208123A TW201208123A (en) 2012-02-16
TWI550907B true TWI550907B (zh) 2016-09-21

Family

ID=45004777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118367A TWI550907B (zh) 2010-05-25 2011-05-25 半導體結構之歐姆接點

Country Status (7)

Country Link
US (5) US20110291147A1 (zh)
JP (1) JP2013528947A (zh)
KR (1) KR20130071440A (zh)
CN (1) CN102947956B (zh)
SG (1) SG185718A1 (zh)
TW (1) TWI550907B (zh)
WO (1) WO2011150089A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446727B2 (en) 2010-05-25 2019-10-15 Micron Technology, Inc. Ohmic contacts for semiconductor structures

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5236787B2 (ja) * 2011-09-27 2013-07-17 シャープ株式会社 窒化物半導体装置およびその製造方法
CN106129216A (zh) * 2012-11-16 2016-11-16 大连美明外延片科技有限公司 一种四元AlGaInP发光二极管芯片及其制造方法
US9419181B2 (en) * 2013-05-13 2016-08-16 Infineon Technologies Dresden Gmbh Electrode, an electronic device, and a method for manufacturing an optoelectronic device
US9425050B2 (en) * 2013-08-16 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for providing an electron blocking layer with doping control
EP2881982B1 (en) * 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
JP6444718B2 (ja) * 2014-12-15 2018-12-26 株式会社東芝 半導体装置
CN104979215B (zh) * 2015-06-23 2018-01-02 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制备方法
CN105914270B (zh) * 2016-06-28 2018-09-18 聚灿光电科技股份有限公司 硅基氮化镓led外延结构的制造方法
US10032880B2 (en) 2016-10-10 2018-07-24 Semiconductor Components Industries, Llc Method for forming ohmic contacts
TWI622188B (zh) * 2016-12-08 2018-04-21 錼創科技股份有限公司 發光二極體晶片
US10290719B1 (en) 2017-12-27 2019-05-14 International Business Machines Corporation Indium gallium arsenide metal oxide semiconductor field effect transistor having a low contact resistance to metal electrode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652434A (en) * 1993-04-28 1997-07-29 Nichia Chemical Industries, Ltd. Gallium nitride-based III-V group compound semiconductor
US5763010A (en) * 1996-05-08 1998-06-09 Applied Materials, Inc. Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5136138A (ja) 1974-09-21 1976-03-26 Ricoh Kk Denshishashinkankozairyo
JP2509713B2 (ja) * 1989-10-18 1996-06-26 シャープ株式会社 炭化珪素半導体装置およびその製造方法
JP3278877B2 (ja) * 1991-11-08 2002-04-30 ソニー株式会社 配線の形成方法
JP2783349B2 (ja) * 1993-07-28 1998-08-06 日亜化学工業株式会社 ｎ型窒化ガリウム系化合物半導体層の電極及びその形成方法
JPH09232632A (ja) * 1995-12-22 1997-09-05 Toshiba Corp 半導体発光素子及びその製造方法
TW367528B (en) * 1996-02-02 1999-08-21 Applied Materials Inc Titanium aluminide wetting layer for aluminum contacts
US5700718A (en) * 1996-02-05 1997-12-23 Micron Technology, Inc. Method for increased metal interconnect reliability in situ formation of titanium aluminide
JPH09292285A (ja) * 1996-04-30 1997-11-11 Yamaha Corp 基板温度の測定方法
JPH10125676A (ja) * 1996-10-15 1998-05-15 Fujitsu Ltd アルミニウム配線の作製方法
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3271657B2 (ja) * 1997-10-09 2002-04-02 日亜化学工業株式会社 ｎ型窒化ガリウム系化合物半導体の電極及びその形成方法
KR100333724B1 (ko) * 1998-06-30 2002-09-17 주식회사 하이닉스반도체 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
TW493287B (en) * 2001-05-30 2002-07-01 Epistar Corp Light emitting diode structure with non-conductive substrate
JP4030534B2 (ja) * 2003-07-25 2008-01-09 昭和電工株式会社 化合物半導体発光素子およびその製造方法
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
US7715885B2 (en) 2004-06-14 2010-05-11 Samsung Electronics Co., Ltd. Power saving system in distributed wireless personal area network and method thereof
JP4733371B2 (ja) * 2004-08-18 2011-07-27 三菱化学株式会社 ｎ型窒化物半導体用のオーミック電極およびその製造方法
JP5136138B2 (ja) 2008-03-18 2013-02-06 Ｊｆｅスチール株式会社 熱間圧延用遠心鋳造製複合ロール
CN101303978A (zh) * 2008-07-04 2008-11-12 西安电子科技大学 适用于氮化镓器件n型欧姆接触的制作方法
CN101369599B (zh) * 2008-07-11 2011-02-16 北京大学 氮化镓基器件的欧姆接触及其制备方法
US20110291147A1 (en) 2010-05-25 2011-12-01 Yongjun Jeff Hu Ohmic contacts for semiconductor structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652434A (en) * 1993-04-28 1997-07-29 Nichia Chemical Industries, Ltd. Gallium nitride-based III-V group compound semiconductor
US5763010A (en) * 1996-05-08 1998-06-09 Applied Materials, Inc. Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446727B2 (en) 2010-05-25 2019-10-15 Micron Technology, Inc. Ohmic contacts for semiconductor structures
US10998481B2 (en) 2010-05-25 2021-05-04 Micron Technology, Inc. Ohmic contacts for semiconductor structures

Also Published As

Publication number Publication date
US10998481B2 (en) 2021-05-04
CN102947956A (zh) 2013-02-27
US20140234996A1 (en) 2014-08-21
US10446727B2 (en) 2019-10-15
JP2013528947A (ja) 2013-07-11
US20110291147A1 (en) 2011-12-01
CN102947956B (zh) 2016-12-28
KR20130071440A (ko) 2013-06-28
US20210257526A1 (en) 2021-08-19
US20200035891A1 (en) 2020-01-30
US20170117449A1 (en) 2017-04-27
US9608185B2 (en) 2017-03-28
WO2011150089A2 (en) 2011-12-01
SG185718A1 (en) 2012-12-28
WO2011150089A3 (en) 2012-03-15
TW201208123A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
TWI550907B (zh) 半導體結構之歐姆接點
JP4091049B2 (ja) 静電気放電防止機能を有する窒化物半導体発光素子
US7282741B2 (en) Vertical type nitride semiconductor light emitting diode
US7345323B2 (en) Formation of Ohmic contacts in III-nitride light emitting devices
US20080230799A1 (en) Semiconductor Light-Emitting Device with Electrode for N-Polar Ingaain Surface
US8124986B2 (en) Nitride-based semiconductor device and method for fabricating the same
US20080078439A1 (en) Polarization-induced tunnel junction
US11538962B2 (en) Light-emitting element and method for manufacturing light-emitting element
US20170358706A1 (en) Red light emitting diode and lighting device
WO2012020968A2 (ko) 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
US8431936B2 (en) Method for fabricating a p-type semiconductor structure
US7435605B2 (en) Method for fabricating a component having an electrical contact region
US8319253B2 (en) Semiconductor light-emitting device
US9590009B2 (en) Semiconductor light emitting element
US8389309B2 (en) Method for manufacturing semiconductor light-emitting apparatus
US10263145B2 (en) Ultraviolet light emitting device
US9231160B1 (en) Semiconductor light emitting element
JP3584521B2 (ja) 窒化物半導体発光ダイオード
JP2004096130A (ja) 窒化物半導体発光ダイオード
KR101026059B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2007201146A (ja) 発光素子及びその製造方法
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package