TWI549244B - 接合構造及使用彼之半導體裝置 - Google Patents

接合構造及使用彼之半導體裝置 Download PDF

Info

Publication number
TWI549244B
TWI549244B TW103121214A TW103121214A TWI549244B TW I549244 B TWI549244 B TW I549244B TW 103121214 A TW103121214 A TW 103121214A TW 103121214 A TW103121214 A TW 103121214A TW I549244 B TWI549244 B TW I549244B
Authority
TW
Taiwan
Prior art keywords
spring
joint structure
joint
joined
resin
Prior art date
Application number
TW103121214A
Other languages
English (en)
Other versions
TW201519385A (zh
Inventor
谷江尙史
澄川貴志
Original Assignee
日立製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立製作所股份有限公司 filed Critical 日立製作所股份有限公司
Publication of TW201519385A publication Critical patent/TW201519385A/zh
Application granted granted Critical
Publication of TWI549244B publication Critical patent/TWI549244B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Springs (AREA)
  • Die Bonding (AREA)

Description

接合構造及使用彼之半導體裝置
本發明是有關接合構造及使用該接合構造的半導體裝置。
為了接合複數的構件，以往適用錫焊或黏著劑等各式各樣的接合技術。在如此的接合技術之中，像專利文獻1及專利文獻2記載那樣，在構件的接合面設置複數個具有螺旋狀等的形狀之小的構造體，藉由本構造體彼此間的接觸或本構造體與其他構造體的接觸來接合複數的構件之技術也為人所知。
專利文獻1記載的技術是在寬度20mm，長度50mm的銅薄板的表面多數立設長度5mm的螺旋狀的接觸導體，藉由纏繞如此的接觸導體來接合銅薄板彼此間。
專利文獻2記載的技術是在安裝有半導體元件的電路安裝基板上設有將緩衝材隨機地複數配置於黏著劑內部的導電性彈性體，該緩衝材是形成直徑20~50μm的Au或Al線所構成的螺旋構造或格子構造。藉由在此導 電體彈性體插入設於半導體元件的金屬凸塊來接合半導體元件與電路安裝基板。
若根據上述那樣的專利文獻1或專利文獻2記載的技術，則電性或機械性或熱性的連接的可靠度會提升。
[先行技術文獻]
[專利文獻]
[專利文獻1]日本特開2003-299506號公報(段落0016及0020，圖3)
[專利文獻2]日本特開2006-287091號公報(段落0036及0040，圖1及2)
當荷重或變位作用於接合不同的構件之接合構造時，配置於被接合構件之間的接合部的破斷防止，被接合構件與接合部的界面剝離防止會成問題。因此，期望接合部本身或界面的強度大的接合構造。
特別是功率半導體裝置等，由相異的材料所形成的構件組合使用的裝置中，熱應力是不可避免地發生。並且，隨裝置的小型化或高密度化，熱應力會增加，今後也有其傾向。因此，在如此的裝置中，上述的問題更 顯著。
對於此，前述的以往技術是難以大幅度提升接合層或構件界面的強度。
於是，本發明是提供一種在接合複數的構件時，可大幅度提升接合層或構件界面的強度之接合構造，及使用該接合構造的半導體裝置。
為了解決上述課題，在本發明的接合構造中，在被接合構件間的接合部設置具有形狀尺寸未滿1μm亦即奈米級尺度的尺寸之彈簧狀的奈米構造體。
上述那樣的本發明的一形態是具備第1構件，第2構件，及接合第1構件與第2構件的接合部之接合構造，在本接合構造中，接合部是具備複數的彈簧狀的奈米構造體。
另外，第1及第2構件是可為導體，半導體，絕緣體的任一種。並且，彈簧狀的奈米構造體是可使用金屬材料等的導體材料或陶瓷材料等的絕緣材料。並且，彈簧形狀是例如可設為螺旋狀亦即線圈狀，或具有互相連結的複數的直線部之多直線狀或折線狀等的形狀。
而且，上述本發明的接合構造是可適用在半導體裝置之導線架與放熱基底的接合或導線架與密封樹脂的接合。
若根據本發明，則由於奈米構造體本身比塊材料更強度高，及可在接合面配置非常多數的奈米構造體，因此接合部的機械性強度，及構件與接合部的界面的機械性強度會大幅度提升。藉由該等，接合的可靠度會大幅度提升。
上述以外的課題，構成及效果是可藉由以下的實施形態的說明得知。
1‧‧‧半導體元件
2‧‧‧焊錫
3‧‧‧導線架
4‧‧‧絕緣層
4a，4b，4d‧‧‧彈簧層
4c‧‧‧樹脂
5‧‧‧放熱基底
21‧‧‧被接合構件
22‧‧‧表面層
23‧‧‧蒸鍍原子
24‧‧‧彈簧層
31‧‧‧被接合構件
32‧‧‧彈簧層
33‧‧‧樹脂
121‧‧‧密封樹脂
圖1是第1實施例的半導體裝置的剖面模式圖。
圖2(a)是表示接合部的破壞模式。
圖2(b)是表示接合部的破壞模式。
圖2(c)是表示接合部的破壞模式。
圖3(a)是表示第1實施例的接合構造的製造方法。
圖3(b)是表示第1實施例的接合構造的製造方法。
圖3(c)是表示第1實施例的接合構造的製造方法。
圖4(a)是表示第1實施例的接合構造的製造方法。
圖4(b)是表示第1實施例的接合構造的製造方法。
圖4(c)是表示第1實施例的接合構造的製造方法。
圖5是彈簧層的上面照片及剖面照片。
圖6是彈簧層的壓痕試驗裝置的模式圖。
圖7(a)是表示壓痕試驗的測定結果。
圖7(b)是表示壓痕試驗的測定結果。
圖7(c)是表示壓痕試驗的測定結果。
圖8是第2實施例的接合構造的剖面模式圖。
圖9是表示接合構造的性質。
圖10是第3實施例的接合構造的剖面模式圖。
圖11是多直線形狀的彈簧層的剖面照片。
圖12(a)是表示第4實施例的接合構造的製造方法。
圖12(b)是表示第4實施例的接合構造的製造方法。
圖12(c)是表示第4實施例的接合構造的製造方法。
圖13是表示二直線形狀的彈簧的變形舉動的模擬結果。
圖14是表示三直線形狀的彈簧的變形舉動的模擬結果。
圖15(a)是第5實施例的接合構造的剖面模式圖。
圖15(b)是第5實施例的接合構造的剖面模式圖。
圖15(c)是第5實施例的接合構造的剖面模式圖。
圖16是第6實施例的接合構造的剖面模式圖。
圖17是第7實施例的接合構造的剖面模式圖。
圖18是第8實施例的半導體裝置的剖面模式圖。
以下，利用圖面來說明本發明的實施例。
[實施例1]
圖1是本發明的第1實施例的半導體裝置的剖面模式圖。
在本實施例中，半導體元件1會經由焊錫2來與由金屬材料所構成的導線架3接合，該導線架3與由金屬材料所構成的放熱基底5會經由含絕緣層4的接合部來接合。另外，該等的構件以外，亦設有電性連接設在半導體元件1上面的端子與導線架之接線，或將半導體裝置全體密封的密封材，用以電性連接半導體裝置與外部電路的電極端子等，但在圖1是省略。
在本實施例中，使用形成於1邊約10mm，厚度約0.1mm的矽晶片之IGBT(Insulated Gate Bipolar Transistor)作為半導體元件1。另外，IGBT是作為代表性的功率半導體裝置為周知。
導線架3是在使用厚度約0.5mm的銅之下降低熱阻及電阻，放熱基底5是在使用鋁之下一邊確保放熱性一邊謀求輕量化。此時，在絕緣層4中，設在導線架3的表面的彈簧層4a與設在放熱基底5的表面的彈簧層4b會機械性地互相纏繞而嵌合，且在也含彈簧層間的導線架3與放熱基底5之間的空間充填樹脂4c作為充填構件。
在彈簧層4a，4b中，具有彈簧形狀的奈米構造體(以下簡稱彈簧)是複數或多數配列。另外，在本實施例中是配列線圈狀的彈簧。在此，所謂奈米構造體是其幾何學的尺寸為比1μm更小的奈米尺度之構造體。
本實施例是分別以氮化矽製亦即陶瓷製的彈 簧來構成設在導線架3的表面的彈簧層4a及設在放熱基底5的表面的彈簧層4b，在樹脂4c使用環氧系樹脂之下，確保導線架3與放熱基底5之間的電性絕緣性。並且，絕緣層4的厚度是按照所被要求的絕緣性能來設為10~100μm。在彈簧層4a，4b中，線圈狀的彈簧會被緊密地配置。各彈簧的形狀是線徑約為40nm，線圈外徑約為120nm，線圈間距約為150nm，越是從導線架3或放熱基底5來離開於垂直方向的位置，線徑或線圈外徑越會變大。
在本實施例中，因為在導線架3使用銅，在放熱基底5使用鋁，所以絕緣層4是接合線膨張係數不同的材料。因此，一旦半導體裝置的溫度因半導體元件1的動作發熱或使用環境溫度的變化而變化，則雖在導線架3及放熱基底5的熱變形產生差，但會以絕緣層4來吸收此變形差。在本實施例中，絕緣層4是以樹脂4c及由低彈性的奈米構造體所形成的彈簧層4a，4b來構成，因此絕緣層4是彈性率會被減低，可確實地吸收變形。
在本實施例中，因為彈簧層4a，4b的奈米構造體的材料是絕緣性高的氮化矽，所以即使設在導線架3的表面的彈簧層4a與設在放熱基底表面的彈簧層4b藉由嵌合而接觸或鄰接，還是可確保導線架3與放熱基底5的電性絕緣性。
圖2是表示接合部的代表性的破壞模式。
圖2(a)是被接合部的界面剝離的模式，圖2(b) 是龜裂進展於接合層內部的模式，圖2(c)是彈簧與充填樹脂的界面剝離的模式。
在本實施例中，線圈間距約為150nm，因此分別配置於導線架3的表面或放熱基底5的表面的每單位面積(1mm2)的彈簧是約4×107個，線徑約為40nm，因此界面的每單位面積(1mm2)的彈簧的面積是π×(20×10-6)2×4×107=0.05mm2，亦即總面積的5%。一般氮化矽的塊材的強度是約700MPa以上。而且，構成奈米彈簧層的彈簧之材料是奈米尺度的構造體，因此不易在結晶內部發生轉位，如後述的試驗結果那樣，降伏應力或強度要比塊材更大2倍以上。因此，若將彈簧的強度設為塊材的2倍的1400MPa，則界面的強度是成為1400MPa的5%的70MPa。這比使用在樹脂4c的環氧樹脂的強度大數倍。因此，本實施例的接合構造與不具彈簧層的接合構造作比較，對於圖2(a)所示那樣的被接合構件與接合部的界面剝離的模式，可取得高的可靠度。
並且，在本實施例中，由於設在導線架3的表面的彈簧層4a與設在放熱基底5的表面的彈簧層4b嵌合，所以當絕緣層4破斷時，至少設在導線架3的表面的彈簧層4a與設在放熱基底5的表面的彈簧層4b的哪邊會斷線。因此，包含接合層4的接合部的破壞強度是至少相當彈簧層的強度。
如上述般，彈簧層的強度是比作為充填樹脂使用的環氧樹脂的強度大數倍。因此，本實施例的接合構 造是對於圖2(b)所示那樣龜裂進展於接合部內部的模式也可取得高的可靠度。
在本實施例中，由於可緊密地排列配置彈簧，因此可在被接合構件的每表面單位體積配置非常多的奈米彈簧。其結果，充填樹脂與持3次元形狀的彈簧的接合面積會變大。彈簧與充填樹脂的界面的應力是在界面所負荷的荷重除以接合面積的值，所以接合面積大的本實施例是可大幅度減低界面的應力。因此，本實施例的接合構造是即使對於圖2(c)所示那樣彈簧與充填樹脂的界面剝離的模式也可取得高的可靠度。
可是，就大尺度(macro scale)的接合構造而言，在接合端部的附近，應力比其他的領域更顯著地變大。這是因為接合端部的應力分布成為持特異性的應力特異場(stress singular field)，在異材的接合端部，理論上應力是成為無限大。一般顯現此應力特異性的是離接合端部數10~數100nm以上的領域。就使用在本實施例的彈簧層而言，奈米級的構造體會緊密地配置，在大尺度成為特異場的領域也配置有複數的構造體。因此，在彈簧層的端部是應力特異性(stress singularity)未顯著地出現，可防止在接合端部的應力增加。
如以上般，若根據本實施例的接合構造，則對於接合部的任一破壞模式皆可取得高的可靠度。亦即，可大幅度提升接合部本身或接合部與被接合構件的界面的強度。
其次，在圖3(a)~(c)及圖4(a)~(c)顯示本實施例的接合構造的製造方法。另外，在本製造方法中，例如，使用記載於文獻，Takayuki Kitamura，et al，“FRACTURE NANOMECHANICS”，PAN STANFORD PUBLISHING(2011)，ISBN 978-981-4241-83-0之周知的奈米構造體製造方法。
首先，在形成如圖3(a)所示般的被接合構件21的彈簧層之表面，如圖3(b)所示般，以真空蒸鍍法來形成表面層22。此表面層22是提高被接合構件21與在下個工程形成的彈簧的接合性，且整頓被接合構件21的表面粗度而使平坦化。其次，如圖3(c)所示般，在形成被接合構件21的彈簧層之表面，從斜方向以真空蒸鍍法來使蒸鍍原子23堆積。此時，一邊使被接合構件21旋轉，一邊令蒸鍍原子23堆積，藉此原子會堆積成線圈狀，在被接合構件21的表面形成有附著或黏著的線圈狀的彈簧層24。另外，彈簧是以其長度方向能夠在被接合構件21的表面形成垂直的方向之方式，立設在被接合構件21的表面上。
其次，如圖4(a)所示般，以形成有各個的奈米彈簧層之面能夠對向的方式配置被接合構件21與被接合構件31。其次，如圖4(b)所示般，在推壓接合構件21與被接合構件31之下，設在被接合構件21的表面的彈簧層24與設在被接合構件31的表面的彈簧層32會被機械性地嵌合。藉此，兩被接合構件會被接合，彼此定位。此 時，依照彈簧的形狀，在推壓被接合構件21與被接合構件31時，以超音波等來附加振動之下，彈簧層彼此間會更容易嵌合。其次，如圖4(c)所示般，在嵌合的彈簧間充填樹脂33之下，被接合構件21與被接合構件31會被更牢固地接合。
在本發明中，所謂嵌合是意指奈米構造體彼此間互相纏繞而彼此定位的狀態。因此，具有：在被嵌合之後，被接合構件21與被接合構件31之間的距離是形成比設在被接合構件21的表面的彈簧層24的高度與設在被接合構件31的表面的彈簧層32的高度的和更小之特徴。
此時，被接合構件21與被接合構件31是藉由奈米彈簧的嵌合來接合，因此即使不充填樹脂33還是可接合。此情況，可不損傷恢復被接合構件或彈簧層。另外，可按照接合構造的用途來適當選擇樹脂33的有無。
利用圖5~7來說明彈簧層的力學特性。
圖5是Ni製的奈米級的線圈被緊密地配置的彈簧層的上面照片及剖面照片。各彈簧的形狀是線徑約為40nm，線圈外徑約為120nm，線圈間距約為150nm，高度約為400nm。本發明者是將壓頭推進此奈米彈簧層，由此時的荷重與變位的關係來檢討奈米彈簧層的力學特性。
在圖6顯示奈米彈簧層的壓痕試驗裝置的模式圖。使用在原子間力顯微鏡中裝入10μN~10mN的微小荷重控制可能的Hysitron社製Triboscope之裝置，取得將曲率半徑10.44μm的圓錐壓頭推進彈簧層時的荷重-變位關係。變位測定分解能是0.2nm。測定是以荷重控制來實施，2度附加同荷重，在荷重-變位關係無變化時判定彈性變形範圍，然後在同位置增加荷重，再度重複2度附加同荷重。藉由重複此程序來求取降伏的荷重及該時的變位。
在圖7(a)~(c)顯示測定結果。縱軸為荷重，橫軸為變位量。在荷重19.0μN(圖7(a))，20.2μN(圖7(b))的條件下，第1次與第2次的荷重-變位關係未見變化，為彈性變形範圍。另一方面，在荷重22.0μN(圖7(c))的條件下，第1次與第2次的荷重-變位關係會變化，可判斷藉由第1次的荷重附加而降伏。改變測定位置而實施3次此試驗時，降伏後的荷重是21.9μN，15.2μN，10.6μN，該等對於荷重的變位是分別為21.7nm，24.6nm，20.8nm。平均值是分別為15.9μN，22.4nm。
將線圈彈簧只變位u壓縮時產生的剪應力τ是一般以次式(1)來表示。
在此，G是橫彈性係數，d是線徑，n是有效卷數，D是平均線圈徑。若在式(1)中代入奈米構造體的彈簧的物性值及尺寸，在變位u中代入發生塑性變形的變位的平均值22.4nm，則塑性變形所產生的剪應力τ是求得759MPa，若變換成Mises的相當應力，則成為1.32GPa。此值是構成彈簧的材料的降伏應力，與Ni塊材的降伏應力作比較大2倍以上。降伏應力比塊材更大是因為在奈米尺度的構造中來自表面的轉位難進入。
[實施例2]
圖8是表示本發明的第2實施例的接合構造的剖面模式圖。與第1實施例不同，設在被接合構件21的表面的彈簧層24與設在被接合構件31的表面的彈簧層32是不機械性地嵌合，在對於被接合構件的接合面垂直方向分離，被接合構件21，31是藉由樹脂33來接合。
在本實施例中，雖彈簧層彼此間未被嵌合，但藉由接合層具備彈簧層，對於圖2(a)所示的被接合構件與接合部的界面剝離的模式，圖2(c)所示的彈簧與樹脂的界面剝離的模式之可靠度會提升。藉由樹脂來接合被接合構件時，一般比起圖2(b)所示龜裂進展於樹脂內部的模式，對於圖2(a)或(c)所示的界面剝離的模式之強度更小。因此，藉由在使用樹脂的接合層適用本實施例，圖2(a)或(c)的2個模式的可靠度會提升，可提升接合的可靠度。
在圖9中彙整顯示不持彈簧的周知的接合構造，及持具有彈簧的毫米級的面扣件之接合構造，本發明的第1實施例及第2實施例之各接合構造的性質。
不持彈簧的周知的接合構造是僅以剛性低的充填樹脂所構成，因此剛性小，變形吸收性佳。持奈米構造體的彈簧之第1及第2實施例的接合構造也是因為奈米彈簧剛性小，所以變形吸收性佳。另一方面，就持毫米級的面扣件之接合構造而言，因為彈簧的彎曲剛性是與線徑的3次方成比例，所以線徑大的毫米級的面扣件的剛性非常大，變形吸收性低。產生於彈簧的應力是與線徑的2次方成比例。因此，就持奈米構造體的彈簧之接合構造而 言，產生於彈簧的應力小，但就毫米級而言，產生非常大的應力，彈簧本身容易破壞。因此，第1及第2實施例的效果之一的變形吸收性的高度是可在使用奈米級的彈簧層之下實現。
對於圖2(a)~(c)所示的3種類的接合層破壞模式，就不持彈簧的周知的接合構造而言，是無藉由彈簧所產生的強度提升。就持毫米級的彈簧的接合構造而言，彈簧本身的強度大，但因為接合端部與彈簧的距離大，所以在無彈簧的領域中圖2(a)所示的模式的防止難。並且，與奈米級的彈簧作比較，因為彈簧的表面積小，所以圖2(c)所示的模式的防止效果小。基於該等的情形，第1及第2實施例的效果之一的接合部的可靠度提升是可在使用奈米級的彈簧層之下實現。
可是，一般與充填樹脂作比較，使用在彈簧的氮化矽等的材料是熱傳導率大。因此，與不持彈簧的接合構造或上下的彈簧未咬合的接合構造作比較，毫米級，奈米級皆可縮小彈簧咬合的接合構造的熱阻。
有關絕緣性是任一接合構造皆以樹脂厚度的調整來確保。
有關製造性，不持彈簧的接合構造或上下的彈簧未咬合的接合構造是厚度方向的限制小，相對的，持毫米級或奈米級的彈簧的構造是厚度的限制大。但，就持毫米級或奈米級的彈簧之構造而言，由於可常溫接合，因此可縮小接合後的殘留應力，樹脂充填前是可恢復 (repair)。
由該等的情形，第1及第2實施例是可考慮上述那樣的性質而按照用途來選擇使用。藉此，可使在各用途被要求的可靠度提升。
[實施例3]
圖10是表示本發明的第3實施例之接合構造的剖面模式圖。本實施例是與第1及第2實施例不同，為將樹脂與平板狀的被接合構件接合的接合構造。在本實施例中，線圈狀的彈簧層32是只設在樹脂33與被接合構件31的表面之內，被接合構件31的表面，且延伸於被接合構件的樹脂33內。亦即，彈簧層是設在被接合構件31與成為另一方的接合構件的樹脂33的界面。藉由本實施例，也可與第2實施例同樣，對於圖2(a)或(c)的模式取得高的可靠度。
[實施例4]
利用圖11~14來說明本發明的第4實施例的接合構造。
在利用圖3及圖4來說明的彈簧層的製造方法中，藉由斜蒸鍍法來使原子堆積時，一旦控制接合構件的旋轉方法，則可使彈簧成長成由複數的直線部所構成的多直線狀或折線狀。
在圖11顯示具有二個的直線部之多直線狀 (以下稱為二直線形狀)的彈簧層的剖面照片，作為具備如此的多直線形狀之奈米構造體的彈簧層的一例。若將彈簧設為多直線狀或折線狀，則可增加彈簧的密度，因此可靠度的提升或熱阻的減低有效。
圖12(a)~(c)是表示具有三個的直線部之多直線狀(以下記為三直線形狀)的彈簧層之接合構造。
如圖12(a)所示般，彈簧32(24)是具有：從被接合構件31(21)的表面延伸至上方(下方)的直線部32a(24a)，及從直線部32a(24a)的上端(下端)延伸至上方(下方)的直線部32b(24b)，及從直線部32b(24b)的上端(下端)延伸至上方(下方)的直線部32c(24c)。該等三直線部會形成互相連結的折線狀，藉此構成一個的彈簧。
如圖12(a)所示般，使在被接合構件21中設有三直線形狀的彈簧24的面與在被接合構件31中設有三直線形狀的彈簧32的面彼此相向的狀態下，如圖12(b)所示般，推壓被接合構件21與被接合構件31。藉由此時的推壓力，在彈簧產生塑性變形，產生彈簧的直線部間的折彎大的部分。亦即，彈簧24，32變形成鉤狀，產生彼此卡住的地方。藉此，被接合構件21與被接合構件31是以高的可靠度來接合，互相定位。另外，如圖12(c)所示般，藉由充填樹脂33，接合的可靠度會提升。
藉由圖11所示的二直線形狀的彈簧也可為與使用圖12所示的三直線形狀的彈簧時同樣的接合構造。另外，如以下所述般，最好使用具有三直線以上的直線部 的彈簧。
圖13及圖14是分別表示以有限元素法來模擬推壓二直線形狀的彈簧及三直線形狀的彈簧時的塑性變形舉動的結果。
圖13所示的二直線形狀的彈簧時，被推壓之前，直線部b是從直線部a的上端往上方延伸，但被推壓時是在被接合構件表面幾乎形成平行。然後一旦被除荷，則直線部b是藉由回彈而多少接近原來的形狀，因此與堆壓前同樣從直線部a的上端往上方延伸。相對於此，圖14所示的三直線形狀的彈簧時，被推壓之前，直線部C是從直線部b的上端往上方延伸，但被推壓時是從直線部b的端往下方延伸。即使之後被除荷，直線部c還是保持其延伸的方向。亦即，三直線部以上的多直線形狀的彈簧時，塑性變形後，成為比二直線形狀的彈簧時更彎曲情況大的鉤形狀。因此，具有三個以上的直線部的多直線狀的彈簧彼此間是比二直線形狀的彈簧彼此間更容易嵌合。藉此，若使用具有三個以上的直線部的多直線狀的彈簧，則可取得具有更大的接合強度之可靠度高的接合構造。
[實施例5]
圖15(a)~(c)是表示本發明的第5實施例之接合構造的剖面模式圖。在本實施例中，如圖15(a)所示般，與其他的實施例不同，在一方的被接合構件21的表面是設有多直線狀(三直線形狀)的彈簧層24，在另一方的 被接合構件31的表面是設有線圈形狀的彈簧層32。亦即，在上下的被接合構件，彈簧的形狀不同。如圖15(b)所示般，在本接合構造中也是在接合時推壓接合構件之下，如圖14所示般，多直線形狀的彈簧會變形成彎曲情況大的鉤狀。變形後的多直線狀的彈簧與線圈形狀的彈簧咬合之下，被接合構件21，31會被接合，彼此定位。藉此，接合強度會提升，可取得高的接合可靠度。並且，可防止兩構件間的鬆動。而且，如圖15(c)所示般，藉由充填樹脂33，接合的可靠度會提升。
[實施例6]
圖16是表示本發明的第6實施例之接合構造的剖面模式圖。與其他的實施例不同，設在被接合構件21的表面之具有四個直線部的多直線狀(以下稱為四直線形狀)的彈簧層24與設在被接合構件31表面之四直線形狀的彈簧層32是不機械性地嵌合，在對被接合構件21，31的各表面垂直方向分離，被接合構件21，31是藉由樹脂33來接合。
在本實施例中，雖彈簧層未被嵌合，但對於圖2(a)所示之被接合部的界面剝離的模式，及圖2(c)所示之彈簧與充填樹脂的界面剝離的模式之可靠度是可提升。以樹脂來接合時，一般比起圖2(b)所示之龜裂進展於樹脂內部的模式，圖2(a)或(c)所示之界面剝離的模式的強度會更小。因此，藉由本實施例，圖2(a)或(c)的2個模式的可 靠度會提升，所以可提升樹脂之接合的可靠度。
並且，在使用多直線狀的彈簧之下，可增加彈簧的密度，因此接合的可靠度的提升或熱阻的減低有效。並且，在本實施例是不使彈簧變形，因此只要是具有二個以上的直線部的多直線狀，便可取得同等的接合強度。
另外，可將彈簧層24及彈簧層32的任一方改變成線圈狀的彈簧層，作為本實施例的變形例。
[實施例7]
圖17是表示本發明的第7實施例之接合構造的剖面模式圖。與其他的實施例不同，在將樹脂33與平板狀的被接合構件31接合的接合構造中使用多直線狀(四直線形狀)的彈簧層。在本實施例中，彈簧層32是只配置在樹脂33與被接合構件31的表面之內，被接合構件的表面。藉此，對於圖2(a)或(c)的模式可取得高的可靠度。並且，在使用多直線狀的彈簧之下，可增加彈簧的密度，因此可靠度的提升或熱阻的減低更有效。
[實施例8]
圖18是本發明的第8實施例之半導體裝置的剖面模式圖。本實施例是樹脂模製型的半導體裝置，圖1的實施例之半導體元件1，導線架3及放熱基底5的各表面會藉由密封樹脂121來被覆。與第1實施例不同，彈簧 層不僅設於絕緣層4，在導線架3與樹脂121的界面也設有線圈狀的彈簧層4d(參照圖中的擴大圖)。藉由此彈簧層4d，導線架3與密封樹脂121的界面強度會提升，可防止導線架3與密封樹脂121的剝離。
另外，本發明是不限於前述的各實施形態，亦含各式各樣的變形例。例如，前述的各實施形態是為了容易了解本發明而詳細說明者，並非限於具備說明的全部的構成者。並且，可將某實施形態的構成的一部分置換成其他實施形態的構成，且亦可在某實施形態的構成中加上其他實形態的構成。而且，可針對各實施例的構成的一部分進行其他構成的追加．削除．置換。
例如，亦可按每個被接合構件或按接合部來使彈簧的尺寸或形狀及配置密度不同。彈簧的材料是不限於上述的氮化矽或鎳，可使用氮化鋁等的陶瓷材料或銅等的金屬材料。亦即，彈簧的尺寸，形狀，配置密度或材料是可按照接合部所具備的機械性強度，電性特性或熱性特性來適當選擇或變更。另外，被接合構件是可適用金屬，樹脂，陶瓷等，各種的固體材料。
並且，在圖1的半導體裝置中，藉由在導線架3之與半導體元件1的接合面設置由鎳等的焊錫浸潤性佳的金屬所構成的彈簧狀的奈米構造體，可一邊確保半導體元件1與導線架3的電氣導電性，一邊可提升接合強度。並且，半導體元件1與導線架3之間的熱阻會被減低，放熱性會提升。本構成是譬如說可將圖10的一方的 被接合構件之樹脂置換成焊錫者。
1‧‧‧半導體元件
2‧‧‧焊錫
3‧‧‧導線架
4‧‧‧絕緣層
4a，4b，4d‧‧‧彈簧層
4c‧‧‧樹脂
5‧‧‧放熱基底

Claims (15)

  1. 一種接合構造，係具備第1構件，第2構件，及接合前述第1構件與前述第2構件的接合部之接合構造，其特徵為：前述接合部係具有複數的彈簧狀的奈米構造體，前述複數的彈簧狀的奈米構造體係設在前述第1構件及前述第2構件的至少一方的表面，在前述接合部中，設在前述第1構件的表面的彈簧狀的奈米構造體與設在前述第2構件的表面的彈簧狀的奈米構造體係互相分離，且充填有樹脂，前述複數的彈簧狀的奈米構造體，係於垂直方向越離開前述第1構件或前述第2構件的表面，線徑或線圈徑越大。
  2. 一種接合構造，係具備第1構件，第2構件，及接合前述第1構件與前述第2構件的接合部之接合構造，其特徵為：前述接合部係具有複數的彈簧狀的奈米構造體，前述複數的彈簧狀的奈米構造體係設在前述第1構件及前述第2構件的至少一方的表面，在前述接合部中，設在前述第1構件的表面的彈簧狀的奈米構造體與設在前述第2構件的表面的彈簧狀的奈米構造體係互相嵌合，前述複數的彈簧狀的奈米構造體，係於垂直方向越離開前述第1構件或前述第2構件的表面，線徑或線圈徑越 大。
  3. 如申請專利範圍第1項之接合構造，其中，設在前述第1構件的表面的彈簧狀的奈米構造體與設在前述第2構件的表面的彈簧狀的奈米構造體的至少一方為線圈狀。
  4. 如申請專利範圍第1項之接合構造，其中，設在前述第1構件的表面的彈簧狀的奈米構造體與設在前述第2構件的表面的彈簧狀的奈米構造體的至少一方為具有複數個的直線部的多直線狀。
  5. 如申請專利範圍第2項之接合構造，其中，設在前述第1構件的表面的彈簧狀的奈米構造體與設在前述第2構件的表面的彈簧狀的奈米構造體的至少一方為線圈狀。
  6. 如申請專利範圍第2項之接合構造，其中，設在前述第1構件的表面的彈簧狀的奈米構造體與設在前述第2構件的表面的彈簧狀的奈米構造體的至少一方為具有複數的直線部的多直線狀。
  7. 如申請專利範圍第4或6項之接合構造，其中，前述多直線狀係具有三個以上的直線部。
  8. 如申請專利範圍第1或2項之接合構造，其中，設在前述第1構件的表面的彈簧狀的奈米構造體與設在前述第2構件的表面的彈簧狀的奈米構造體的一方為具有複數的直線部的多直線狀，另一方為線圈狀。
  9. 如申請專利範圍第8項之接合構造，其中，前述多直線狀係具有三個以上的直線部。
  10. 如申請專利範圍第1項之接合構造，其中，在前 述接合部，前述彈簧狀的奈米構造體係以絕緣性陶瓷所構成，更充填有絕緣性樹脂，前述第1構件與前述第2構件係藉由具有絕緣性的前述接合部所接合。
  11. 如申請專利範圍第2項之接合構造，其中，在前述接合部，前述彈簧狀的奈米構造體係以絕緣性陶瓷所構成，前述樹脂為絕緣性樹脂，前述第1構件與前述第2構件係藉由具有絕緣性的前述接合部所接合。
  12. 如申請專利範圍第9項之接合構造，其中，前述陶瓷為氮化矽。
  13. 如申請專利範圍第10項之接合構造，其中，前述陶瓷為氮化矽。
  14. 一種半導體裝置，係具備半導體元件，接合前述半導體元件的導線架，及與前述導線架接合的放熱基底，其特徵為：接合前述導線架與前述放熱基底的接合部為具有如申請專利範圍第1~13項中的任一項所記載之接合構造。
  15. 一種半導體裝置，係具備半導體元件，接合前述半導體元件的導線架，與前述導線架接合的放熱基底，及被覆前述半導體元件和前述導線架與前述放熱基底的各表面的樹脂，其特徵為：在前述導線架與前述樹脂的界面設有如申請專利範圍第1~13項中的任一項所記載之接合構造。
TW103121214A 2013-07-24 2014-06-19 接合構造及使用彼之半導體裝置 TWI549244B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013153360A JP6278297B2 (ja) 2013-07-24 2013-07-24 接合構造およびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
TW201519385A TW201519385A (zh) 2015-05-16
TWI549244B true TWI549244B (zh) 2016-09-11

Family

ID=52393230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121214A TWI549244B (zh) 2013-07-24 2014-06-19 接合構造及使用彼之半導體裝置

Country Status (3)

Country Link
JP (1) JP6278297B2 (zh)
TW (1) TWI549244B (zh)
WO (1) WO2015012188A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018145968A1 (de) * 2017-02-09 2018-08-16 Siemens Aktiengesellschaft Leistungsmodul
JP6797760B2 (ja) * 2017-07-11 2020-12-09 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2010171200A (ja) * 2009-01-22 2010-08-05 Shinko Electric Ind Co Ltd 半導体パッケージ放熱用部品
US20100328896A1 (en) * 2009-06-30 2010-12-30 General Electric Company Article including thermal interface element and method of preparation
WO2013065101A1 (ja) * 2011-10-31 2013-05-10 株式会社日立製作所 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6364351A (ja) * 1986-09-04 1988-03-22 Toshiba Corp リ−ドフレ−ム
JP2003299506A (ja) * 2002-04-08 2003-10-21 Sumitomo Wiring Syst Ltd 導電性面ファスナー
DE102004048201B4 (de) * 2004-09-30 2009-05-20 Infineon Technologies Ag Halbleiterbauteil mit Haftvermittlerschicht, sowie Verfahren zu deren Herstellung
DE102005020453B4 (de) * 2005-04-29 2009-07-02 Infineon Technologies Ag Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils
JP5001068B2 (ja) * 2007-06-01 2012-08-15 三菱電機株式会社 放熱用部材の製造方法
JP5396721B2 (ja) * 2008-02-26 2014-01-22 パナソニック株式会社 熱伝導硬化物及びこれを用いた放熱基板とその製造方法
JP5356972B2 (ja) * 2009-10-20 2013-12-04 新光電気工業株式会社 放熱用部品及びその製造方法、半導体パッケージ
CN102792441B (zh) * 2010-03-12 2016-07-27 富士通株式会社 散热结构及其制造方法
JP5986808B2 (ja) * 2012-06-04 2016-09-06 日東電工株式会社 接合部材および接合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2010171200A (ja) * 2009-01-22 2010-08-05 Shinko Electric Ind Co Ltd 半導体パッケージ放熱用部品
US20100328896A1 (en) * 2009-06-30 2010-12-30 General Electric Company Article including thermal interface element and method of preparation
WO2013065101A1 (ja) * 2011-10-31 2013-05-10 株式会社日立製作所 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2015012188A1 (ja) 2015-01-29
JP6278297B2 (ja) 2018-02-14
JP2015026634A (ja) 2015-02-05
TW201519385A (zh) 2015-05-16

Similar Documents

Publication Publication Date Title
CN108242401B (zh) 用于制造电子模块组件的方法和电子模块组件
JP5341114B2 (ja) ワイヤ素子とワイヤ素子を固定する少なくとも１つのバンプを備えた溝を有するマイクロエレクトロニックチップのアセンブリ
US20180158753A1 (en) Heat dissipating structure and manufacture
US7372132B2 (en) Resin encapsulated semiconductor device and the production method
JP5719740B2 (ja) 配線材料および、それを用いた半導体モジュール
US20100258955A1 (en) Semiconductor device and method of manufacturing the same
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
TW200926370A (en) Bonding wire loop thermal extraction in semiconductor package
CN106663639B (zh) 半导体装置
JP6287789B2 (ja) パワーモジュール及びその製造方法
TWI549244B (zh) 接合構造及使用彼之半導體裝置
TWI574370B (zh) 半導體裝置及其製造方法
US9245954B2 (en) Semiconductor device and production method thereof
EP2775511B1 (en) Semiconductor device
EP3038150A1 (en) Chip scale package with flexible interconnect
US20160219751A1 (en) A Structure For A Heat Transfer Interface And Method Of Manufacturing The Same
JP5098902B2 (ja) 電子部品
US9706643B2 (en) Electronic device and method for manufacturing the same
JP5227071B2 (ja) 半導体素子の実装方法
KR20150136578A (ko) 전자 패키징 조립체용 상호 접속 디바이스
TWI738638B (zh) 中介層基板積層體及其製造方法
JP2014120727A (ja) 電力用半導体装置
JP2012054513A (ja) 半導体パッケージ
JP2011044661A (ja) 半導体装置におけるワイヤボンディング構造及びその設計方法
JP5177910B2 (ja) 半導体装置及びその製造方法