TWI545708B - 晶圓堆疊結構及方法 - Google Patents
晶圓堆疊結構及方法 Download PDFInfo
- Publication number
- TWI545708B TWI545708B TW102110200A TW102110200A TWI545708B TW I545708 B TWI545708 B TW I545708B TW 102110200 A TW102110200 A TW 102110200A TW 102110200 A TW102110200 A TW 102110200A TW I545708 B TWI545708 B TW I545708B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- layer
- substrate
- stack structure
- dam block
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 22
- 239000011521 glass Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 73
- 238000012858 packaging process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/019—Bonding or gluing multiple substrate layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Element Separation (AREA)
Description
本發明係有關一種半導體裝置之堆疊結構及方法，尤係關於一種晶圓堆疊結構及晶圓堆疊方法。
隨著電子產業的蓬勃發展，當半導體平面封裝相關技術到達極限，可藉由積體化滿足微小化的需求。堆疊晶圓之技術係為新發展之領域，並朝將多個同質或異質之晶圓堆疊作發展，以達多功能之目的。
第1A至1B圖係為習知晶圓堆疊結構1之製法示意圖。如第1A圖所示，在一如矽基板或玻璃板之基板10上係形成有複數壩塊(dam)11。接著，如第1B圖所示，結合一晶圓12於該些壩塊11上。
惟，一般晶圓12之表面並非平整，故該晶圓12之凹處120與壩塊11之間將產生氣室P，當晶圓堆疊結構1進行後續封裝製程時，該氣室P中之空氣將如同氣泡(bubble)會受熱膨脹而推壓該晶圓12，導致該晶圓12與該些壩塊11分離而造成該晶圓12之位移，致使形成不良品。
第1A’至1B’圖則為習知晶圓堆疊結構1’之另一製程示意圖。如圖所示，每一個壩塊11’係形成有複數貫
穿該壩塊11’之穿孔110，以供晶圓12之凸處121嵌卡於其中，令該晶圓12之凹處120抵靠至該壩塊11’上，俾強化該晶圓12與壩塊11’間之固著力。
然而，習知晶圓堆疊結構1’中，因壩塊11’形成有貫穿之穿孔110，故承載該晶圓12之應力會集中於該穿孔110之孔壁周圍，使應力無法分散，而易導致該壩塊11’碎裂，使該晶圓12傾斜或脫落而造成不良品。
再者，因該穿孔110貫穿該壩塊11’，使該穿孔110之深度過深，會導致該晶圓12之凸處121無法接觸該基板10，以致於該穿孔110之剩餘空間P’過多，而當晶圓堆疊結構1’進行後續封裝製程時，該穿孔110中之空氣仍會受熱膨脹而推擠該晶圓12。
因此，如何克服上述習知技術中之種種問題，實已成目前亟欲解決的課題。
為克服上述習知技術之問題，本發明遂提供一種晶圓堆疊結構，係包括：基板、設於該基板上且具有凸部之壩塊、以及設於該壩塊上之晶圓。
本發明復提供一種晶圓堆疊方法，係先於一基板上形成具有凸部之壩塊，再結合晶圓於該壩塊上。
前述之晶圓堆疊結構及方法中，該基板可為矽基板或玻璃板，且該凸部可與該晶圓相嵌。
前述之晶圓堆疊結構及方法中，該壩塊至少可分為結合該基板之第一層與結合該晶圓之第二層。該第一層與第
二層之材質可為相同或不相同；亦或，該第一層之材質與該基板之材質相同，而該第二層之材質與該晶圓之材質相同。
另外，依上述結構與方法，可藉由形成貫穿該第一層或第二層之穿孔，以形成該凸部。
本發明之晶圓堆疊結構及方法，主要藉由該壩塊之表面上具有凸部，使該晶圓之凹處可抵靠至該凸部上，以避免產生氣室，故於進行後續封裝製程時，本發明之晶圓與壩塊不會因氣壓推擠而分離。
再者，該壩塊藉由至少二層之設計，能控制該穿孔之深度，使該穿孔之剩餘空間有限，而避免該穿孔中之空氣推擠該晶圓。
又，該壩塊藉由至少二層之設計，使承載該晶圓之應力分散至各層，以避免應力集中於具有穿孔之層，故該壩塊不會碎裂，該晶圓亦不致傾斜或脫落。
1,1’,2,3,3’‧‧‧晶圓堆疊結構
10,20‧‧‧基板
11,11’,21,31,31’‧‧‧壩塊
110,310a,310b‧‧‧穿孔
12,22‧‧‧晶圓
120,220‧‧‧凹處
121,221‧‧‧凸處
21a‧‧‧頂面
210,210a,210b‧‧‧凸部
31a‧‧‧第一層
31b‧‧‧第二層
P‧‧‧氣室
P’‧‧‧空間
第1A至1B圖係為習知晶圓堆疊結構之製法之剖面示意圖；其中，第1B圖係為第1A圖之後續步驟之局部放大圖；第1A’至1B’圖係為習知晶圓堆疊結構之另一製法之局部立體示意圖及局部剖面示意圖；第2A至2B圖係為本發明晶圓堆疊方法之剖面示意圖；其中，第2A’圖係為第2A圖之局部放大圖，第2A”圖係為第2A’圖之立體示意圖；以及
第3A及3B圖係為本發明晶圓堆疊方法之壩塊製程之其他實施例之局部剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
在本發明中，晶圓經堆疊、封裝、切單後所形成之半導體封裝件可應用於，例如各種微機電系統(Micro Electro Mechanical System；MEMS)，尤其是或利用電性或電容變化來測量的影像感測器。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)或壓力感測器(process sensors)等半導體封裝件。
請參閱第2A至2B圖，係為本發明之晶圓堆疊方法之其中一實施例。
如第2A、2A’及2A”圖所示，先提供一基板20，再形成複數壩塊(dam)21於該基板20上，且每一個壩塊21之頂面21a上係以蝕刻方式形成複數凸部210。
於本實施利中，該基板20係為矽基板或玻璃板。
如第2B圖所示，結合一表面具有複數凹處220之晶圓22於該些壩塊21上，且該些凸部210係與該晶圓22之凹處220相嵌。
本發明係於每一個壩塊21上藉由形成複數凸部210，使該凸部210與該晶圓22之凹處220相嵌，不僅可強化該晶圓22與該些壩塊21之間的固著力，且可避免該晶圓22之凹處220與壩塊21之間產生氣室，當該晶圓堆疊結構2後續進行封裝製程時，該晶圓22與該些壩塊21之間不會因氣壓增加而分離，故相較於習知技術，本發明有效提升產品之可靠度。
再者，本實施例之壩塊21未形成貫穿壩塊21之穿孔，故承載該晶圓22之應力可有效分散，以避免該壩塊21碎裂而使該晶圓22傾斜或脫落。
請參閱第3A及3B圖，係為壩塊31,31’之另一製程實施例。如第3A及3B圖所示，該壩塊31,31’係分為結合該基板20之第一層31a與結合該晶圓22之第二層31b，且該第一層31a與第二層31b之材質可為相同或不相同。
於本實施例中，該第一層31a之材質與該基板20之材
質相同，而該第二層31b之材質與該晶圓22之材質相同，以提升各介面間之接著力，可避免因熱膨脹係數(Coefficient of Temperature.Expansion,CTE)之差異而造成脫層之問題。
再者，該第一層31a與第二層31b之間亦可依需求堆疊複數層，故該壩塊31,31’之層數至少為二層。
又，如第3A圖所示，係形成貫穿該第一層31a之穿孔310a，以於該壩塊31之第二層31b表面上形成凸部210a。亦或，如第3B圖所示，係形成貫穿該第二層31b之穿孔310b，以於該壩塊31’之第一層31a表面上形成凸部210b。
本發明之穿孔310a,310b僅貫穿該壩塊31,31’之其中一層，並未貫穿整個壩塊31,31’，使承載該晶圓22之應力能分散至另一層，以避免該壩塊31,31’碎裂而使該晶圓22傾斜或脫落，故相較於習知技術，本發明有效提升產品之可靠度。
再者，如第3B圖所示，因該穿孔310b僅貫穿該壩塊31’之第二層31b，而能有效控制該穿孔310b之深度，使該晶圓22之凸處221僅接觸該壩塊31’之第一層31a，使該穿孔310b中之剩餘空間大幅減少，故於晶圓堆疊結構3’進行後續封裝製程時，該穿孔310b中之些微空氣不致因受熱膨脹而推擠該晶圓22。
本發明之晶圓堆疊結構2,3,3’係具有基板20，設於該基板20上且表面具有凸部210,210a,210b之複數壩塊
21,31,31’，以及設於該壩塊21,31,31’上之晶圓22。
所述之基板20係為矽基板或玻璃板。
所述之壩塊21,31,31’中，於其一實施例中，該凸部210係與該晶圓22之凹處220相嵌。另一實施例中，該壩塊31,31’分為結合該基板20之第一層31a與結合該晶圓22之第二層31b，且該第一層31a或第二層31b作為該凸部210a,210b，又該晶圓22之凹處220係與該第二層31b作為之凸部210b相嵌。
綜上所述，本發明之晶圓堆疊結構及晶圓堆疊方法，係藉由該壩塊之表面上具有凸部，令該晶圓之凹處可抵靠至該凸部上，以避免產生氣室。
再者，該壩塊藉由多層之設計，以控制該穿孔之深度，使該穿孔之剩餘空間有限，以有效避免該穿孔中之空氣推擠該晶圓。
又，該壩塊藉由多層之設計，使承載該晶圓之應力可分散至各層，以避免應力集中於具有穿孔之一層。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧晶圓堆疊結構
20‧‧‧基板
21‧‧‧壩塊
210‧‧‧凸部
22‧‧‧晶圓
220‧‧‧凹處
Claims (14)
- 一種晶圓堆疊結構，係包括：基板；壩塊，係設於該基板上，該壩塊包含：複數個凸部設於該基板上並界定穿孔於凸部之間，其中穿孔暴露部分其下的基板；以及第二層設置於凸部上並密封該穿孔；以及晶圓，係設於該第二層上。
- 如申請專利範圍第1項所述之晶圓堆疊結構，其中，該基板係為矽基板或玻璃板。
- 如申請專利範圍第1項所述之晶圓堆疊結構，其中，該壩塊係至少分為結合該基板之第一層與結合該晶圓之第二層。
- 如申請專利範圍第3項所述之晶圓堆疊結構，其中，該第一層與第二層之材質可為相同或不相同。
- 如申請專利範圍第3項所述之晶圓堆疊結構，其中，該第一層之材質與該基板之材質相同，且該第二層之材質與該晶圓之材質相同。
- 如申請專利範圍第3項所述之晶圓堆疊結構，其中，該第一層為凸部。
- 一種晶圓堆疊結構，係包括：基板；壩塊，係設於該基板上，該壩塊包含：第一層設於基板上且與基板表面貼平；以及複數個凸部設於該第一層上且界定穿孔於凸部之 間，其中，穿孔暴露部分其下的第一層；以及晶圓，該晶圓具有複數個凸處對應於該穿孔，其中，該第一層與該凸部係不同材質，該晶圓之凸處嵌固於穿孔，且該晶圓頂抵該暴露的第一層。
- 一種晶圓堆疊方法，係包括：於一基板上形成第一層；於該第一層上形成複數個凸部且界定穿孔於凸部之間，其中穿孔暴露部分第一層；以及嵌固一具有複數個凸處的晶圓於該穿孔中，其中第一層與凸部係不同材質。
- 如申請專利範圍第8項所述之晶圓堆疊方法，其中，該基板係為矽基板或玻璃板。
- 如申請專利範圍第8項所述之晶圓堆疊方法，其中，該晶圓復與該凸部相嵌。
- 如申請專利範圍第8項所述之晶圓堆疊方法，其中，該第一層與該凸部之材質可為相同或不相同。
- 如申請專利範圍第8項所述之晶圓堆疊方法，其中，該第一層之材質與該基板之材質相同，且該凸部之材質與該晶圓之材質相同。
- 一種晶圓堆疊方法，係包括：於一基板上形成複數個凸部，且界定穿孔於凸部之間，其中穿孔暴露其下部分基板；於該些凸部上形成第二層並密封該些穿孔；以及設置一晶圓於該第二層上。
- 如申請專利範圍第13項所述之晶圓堆疊方法，其中，係藉由形成貫穿位於基板上之第一層以形成該凸部。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261614802P | 2012-03-23 | 2012-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201340273A TW201340273A (zh) | 2013-10-01 |
| TWI545708B true TWI545708B (zh) | 2016-08-11 |
Family
ID=49194409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102110200A TWI545708B (zh) | 2012-03-23 | 2013-03-22 | 晶圓堆疊結構及方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9196589B2 (zh) |
| CN (1) | CN103325740B (zh) |
| TW (1) | TWI545708B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI538174B (zh) * | 2013-09-25 | 2016-06-11 | 晶相光電股份有限公司 | 半導體裝置的製造方法 |
| US9406499B2 (en) * | 2014-02-12 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor wafer structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169172A (ja) | 2000-11-17 | 2002-06-14 | Internatl Business Mach Corp <Ibm> | 液晶表示パネル、液晶表示パネルの製造方法、液晶表示装置、液晶表示装置の製造方法および基板の接合体 |
| US7354799B2 (en) * | 2005-11-08 | 2008-04-08 | Intel Corporation | Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring |
| JP2008294333A (ja) | 2007-05-28 | 2008-12-04 | Multi:Kk | プリント配線板の製造方法及びその方法を用いて得られるポッティングダムを備えるプリント配線板 |
| US8217514B2 (en) | 2008-04-07 | 2012-07-10 | Stats Chippac Ltd. | Integrated circuit packaging system with warpage control system and method of manufacture thereof |
-
2013
- 2013-03-18 US US13/845,728 patent/US9196589B2/en active Active
- 2013-03-22 TW TW102110200A patent/TWI545708B/zh active
- 2013-03-22 CN CN201310095231.0A patent/CN103325740B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20130285215A1 (en) | 2013-10-31 |
| CN103325740A (zh) | 2013-09-25 |
| US9196589B2 (en) | 2015-11-24 |
| TW201340273A (zh) | 2013-10-01 |
| CN103325740B (zh) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8779558B2 (en) | Chip package structure and manufacturing method thereof | |
| JP6017141B2 (ja) | チップパッケージ及びその形成方法 | |
| TWI505428B (zh) | 晶片封裝體及其形成方法 | |
| TWI476841B (zh) | 半導體封裝件及其製法 | |
| TWI446501B (zh) | 承載板、半導體封裝件及其製法 | |
| KR101992535B1 (ko) | 높은 시일 수율을 위한 다층 밀봉 필름 | |
| JP2010260167A (ja) | 半導体装置およびその製造方法 | |
| US20170110641A1 (en) | Semiconductor package and manufacturing method thereof | |
| TW201236117A (en) | Chip package | |
| TW201241908A (en) | Chip package and manufacturing method thereof | |
| TWI545708B (zh) | 晶圓堆疊結構及方法 | |
| JP5446107B2 (ja) | 素子ウェハおよび素子ウェハの製造方法 | |
| TWI489600B (zh) | 半導體堆疊結構及其製法 | |
| JP2007263765A (ja) | ウェハレベルパッケージ構造体およびセンサ装置 | |
| TWI515841B (zh) | 半導體封裝件及其製法 | |
| JP2010262966A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| KR20160134463A (ko) | 본딩 구조물, 그 제조방법 및 다이 구조물 | |
| TWI473220B (zh) | 半導體堆疊結構及其製法 | |
| JP2010112763A (ja) | 半導体装置およびその製造方法 | |
| JP2008046089A (ja) | 加速度センサおよびその製造方法 | |
| JP2009294152A (ja) | 容量センサパッケージ |