CN103325740B - 晶圆堆栈结构及方法 - Google Patents
晶圆堆栈结构及方法 Download PDFInfo
- Publication number
- CN103325740B CN103325740B CN201310095231.0A CN201310095231A CN103325740B CN 103325740 B CN103325740 B CN 103325740B CN 201310095231 A CN201310095231 A CN 201310095231A CN 103325740 B CN103325740 B CN 103325740B
- Authority
- CN
- China
- Prior art keywords
- wafer
- substrate
- ground floor
- perforation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 abstract description 7
- 238000012545 processing Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000013467 fragmentation Methods 0.000 description 4
- 238000006062 fragmentation reaction Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/019—Bonding or gluing multiple substrate layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Element Separation (AREA)
Abstract
一种晶圆堆栈结构及方法,该晶圆堆栈结构包括:基板、设于该基板上且其表面具有凸部的坝块、以及设于该坝块上且具有凹处的晶圆。通过该坝块表面上的凸部嵌卡至该晶圆的凹处,能避免该晶圆的凹处与该坝块之间产生气室,所以在晶圆堆栈结构进行后续封装制程时,该晶圆不致因气室存在而与坝块分离。
Description
技术领域
本发明涉及一种半导体装置的堆栈结构及方法,尤指一种晶圆堆栈结构及晶圆堆栈方法。
背景技术
随着电子产业的蓬勃发展,当半导体平面封装相关技术到达极限,可通过集成化满足微小化的需求。堆栈晶圆的技术为新发展的领域,并朝将多个同质或异质的晶圆堆栈作发展,以达多功能的目的。
图1A至图1B为现有晶圆堆栈结构1的制法示意图。如图1A所示,在一如硅基板或玻璃板的基板10上形成有多个坝块(dam)11。接着,如图1B所示,结合一晶圆12于所述坝块11上。
然而,一般晶圆12的表面并非平整,所以该晶圆12的凹处120与坝块11之间将产生气室P,当晶圆堆栈结构1进行后续封装制程时,该气室P中的空气将如同气泡(bubble)会受热膨胀而推压该晶圆12,导致该晶圆12与所述坝块11分离而造成该晶圆12的位移,致使形成不良品。
图1A’至图1B’则为现有晶圆堆栈结构1’的另一制程示意图。如图所示,每一个坝块11’形成有多个贯穿该坝块11’的穿孔110,以供晶圆12的凸处121嵌卡于其中,令该晶圆12的凹处120抵靠至该坝块11’上,以强化该晶圆12与坝块11’间的固着力。
然而,现有晶圆堆栈结构1’中,因坝块11’形成有贯穿的穿孔110,所以承载该晶圆12的应力会集中于该穿孔110的孔壁周围,使应力无法分散,而易导致该坝块11’碎裂,使该晶圆12倾斜或脱落而造成不良品。
此外,因该穿孔110贯穿该坝块11’,使该穿孔110的深度过深,会导致该晶圆12的凸处121无法接触该基板10,以致于该穿孔110的剩余空间P’过多,而当晶圆堆栈结构1’进行后续封装制程时,该穿孔110中的空气仍会受热膨胀而推挤该晶圆12。
因此,如何克服上述现有技术中的种种问题,实已成目前亟欲解决的课题。
发明内容
为克服上述现有技术的问题,本发明的主要目的在于提供一种晶圆堆栈结构及方法,可在晶圆堆栈结构进行后续封装制程时,该晶圆不致因气室存在而与坝块分离。
本发明的晶圆堆栈结构,包括:基板、设于该基板上且具有凸部的坝块、以及设于该坝块上且与该凸部嵌固的晶圆。
本发明还提供一种晶圆堆栈方法,先于一基板上形成具有凸部的坝块,再结合晶圆于该坝块上,并使该凸部嵌固于晶圆中。
前述的晶圆堆栈结构及方法中,该基板可为硅基板或玻璃板,且该凸部可与该晶圆相嵌。
前述的晶圆堆栈结构及方法中,该坝块至少可分为结合该基板的第一层与结合该晶圆的第二层。该第一层的材质与该第二层的材质可为相同或不相同;亦或,该第一层的材质与该基板的材质相同,而该第二层的材质与该晶圆的材质相同。
另外,依上述结构与方法,可通过形成贯穿该第一层或第二层的穿孔,以形成该凸部。
本发明的晶圆堆栈结构及方法,主要通过该坝块的表面上具有凸部,使该晶圆的凹处可抵靠至该凸部上,以避免产生气室,所以于进行后续封装制程时,本发明的晶圆与坝块不会因气压推挤而分离。
此外,该坝块通过至少二层的设计,能控制该穿孔的深度,使该穿孔的剩余空间有限,而避免该穿孔中的空气推挤该晶圆。
又,该坝块通过至少二层的设计,使承载该晶圆的应力分散至各层,以避免应力集中于具有穿孔的层,所以该坝块不会碎裂,该晶圆也不致倾斜或脱落。
附图说明
图1A至图1B为现有晶圆堆栈结构的制法的剖面示意图,其中,图1B为图1A的后续步骤的局部放大图。
图1A’至图1B’为现有晶圆堆栈结构的另一制法的局部立体示意图及局部剖面示意图。
图2A至图2B为本发明晶圆堆栈方法的剖面示意图,其中,图2A’为图2A的局部放大图,图2A”为图2A’的立体示意图。
图3A及图3B为本发明晶圆堆栈方法的坝块制程的其它实施例的局部剖面示意图。
附图中符号的简单说明如下:
1、1’、2、3、3’:晶圆堆栈结构
10、20:基板
11、11’、21、31、31’:坝块
110、310a、310b:穿孔
12、22:晶圆
120、220:凹处
121、221:凸处
21a:顶面
210、210a、210b:凸部
31a:第一层
31b:第二层
P:气室
P’:空间。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本领域技术人员的了解与阅读,并非用以限定本发明可实施的限定条件,所以不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“一”等的用语,也仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本发明可实施的范畴。
在本发明中,晶圆经堆栈、封装、切单后所形成的半导体封装件可应用于,例如各种微机电系统(MicroElectroMechanicalSystem;MEMS),尤其是或利用电性或电容变化来测量的影像传感器。特别是可选择使用晶圆级封装(waferscalepackage;WSP)制程对影像感测组件、射频组件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)或压力传感器(processsensors)等半导体封装件。
请参阅图2A至图2B,其为本发明的晶圆堆栈方法的其中一实施例。
如图2A、图2A’及图2A”所示,先提供一基板20,再形成多个坝块(dam)21于该基板20上,且每一个坝块21的顶面21a上以蚀刻方式形成多个凸部210。
于本实施利中,该基板20为硅基板或玻璃板。
如图2B所示,结合一表面具有多个凹处220的晶圆22于所述坝块21上,且所述凸部210与该晶圆22的凹处220相嵌。
本发明通过于每一个坝块21上通过形成多个凸部210,使该凸部210与该晶圆22的凹处220相嵌,不仅可强化该晶圆22与所述坝块21之间的固着力,且可避免该晶圆22的凹处220与坝块21之间产生气室,当该晶圆堆栈结构2后续进行封装制程时,该晶圆22与所述坝块21之间不会因气压增加而分离,所以相较于现有技术,本发明有效提升产品的可靠度。
此外,本实施例的坝块21未形成贯穿坝块21的穿孔,所以承载该晶圆22的应力可有效分散,以避免该坝块21碎裂而使该晶圆22倾斜或脱落。
请参阅图3A及图3B,其为坝块31、31’的另一制程实施例。如图3A及图3B所示,该坝块31、31’分为结合该基板20的第一层31a与结合该晶圆22的第二层31b,且该第一层31a与第二层31b的材质可为相同或不相同。
于本实施例中,该第一层31a的材质与该基板20的材质相同,而该第二层31b的材质与该晶圆22的材质相同,以提升各接口间的接着力,可避免因热膨胀系数(CoefficientofTemperature.Expansion,CTE)的差异而造成脱层的问题。
此外,该第一层31a与第二层31b之间也可依需求堆栈多个层,所以该坝块31、31’的层数至少为二层。
又,如图3A所示,其形成贯穿该第一层31a的穿孔310a,以于该坝块31的第二层31b表面上形成凸部210a。亦或,如图3B所示,其形成贯穿该第二层31b的穿孔310b,以于该坝块31’的第一层31a表面上形成凸部210b。
本发明的穿孔310a、310b仅贯穿该坝块31、31’的其中一层,并未贯穿整个坝块31、31’,使承载该晶圆22的应力能分散至另一层,以避免该坝块31、31’碎裂而使该晶圆22倾斜或脱落,所以相较于现有技术,本发明有效提升产品的可靠度。
此外,如图3B所示,因该穿孔310b仅贯穿该坝块31’的第二层31b,而能有效控制该穿孔310b的深度,使该晶圆22的凸处221仅接触该坝块31’的第一层31a,使该穿孔310b中的剩余空间大幅减少,所以于晶圆堆栈结构3’进行后续封装制程时,该穿孔310b中的少量空气不致因受热膨胀而推挤该晶圆22。
本发明的晶圆堆栈结构2、3、3’具有基板20,设于该基板20上且表面具有凸部210、210a、210b的多个坝块21、31、31’,以及设于该坝块21、31、31’上的晶圆22。
所述的基板20为硅基板或玻璃板。
所述的坝块21、31、31’中,于其一实施例中,该凸部210与该晶圆22的凹处220相嵌。另一实施例中,该坝块31、31’分为结合该基板20的第一层31a与结合该晶圆22的第二层31b,且该第一层31a或第二层31b作为该凸部210a、210b,又该晶圆22的凹处220与该第二层31b作为的凸部210b相嵌。
综上所述,本发明的晶圆堆栈结构及晶圆堆栈方法,通过该坝块的表面上具有凸部,令该晶圆的凹处可抵靠至该凸部上,以避免产生气室。
此外,该坝块通过多层的设计,以控制该穿孔的深度,使该穿孔的剩余空间有限,以有效避免该穿孔中的空气推挤该晶圆。
又,该坝块通过多层的设计,使承载该晶圆的应力可分散至各层,以避免应力集中于具有穿孔的一层。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (15)
1.一种晶圆堆栈结构,其特征在于,包括:
基板,其具有平整表面;
坝块,其设于该基板上,且该坝块包括:
第一层,设于所述基板的平整表面,且所述第一层的材质与所述基板的材质相同;以及
多个凸部,设于所述第一层上,且所述凸部之间具有暴露部分所述第一层的穿孔,所述多个凸部的材质与晶圆的材质相同;以及
所述晶圆,其设于该坝块上,且具有相对应所述穿孔的凸处,其中各个所述凸处嵌固于所述穿孔并抵顶于所暴露的第一层。
2.根据权利要求1所述的晶圆堆栈结构,其特征在于,该基板为硅基板或玻璃板。
3.根据权利要求1所述的晶圆堆栈结构,其特征在于,所述第一层的材质与所述多个凸部的材质不相同。
4.一种晶圆堆栈结构,其特征在于,包括:
基板,其具有平整表面;
坝块,其设于该基板上,且该坝块包括:
多个凸部,设于所述基板的平整表面,且所述凸部之间具有暴露部分所述基板的穿孔;以及
第二层,设于所述多个凸部上,且密封所述穿孔的开口并保留穿孔的空隙;以及
晶圆,其设于该第二层上。
5.根据权利要求4所述的晶圆堆栈结构,其特征在于,该第二层的材质与该多个凸部的材质不相同。
6.根据权利要求4所述的晶圆堆栈结构,其特征在于,该多个凸部的材质与该基板的材质相同,且该第二层的材质与所述晶圆的材质相同。
7.根据权利要求4所述的晶圆堆栈结构,其特征在于,该基板为硅基板或玻璃板。
8.一种晶圆堆栈方法,其包括:
于一表面平整的基板上形成第一层;
于该第一层上形成第二层;
通过形成贯穿该第二层的多个穿孔形成多个凸部,所述凸部之间包括暴露部分所述第一层的多个穿孔;以及
结合具有多个凸处的晶圆于所述第二层上,并使该凸处嵌固于该穿孔中,并抵顶于所暴露的第一层。
9.根据权利要求8所述的晶圆堆栈方法,其特征在于,该基板为硅基板或玻璃板。
10.根据权利要求8所述的晶圆堆栈方法,其特征在于,该第一层的材质与该第二层的材质不相同。
11.根据权利要求8所述的晶圆堆栈方法,其特征在于,该第一层的材质与该基板的材质相同,且该第二层的材质与该晶圆的材质相同。
12.一种晶圆堆栈方法,其特征在于,包括:
于一表面平整的基板上形成第一层;
通过形成贯穿所述第一层的多个穿孔,以形成多个凸部,所述多个穿孔暴露部分所述基板;
于所述多个凸部上形成第二层,且密封所述穿孔的开口;以及
结合晶圆于所述第二层上。
13.根据权利要求12所述的晶圆堆栈方法,其特征在于,该基板为硅基板或玻璃板。
14.根据权利要求12所述的晶圆堆栈方法,其特征在于,该第一层的材质与该第二层的材质不相同。
15.根据权利要求12所述的晶圆堆栈方法,其特征在于,该第一层的材质与该基板的材质相同,且该第二层的材质与该晶圆的材质相同。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261614802P | 2012-03-23 | 2012-03-23 | |
US61/614,802 | 2012-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103325740A CN103325740A (zh) | 2013-09-25 |
CN103325740B true CN103325740B (zh) | 2016-06-08 |
Family
ID=49194409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310095231.0A Active CN103325740B (zh) | 2012-03-23 | 2013-03-22 | 晶圆堆栈结构及方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9196589B2 (zh) |
CN (1) | CN103325740B (zh) |
TW (1) | TWI545708B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI538174B (zh) * | 2013-09-25 | 2016-06-11 | 晶相光電股份有限公司 | 半導體裝置的製造方法 |
US9406499B2 (en) * | 2014-02-12 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor wafer structure |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1354379A (zh) * | 2000-11-17 | 2002-06-19 | 国际商业机器公司 | 液晶显示板、液晶显示装置及制造方法、衬底连接体 |
CN101315897A (zh) * | 2007-05-28 | 2008-12-03 | 株式会社麦尔提 | 印刷电路板的制造方法以及使用该方法获得的具备灌封围坝的印刷电路板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7354799B2 (en) * | 2005-11-08 | 2008-04-08 | Intel Corporation | Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring |
US8217514B2 (en) | 2008-04-07 | 2012-07-10 | Stats Chippac Ltd. | Integrated circuit packaging system with warpage control system and method of manufacture thereof |
-
2013
- 2013-03-18 US US13/845,728 patent/US9196589B2/en active Active
- 2013-03-22 TW TW102110200A patent/TWI545708B/zh active
- 2013-03-22 CN CN201310095231.0A patent/CN103325740B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1354379A (zh) * | 2000-11-17 | 2002-06-19 | 国际商业机器公司 | 液晶显示板、液晶显示装置及制造方法、衬底连接体 |
CN101315897A (zh) * | 2007-05-28 | 2008-12-03 | 株式会社麦尔提 | 印刷电路板的制造方法以及使用该方法获得的具备灌封围坝的印刷电路板 |
Also Published As
Publication number | Publication date |
---|---|
US20130285215A1 (en) | 2013-10-31 |
CN103325740A (zh) | 2013-09-25 |
US9196589B2 (en) | 2015-11-24 |
TWI545708B (zh) | 2016-08-11 |
TW201340273A (zh) | 2013-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106794981B (zh) | 用于电容式压力传感器的悬置膜 | |
CN102820264B (zh) | 晶片封装结构及其制作方法 | |
CN102468279B (zh) | 集成电路装置及其制造方法 | |
CN109641741B (zh) | 用于制造微机械传感器的方法 | |
CN104736469B (zh) | 用于形成埋式下电极连同封装的mems装置的系统和方法 | |
US20100252898A1 (en) | Semiconductor device and method of manufacturing the same | |
CN103534195B (zh) | 形成具有改变的应力特性的膜的方法 | |
JP5649474B2 (ja) | 静電容量型圧力センサおよび静電容量型圧力センサの製造方法 | |
CN105692543A (zh) | Mems器件和制造mems器件的方法 | |
CN101266967A (zh) | 堆叠式芯片封装结构及其制作方法 | |
CN103325740B (zh) | 晶圆堆栈结构及方法 | |
CN105874312A (zh) | 在单芯片上的惯性和压力传感器 | |
CN107892268B (zh) | 压力传感器及其制造方法 | |
CN202508874U (zh) | 圆片级mems惯性器件tsv堆叠封装结构 | |
CN105174203B (zh) | 基于mems的传感器的制作方法 | |
CN103708407A (zh) | 集成mems传感器的晶圆级封装结构及其晶圆级封装方法 | |
CN108017037A (zh) | 换能器模块、包括该模块的装置及制造该模块的方法 | |
CN204424242U (zh) | 带边缘缓冲的晶片封装结构及晶片级芯片封装结构 | |
CN206767639U (zh) | 集成半导体器件 | |
US9159637B2 (en) | Electronic device with an interlocking mold package | |
CN103855186A (zh) | 环境敏感电子元件封装体及其制作方法 | |
CN106379858A (zh) | 微机电器件的制造方法、微机电器件及微机电器件基底结构 | |
CN103435000A (zh) | 集成mems器件的传感器的晶圆级封装结构及封装方法 | |
CN105486445B (zh) | 压力传感器以及其制造方法 | |
WO2021093056A1 (zh) | 组合传感器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |