CN202508874U - 圆片级mems惯性器件tsv堆叠封装结构 - Google Patents

圆片级mems惯性器件tsv堆叠封装结构 Download PDF

Info

Publication number
CN202508874U
CN202508874U CN201220022670XU CN201220022670U CN202508874U CN 202508874 U CN202508874 U CN 202508874U CN 201220022670X U CN201220022670X U CN 201220022670XU CN 201220022670 U CN201220022670 U CN 201220022670U CN 202508874 U CN202508874 U CN 202508874U
Authority
CN
China
Prior art keywords
silicon
metal level
mems
metal
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201220022670XU
Other languages
English (en)
Inventor
邵长治
孙博华
王琳
孙明
郭伟恒
孙雷
田晓丹
周源
覃昭君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wisdom Technology (beijing) Co Ltd
Original Assignee
Wisdom Technology (beijing) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wisdom Technology (beijing) Co Ltd filed Critical Wisdom Technology (beijing) Co Ltd
Priority to CN201220022670XU priority Critical patent/CN202508874U/zh
Application granted granted Critical
Publication of CN202508874U publication Critical patent/CN202508874U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

本实用新型公开了一种对应MEMS产品的基于TSV技术的圆片级封装,芯片尺寸和封装面积比达到1∶1,此封装TSV取代传统布线,垂直互连多芯片MEMS器件,缩短了连线距离,使得外形更小的、功能集成度和性能更高的器件成为可能,并且运用其中一个功能性芯片代替原来的外加真空盖板层,在同样实现真空封装的同时,节约了真空盖板层及真空盖板层加工的加工工序。在一个封装中TSV技术采用短而垂直结构来连接多个垂直堆叠的硅芯片,与引线键合或倒装芯片堆叠相比,TSV技术可提供更高的空间效率和更高的连线密度,有助于减小MEMS芯片尺寸,提高其稳定性和性能。

Description

圆片级MEMS惯性器件TSV堆叠封装结构
技术领域
本实用新型涉及一种对应MEMS(Micro Electronics Mechanical Systems, 微机电系统)产品圆片级功能芯片垂直堆叠的先进封装结构,最少涉及两片功能性芯片的堆叠,特别涉及需要真空封装的MEMS产品,并且运用到两种不同的TSV技术(Through Silicon Via,硅通孔技术),运用此TSV技术可以实现硅正面及硅背面的垂直电性连接。具体地说是圆片级MEMS惯性器件TSV堆叠封装结构。
背景技术
MEMS惯性器件从20世纪90年代开始研制以及生产以来,一直保持高速增长,特别是进入21世纪,开始广泛运用于消费电子市场,工业市场及国防产业。惯性器件是利用惯性敏感元件和初始位置来确定载体的动态位置,姿态和速度及角速度,是一门涉及精密机械,计算机科学与技术,高频信号技术,微电子,自动控制,材料等多种学科及领域的综合技术。
陀螺仪和加速度计是惯性器件的核心部件,但现在市面上主流的陀螺仪和加速度计都是由MEMS芯片和ASIC芯片(Application Specific integrated circuit, 是一种专门为实现驱动,检测的目的而专门开发的集成电路) 加上封装材料组合形成可以实现驱动及检测功能的器件,就要求首先在这个器件中要置入一颗MEMS芯片,再置入一颗ASIC芯片,然后经过封装的处理,形成一颗完整的器件。
现在整个国际MEMS产业界对应MEMS惯性器件的封装基本上全部是基于器件级的单颗芯片封装,采用芯片平行放置或者两芯片
垂直摆放,通过有一定粘合力的材料固定,然后经过金丝焊,连接芯片间的焊垫及封装基板上的金手指,来实现两芯片间的电性互连及与封装基板的电性互连,互连完成后通过塑封实现整个芯片的保护。
但传统的封装工艺如引线键合及倒装芯片堆叠一直存在着单颗封装成本较高,且物料浪费较为严重的缺点,尤其是在金丝焊的过程中在焊垫和金丝的结合点易产生较大的寄生电容,影响惯性器件的性能。而且,MEMS大部分产品有真空封装要求,在晶圆加工的过程中就需要先做一次圆片级的真空封装,然后再做一次塑封封装,已经形成了成本,材料,工时的浪费。
发明内容
为了弥补以上不足,本实用新型提供了对应MEMS产品的一种基于TSV技术的圆片级封装,此封装TSV取代传统布线,垂直互连多芯片MEMS器件,缩短了连线距离,使得外形更小的、功能集成度和性能更高的器件成为可能。
本实用新型为解决其技术问题所采用的方案包括以下步骤,
将 MEMS芯片和ASIC芯片的金属焊垫及对应密封金属结构镜像对应,并且金属焊垫按照设计需求可以部分对应。经过对位过程,两晶圆贴近并且实现位置对应,然后进行真空环境下的金属键合,两片晶圆粘合在一起,形成了MEMS芯片和ASIC芯片金属焊垫的互
连导通及金属密封环的紧密键合。
其中MEMS芯片包括:第一硅基板1、沉积在第一硅基板上的第一绝缘层、位于第一绝缘层上的第一金属层、位于第一金属层上的孔硅连接点和氧化硅锚点、位于所述孔硅连接点和所述氧化硅锚点上的可动硅层、硅锚点、硅悬臂梁、可动结构,然后在上述可动硅层、硅锚点、硅悬臂梁、可动结构上形成第二金属层和MEMS金属焊垫。
ASIC芯片包括:第二硅基板层、位于部分所述第二硅基板层上表面的电路部分、覆盖所述第二硅基板层以及所述电路部分的第二绝缘层、以及位于所述第二绝缘层上的ASIC金属焊垫和第三金属层。
后通过在所述ASIC晶圆的硅基板背面对应需要对外连接的ASIC金属焊垫运用干法刻蚀开硅通孔,所述孔贯通所述ASIC芯片的硅基板,所述孔可以是垂直孔,也可以是具有一定斜坡角度的倾斜孔,然后沉积二氧化硅覆盖整个所述硅通孔侧壁及硅基板背面,此步骤作用是作为之后沉积的第四金属层与硅层的绝缘。其后经过光刻、干法刻蚀露出硅通孔底部的ASIC金属焊垫,然后沉积第四金属层,所述第四金属层是铝铜合金,所述第四金属层全部覆盖第二硅基板的背面包括所述硅通孔侧壁及孔底的ASIC金属焊垫,实现了孔底金属焊垫和硅基板背面表面的互连,后经光刻、金属蚀刻、图形化形成所设计线路和锡球印刷区,所述锡球印刷区直径比随后形成在其上的锡球略大。然后在所述第四金属层表面旋涂一层深色负性光刻胶,在对应所述第四金属层上方留出即将制备的锡球位置处图形化去除光刻胶,露出所述锡球印刷区,其余部分作为保护层留下,用以保护金属线路,然后在所述锡球印刷区上形成锡球,完成整个芯片的对外连接部分。
其中,由第一硅基板、第二硅基板、第二金属层、第三金属层、可动硅层、第一绝缘层及第一金属层等构成一个密封的空腔;第二金属层、可动硅层、MEMS金属焊垫、ASIC金属焊垫、第四金属层、互连孔、表面导线和锡球可以根据需要进行选择性的互连,实现电信号的传导;第四金属层表面覆盖一层负性光刻胶,在对应金属层上方留出锡球位置去除负性光刻胶,实现锡球的定位及与第四金属层的互连。
从上述技术方案可以看出, 在一个封装中TSV技术采用短而垂直结构来连接多个垂直堆叠的硅芯片,与引线键合或倒装芯片堆叠相比,TSV技术可提供更高的空间效率和更高的连线密度,有助于减小MEMS芯片尺寸,提高其稳定性和性能,并且可以方便的进行圆片级的测试及老化实验。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型实用新型的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
  图1为本实用新型提供一种MEMS芯片的结构示意图
 图2为本实用新型提供一种ASIC的结构示意图
 图3为本实用新型提供的结构键合后的示意图
  图4为本实用新型提供的结构ASIC结构主视图
  图5为本实用新型提供的工艺完成示意图
  图6为本实用新型提供的封装后主视图
具体实施方式
本实用新型提供了一种圆片级MEMS惯性器件TSV堆叠封装结构,下面将结合本实用新型实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
请参考图1、图2、图3,图4、图5及图6,其中图1、图2为MEMS芯片和ASIC芯片的结构图,图3为本实用新型提供的键合示意图,图4、图6为ASIC及封装主视图,图5为整个封装结构的解剖图。
所述圆片级MEMS惯性器件TSV堆叠封装结构是运用TSV封装工艺对MEMS芯片和ASIC芯片的垂直堆叠结构进行封装得到的封装结构,其包括MEMS芯片和ASIC芯片,其中MEMS芯片包括:
第一硅基板1、沉积在第一硅基板1上的第一绝缘层2、位于第一绝缘层2上的第一金属层3、位于第一金属层3上的孔硅连接点4和氧化硅锚点7、位于所述孔硅连接点4和所述氧化硅锚点7上的可动硅层5、硅锚点10、硅悬臂梁8、可动结构9,其中所述可动硅层5与硅锚点10、硅悬臂梁8、可动结构9为同一硅层,材料为重掺杂的多晶硅,本身具有良好的导电性能,且在该同一硅层表面形成第二金属层6和MEMS金属焊垫11,第二金属层6用来做金属键合及金属焊垫,材料为铜或金铬合金,厚度应控制在3到10微米。第一绝缘层2作用是隔绝位于该第一绝缘层2上的第一金属层3与第一硅基板1,防止中间导电。
所述的ASIC芯片包括:第二硅基板层16、位于部分所述第二硅基板层16上表面的电路部分14、覆盖所述第二硅基板层以及所述电路部分的第二绝缘层15、以及位于所述第二绝缘层15上的ASIC金属焊垫12和 第三金属层13,所述ASIC金属焊垫和第三金属层13属于同一材料层。所述优选的,ASIC金属焊垫12及第三金属层13的材料配合第二金属层6及MEMS金属焊垫11选用对应的铜或金铬合金材料,要保证需对应区域的镜像对应位置。
所述垂直堆叠结构是以ASIC芯片具有金属焊垫的表面作为晶圆正面,在其上与所述MEMS芯片具有金属焊垫的表面相对的方式进行对位,两芯片贴近并且实现位置对应,然后进行真空环境下的金属键合,在一定的压力,温度和真空条件下,金属实现原子间的扩散,形成了具有密封性的键合层,由第一硅基板1、第二硅基板16、第二金属层6、第三金属层13、可动硅层5、第一绝缘层2及第一金属层3等构成具有一定真空度的密封的真空腔体18,从而实现MEMS芯片和ASIC芯片金属焊垫的互连导通以及金属密封环的紧密键合。
整个芯片的对外连接部分则是通过在所述ASIC晶圆的硅基板背面对应需要对外连接的所述ASIC金属焊垫12运用干法刻蚀开硅通孔,所述孔贯通所述ASIC芯片的硅基板,所述孔可以是垂直孔,也可以是具有一定斜坡角度的倾斜孔,然后沉积二氧化硅覆盖整个所述硅通孔侧壁及硅基板背面,此步骤作用是作为之后沉积的第四金属层与硅层的绝缘。其后经过光刻、干法刻蚀露出硅通孔底部的ASIC金属焊垫,然后沉积第四金属层23,所述第四金属层是铝铜合金,所述第四金属层全部覆盖第二硅基板的背面包括所述硅通孔侧壁及孔底的ASIC金属焊垫,实现了孔底金属焊垫和硅基板背面表面的互连,后经光刻、金属蚀刻、图形化形成所设计线路和锡球印刷区26,所述锡球印刷区直径比随后形成在其上的锡球27略大。然后在所述第四金属层表面旋涂一层深色负性光刻胶,在对应所述第四金属层上方留出即将制备的锡球位置处图形化去除光刻胶,露出所述锡球印刷区,其余部分作为保护层留下,用以保护金属线路,然后在所述锡球印刷区上形成锡球,完成整个芯片的对外连接部分。
所述第二金属层6、可动硅层5、MEMS金属焊垫11、ASIC金属焊垫13、第四金属层23、互连孔21、表面导线24和锡球27可以根据需要进行选择性的互连,实现电信号的传导。 
本实施例提供的光刻图形化动作都是经过涂光刻胶、烘干、曝光、显影、刻蚀来实现的。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种圆片级MEMS惯性器件TSV堆叠封装结构,其结构是对垂直堆叠的ASIC芯片和MEMS芯片结构通过硅通孔TSV工艺进行互连封装得到,所述封装结构包括ASIC芯片、MEMS芯片以及对外连接部分,其特征在于:
MEMS芯片包括:
第一硅基板(1)、沉积在第一硅基板(1)上的第一绝缘层(2)、位于第一绝缘层(2)上的第一金属层(3)、位于第一金属层(3)上的孔硅连接点(4)和氧化硅锚点(7)、位于所述孔硅连接点(4)和所述氧化硅锚点(7)上的可动硅层(5)、硅锚点(10)、硅悬臂梁(8)、可动结构(9),在上述可动硅层(5)、硅锚点(10)、硅悬臂梁(8)、可动结构(9)上形成的第二金属层(6)和MEMS金属焊垫(11);
所述的ASIC芯片包括:第二硅基板层(16)、位于部分所述第二硅基板层(16)上表面的电路部分(14)、覆盖所述第二硅基板层以及所述电路部分的第二绝缘层(15)、以及位于所述第二绝缘层(15)上的ASIC金属焊垫(12)和第三金属层(13);
由上述第一硅基板、第二硅基板、第二金属层、第三金属层、可动硅层、第一绝缘层及第一金属层构成一个密封的空腔;
所述对外连接部分包括在所述ASIC晶圆的硅基板背面对应需要对外连接的所述ASIC金属焊垫的硅通孔(20),覆盖整个所述硅通孔侧壁及硅基板背面的第三绝缘层(22),全部覆盖第二硅基板的背面包括所述硅通孔侧壁及孔底的ASIC金属焊垫来实现孔底金属焊垫和硅基板背面表面的互连的第四金属层(23),覆盖该第四金属层表面的第四绝缘层(25)以及在对应所述第四金属层上方留出锡球位置去除第四绝缘层(25)后在其上形成的锡球印刷区(26),在该锡球印刷区上形成的锡球。
2.根据权利要求1所述的封装结构,其特征在于,第二金属层和第三金属层为铜或金铬合金,第一绝缘层和第二绝缘层为氧化硅及氮化硅,第三绝缘层为二氧化硅,第四绝缘层为具有绝缘特性的深色负性光刻胶,第四金属层及表面导线层为铝铜合金。
3.根据权利要求1所述的封装结构,其特征在于,硅通孔可以为垂直孔,也可以为有一定斜坡角度的斜孔。
4.根据权利要求1所述的封装结构,其特征在于,第二金属层、可动硅层、MEMS金属焊垫、ASIC金属焊垫、第四金属层、互连孔、表面导线和锡球可以根据需要进行选择性的互连,实现电信号的传导。
5.根据权利要求1所述的封装结构,其特征在于,MEMS焊垫和第二金属层层高一致,ASIC焊垫和第三金属层的层高一致。
6.根据权利要求5所述的的封装结构,其特征在于MEMS焊垫和第二金属层的表面,ASIC焊垫和第三金属层的表面,两个结构的镜像对应区域应该吻合,并且表面光滑。
7.根据权利要求4所述的封装结构,其特征在于,在硅通孔底部的第三绝缘层上开孔,然后沉积第四金属层,实现第四金属层和ASIC焊垫的连接。
8.根据权利要求2所述的封装结构,其特征在于,第二金属层及第三金属层用做密封的区域为环形结构。
9.根据权利要求8所述的封装结构,其特征在于,所述金属层需经过电镀处理。 
CN201220022670XU 2012-01-18 2012-01-18 圆片级mems惯性器件tsv堆叠封装结构 Expired - Lifetime CN202508874U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201220022670XU CN202508874U (zh) 2012-01-18 2012-01-18 圆片级mems惯性器件tsv堆叠封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201220022670XU CN202508874U (zh) 2012-01-18 2012-01-18 圆片级mems惯性器件tsv堆叠封装结构

Publications (1)

Publication Number Publication Date
CN202508874U true CN202508874U (zh) 2012-10-31

Family

ID=47061372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201220022670XU Expired - Lifetime CN202508874U (zh) 2012-01-18 2012-01-18 圆片级mems惯性器件tsv堆叠封装结构

Country Status (1)

Country Link
CN (1) CN202508874U (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103922267A (zh) * 2013-01-10 2014-07-16 深迪半导体(上海)有限公司 一种基于mems的惯性传感器生产及晶圆级封装工艺
CN104241220A (zh) * 2014-09-16 2014-12-24 武汉大学 一种超小尺寸无塑封装
CN104627951A (zh) * 2013-11-07 2015-05-20 罗伯特·博世有限公司 微机械传感器设备
CN103213936B (zh) * 2012-01-18 2015-08-26 水木智芯科技(北京)有限公司 制备圆片级mems惯性器件tsv堆叠封装结构的方法
US9663353B2 (en) 2013-06-28 2017-05-30 Intel IP Corporation Microelectromechanical system (MEMS) on application specific integrated circuit (ASIC)
CN106794982A (zh) * 2014-08-26 2017-05-31 伊凡圣斯股份有限公司 集成有倒装芯片的微机电系统感测器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103213936B (zh) * 2012-01-18 2015-08-26 水木智芯科技(北京)有限公司 制备圆片级mems惯性器件tsv堆叠封装结构的方法
CN103922267A (zh) * 2013-01-10 2014-07-16 深迪半导体(上海)有限公司 一种基于mems的惯性传感器生产及晶圆级封装工艺
US9663353B2 (en) 2013-06-28 2017-05-30 Intel IP Corporation Microelectromechanical system (MEMS) on application specific integrated circuit (ASIC)
CN104603945B (zh) * 2013-06-28 2018-04-24 英特尔Ip公司 专用集成电路(asic)上的微机电系统(mems)
CN108423634A (zh) * 2013-06-28 2018-08-21 英特尔Ip公司 专用集成电路(asic)上的微机电系统(mems)
US10150668B2 (en) 2013-06-28 2018-12-11 Intel IP Corporation Microelectromechanical system (MEMS) on application specific integrated circuit (ASIC)
US10301176B2 (en) 2013-06-28 2019-05-28 Intel IP Corporation Microelectromechanical system (MEMS) on application specific integrated circuit (ASIC)
CN104627951A (zh) * 2013-11-07 2015-05-20 罗伯特·博世有限公司 微机械传感器设备
CN104627951B (zh) * 2013-11-07 2019-01-22 罗伯特·博世有限公司 微机械传感器设备
CN106794982A (zh) * 2014-08-26 2017-05-31 伊凡圣斯股份有限公司 集成有倒装芯片的微机电系统感测器
CN106794982B (zh) * 2014-08-26 2019-04-26 伊凡圣斯股份有限公司 集成有倒装芯片的微机电系统感测器
CN104241220A (zh) * 2014-09-16 2014-12-24 武汉大学 一种超小尺寸无塑封装

Similar Documents

Publication Publication Date Title
CN103213936A (zh) 圆片级mems惯性器件tsv堆叠封装结构
US20240128238A1 (en) 3d system integration
CN202508874U (zh) 圆片级mems惯性器件tsv堆叠封装结构
KR101187214B1 (ko) 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
CN102468279B (zh) 集成电路装置及其制造方法
US8319329B2 (en) Stacked integrated circuit package having recessed sidewalls
CN105226035A (zh) 晶片封装体
TW201142999A (en) Chip package and fabrication method thereof
EP4024450A1 (en) Stacked chip package and terminal device
CN103101875A (zh) 半导体封装件及其制法
CN101807560A (zh) 半导体器件的封装结构及其制造方法
CN103420322B (zh) 晶片封装体及其形成方法
CN204441275U (zh) 晶片封装体
CN105489659A (zh) 晶片封装体及其制造方法
CN103377990B (zh) 硅通孔结构
CN111883498B (zh) 一种dram芯片三维集成系统及其制备方法
US8039306B2 (en) 3D integration of vertical components in reconstituted substrates
TW201222748A (en) Chip package and fabrication method thereof
CN105405821A (zh) 一种晶圆级tsv封装结构及封装工艺
TW201724408A (zh) 半導體元件中之功能性晶片島狀部的積體堆疊層
CN102779809B (zh) 晶片封装体及其形成方法
CN112331617A (zh) 一种埋入式键合工艺三维集成方法
CN112234053B (zh) 晶圆堆叠方法、晶圆堆叠结构和半导体封装
CN103378030A (zh) 硅通孔结构
KR100548578B1 (ko) 시스템 인 패키지의 비아패턴 형성방법

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20121031

CX01 Expiry of patent term